CN109346435A - 可编程多晶硅熔丝结构的制造方法 - Google Patents

可编程多晶硅熔丝结构的制造方法 Download PDF

Info

Publication number
CN109346435A
CN109346435A CN201811013135.6A CN201811013135A CN109346435A CN 109346435 A CN109346435 A CN 109346435A CN 201811013135 A CN201811013135 A CN 201811013135A CN 109346435 A CN109346435 A CN 109346435A
Authority
CN
China
Prior art keywords
isolation structure
fleet plough
plough groove
groove isolation
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811013135.6A
Other languages
English (en)
Other versions
CN109346435B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weineng Tengda Technology Co ltd
Original Assignee
Yueqing Fengjie Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yueqing Fengjie Electronic Technology Co Ltd filed Critical Yueqing Fengjie Electronic Technology Co Ltd
Priority to CN201811013135.6A priority Critical patent/CN109346435B/zh
Publication of CN109346435A publication Critical patent/CN109346435A/zh
Application granted granted Critical
Publication of CN109346435B publication Critical patent/CN109346435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种可编程多晶硅熔丝结构的制造方法，包括：提供一衬底，并在该衬底上表面形成浅沟槽隔离沟槽；在所述浅沟槽隔离沟槽中形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶面高于所述衬底的上表面；在所述浅沟槽隔离结构中形成一凹槽，所述凹槽的深度、宽度和长度钧小于所述浅沟槽隔离结构；在所述浅沟槽隔离结构的上表面以及凹槽中形成一可编程熔丝，所述可编程熔丝包括两第一电极、分别连接两第一电极的两个第一垂直部分以及连接两个第一垂直部分的第一水平部分；在所述凹槽中沉积所述隔离材料形成一隔离材料层，所述隔离材料层至少覆盖所述第一水平部分。

Description

可编程多晶硅熔丝结构的制造方法
技术领域
本发明涉及一种半导体器件领域，尤指涉及一种可编程多晶硅熔丝结构的制造方法。
背景技术
常规的多晶硅熔丝的形成方法，包括：提供一衬底，所述衬底具有隔离结构；在所述衬底表面热氧化一层氧化硅；在所述氧化硅及隔离结构表面沉积多晶硅，对所述多晶硅进行掺杂；刻蚀所述多晶硅形成两头宽中间窄的熔丝结构。该方法形成的熔丝结构，首先，不利于控制熔断的具体位置，可能会导致在衬底上的熔断，由于过热会影响衬底上其他器件的正常工作；其次，熔丝占用的衬底表面积较大，不利于高密度化的器件集成，且多个平行的熔丝间的电容电感较大，容易互相串扰。
发明内容
基于解决上述问题，本发明提供了一种可编程多晶硅熔丝结构的制造方法，包括：
提供一衬底，并在该衬底上表面形成浅沟槽隔离沟槽；
在所述浅沟槽隔离沟槽中形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶面高于所述衬底的上表面；
在所述浅沟槽隔离结构中形成一凹槽，所述凹槽的深度、宽度和长度钧小于所述浅沟槽隔离结构；
在所述浅沟槽隔离结构的上表面以及凹槽中形成一可编程熔丝，所述可编程熔丝包括两第一电极、分别连接两第一电极的两个第一垂直部分以及连接两个第一垂直部分的第一水平部分；其中，两第一电极位于所述浅沟槽隔离结构的上表面的两端，两个第一垂直部分沿着所述浅沟槽隔离结构的深度方向具有第一长度，所述第一水平部分被浅沟槽隔离结构的隔离材料覆盖，且在所述浅沟槽隔离结构中具有第一深度；
在所述凹槽中沉积所述隔离材料形成一隔离材料层，所述隔离材料层至少覆盖所述第一水平部分。
根据本发明的实施例，形成所述隔离材料层包括覆盖所述第一水平部分以及所述两个第一垂直部分的一部分。
根据本发明的实施例，还包括在所述隔离材料层上形成另一可编程熔丝，所述另一可编程熔丝包括两第二电极、分别连接两第二电极的两个第二垂直部分以及连接两个第二垂直部分的第二水平部分；其中，两第二电极位于所述浅沟槽隔离结构的上表面的另一两端，两个第二垂直部分沿着所述浅沟槽隔离结构的深度方向具有第二长度，所述第二水平部分被浅沟槽隔离结构的隔离材料覆盖，且在所述浅沟槽隔离结构中具有第二深度。
根据本发明的实施例，所述第二水平部分和所述第一水平部分呈一非零的夹角。
根据本发明的实施例，还包括在所述凹槽中进一步沉积所述隔离结构，以完全填充满所述凹槽。
根据本发明的实施例，所述两第一电极的宽度大于所述第一垂直部分和所述第一水平部分的宽度。
根据本发明的实施例，所述第一垂直部分和所述第一水平部分的宽度相同。
根据本发明的实施例，所浅沟槽隔离结构的隔离材料为氧化硅。
根据本发明的实施例，所述熔丝结构的材料为多晶硅。
本发明的技术方案，利用浅沟槽隔离结构中设置熔丝结构，节省衬底表面的占用面积，且利用浅沟槽隔离结构的隔离结构进行多个熔丝结构的互相隔离，简单易行；此外，多个熔丝结构在投影上具有一定的夹角，不会平行，干扰较小，并且，利用垂直部分的多晶硅的厚度较薄，电阻较大的特性，控制在此进行电熔断，实现精确控制熔断位置，避免对衬底的高温影响。
附图说明
图1为本发明可编程熔丝结构的剖面图；
图2为本发明可编程熔丝结构的俯视图；
图3-8位本发明的可编程熔丝的制造方法的流程示意图。
具体实施方式
参见图1和2，本发明提供了一种可编程熔丝结构，包括：衬底1，一般而言，该衬底1为硅衬底，当然也可能是其他半导体衬底；在所述衬底1上表面的浅沟槽隔离结构2，所述浅沟槽隔离结构2具有氧化物隔离材料，且所述浅沟槽隔离结构2的顶面高于所述衬底1的上表面；位于浅沟槽隔离结构2中的一可编程熔丝，所述熔丝结构为多晶硅熔丝结构；所述可编程熔丝包括两第一电极3a和4a、分别连接两第一电极3a和4a的两个第一垂直部分6a和7a以及连接两个第一垂直部分6a和7a的第一水平部分5a；其中，两第一电极3a和4a位于所述浅沟槽隔离结构2的上表面的两端，两个第一垂直部分6a和7a沿着所述浅沟槽隔离结构2的深度方向具有第一长度，所述第一水平部分5a被浅沟槽隔离结构的隔离材料覆盖，且在所述浅沟槽隔离结构2中具有第一深度。
还包括另一熔丝结构，所述述另一可编程熔丝包括两第二电极3b和4b、分别连接两第二电极3b和4b的两个第二垂直部分6b和7b以及连接两个第二垂直部分6b和7b的第二水平部分5b；其中，两第二电极3b和4b位于所述浅沟槽隔离结构2的上表面的另一两端，两个第二垂直部分6b和7b沿着所述浅沟槽隔离结构2的深度方向具有第二长度，所述第二水平部分5b被浅沟槽隔离结构2的隔离材料覆盖，且在所述浅沟槽隔离结构2中具有第二深度。其中，所述第二深度大于所述第一深度，所述第二长度大于所述第一长度，所述第二水平部分和所述第一水平部分呈一非零的夹角。所述两第一和第二电极的宽度大于所述第一和第二垂直部分和所述第一和第二水平部分的宽度。所述第一和第二垂直部分和所述第一和第二水平部分的宽度相同。
根据本发明的实施例，根据本发明的实施例，还包括在浅沟槽隔离结构中的多个其他熔丝结构，所述多个其他熔丝结构与所述熔丝结构相同，与之不同的是，水平部分的深度不同，具有不同在沟槽隔离结构中的深度。
其具体的制造方法可参见图3-8，包括：
（1）参见图,3，提供一衬底1，并在该衬底1上表面形成浅沟槽隔离沟槽8；
（2）参见图4，在所述浅沟槽隔离沟槽8中形成浅沟槽隔离结构9，所述浅沟槽隔离结构9的顶面高于所述衬底1的上表面；
（3）参见图5，在所述浅沟槽隔离结构9中形成一凹槽10，所述凹槽10的深度、宽度和长度均小于所述浅沟槽隔离结构8；
（4）参见图6，在所述浅沟槽隔离结9构的上表面以及凹槽10中形成一可编程熔丝，所述熔丝结构为多晶硅熔丝结构；所述可编程熔丝包括两第一电极3a和4a、分别连接两第一电极3a和4a的两个第一垂直部分6a和7a以及连接两个第一垂直部分6a和7a的第一水平部分5a；其中，两第一电极3a和4a位于所述浅沟槽隔离结构2的上表面的两端，两个第一垂直部分6a和7a沿着所述浅沟槽隔离结构2的深度方向具有第一长度，所述第一水平部分5a被浅沟槽隔离结构的隔离材料覆盖，且在所述浅沟槽隔离结构2中具有第一深度；
（5）参见图7，在所述凹槽10中沉积所述隔离材料形成一隔离材料,11，所述隔离材料层11至少覆盖所述第一水平部分5a。具体的，形成所述隔离材料层11包括覆盖所述第一水平部分5a以及所述两个第一垂直部分6a和7a的一部分，即不完全填充所述凹槽10。
（6）参见图7，所述述另一可编程熔丝包括两第二电极3b和4b、分别连接两第二电极3b和4b的两个第二垂直部分6b和7b以及连接两个第二垂直部分6b和7b的第二水平部分5b；其中，两第二电极3b和4b位于所述浅沟槽隔离结构2的上表面的另一两端，两个第二垂直部分6b和7b沿着所述浅沟槽隔离结构2的深度方向具有第二长度，所述第二水平部分5b被浅沟槽隔离结构2的隔离材料覆盖，且在所述浅沟槽隔离结构2中具有第二深度。
（7）参见图8，在所述凹槽10中进一步沉积所述隔离结构以形成隔离材料层12，以完全填充满所述凹槽，最终形成浅沟槽隔离结构2和两熔丝结构。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (2)

1.一种可编程多晶硅熔丝结构的制造方法，包括：
提供一衬底，并在该衬底上表面形成浅沟槽隔离沟槽；
在所述浅沟槽隔离沟槽中形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶面高于所述衬底的上表面；
在所述浅沟槽隔离结构中形成一凹槽，所述凹槽的深度、宽度和长度均小于所述浅沟槽隔离结构；
在所述浅沟槽隔离结构的上表面以及凹槽中形成一可编程熔丝，所述可编程熔丝包括两第一电极、分别连接两第一电极的两个第一垂直部分以及连接两个第一垂直部分的第一水平部分；其中，两第一电极位于所述浅沟槽隔离结构的上表面的两端，两个第一垂直部分沿着所述浅沟槽隔离结构的深度方向具有第一长度，所述第一水平部分被浅沟槽隔离结构的隔离材料覆盖，且在所述浅沟槽隔离结构中具有第一深度；
在所述凹槽中沉积所述隔离材料形成一隔离材料层，所述隔离材料层至少覆盖所述第一水平部分；
形成所述隔离材料层包括覆盖所述第一水平部分以及所述两个第一垂直部分的一部分；
还包括在所述隔离材料层上形成另一可编程熔丝，所述另一可编程熔丝包括两第二电极、分别连接两第二电极的两个第二垂直部分以及连接两个第二垂直部分的第二水平部分；其中，两第二电极位于所述浅沟槽隔离结构的上表面的另一两端，两个第二垂直部分沿着所述浅沟槽隔离结构的深度方向具有第二长度，所述第二水平部分被浅沟槽隔离结构的隔离材料覆盖，且在所述浅沟槽隔离结构中具有第二深度；所述第二水平部分和所述第一水平部分呈一非零的夹角；所述第一垂直部分和所述第一水平部分的宽度相同。
2.根据权利要求1所述的可编程多晶硅熔丝结构的制造方法，其特征在于，还包括在所述凹槽中进一步沉积所述隔离结构，以完全填充满所述凹槽；所述两第一电极的宽度大于所述第一垂直部分和所述第一水平部分的宽度。
CN201811013135.6A 2016-12-02 2016-12-02 可编程多晶硅熔丝结构的制造方法 Active CN109346435B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811013135.6A CN109346435B (zh) 2016-12-02 2016-12-02 可编程多晶硅熔丝结构的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611096967.XA CN106449594B (zh) 2016-12-02 2016-12-02 一种可编程熔丝结构的制造方法
CN201811013135.6A CN109346435B (zh) 2016-12-02 2016-12-02 可编程多晶硅熔丝结构的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201611096967.XA Division CN106449594B (zh) 2016-12-02 2016-12-02 一种可编程熔丝结构的制造方法

Publications (2)

Publication Number Publication Date
CN109346435A true CN109346435A (zh) 2019-02-15
CN109346435B CN109346435B (zh) 2023-09-05

Family

ID=58222629

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201811013135.6A Active CN109346435B (zh) 2016-12-02 2016-12-02 可编程多晶硅熔丝结构的制造方法
CN201811028941.0A Active CN109411445B (zh) 2016-12-02 2016-12-02 一种多晶硅熔丝结构的制造方法
CN201611096967.XA Active CN106449594B (zh) 2016-12-02 2016-12-02 一种可编程熔丝结构的制造方法
CN201811011462.8A Active CN109390275B (zh) 2016-12-02 2016-12-02 多晶硅熔丝结构的制造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201811028941.0A Active CN109411445B (zh) 2016-12-02 2016-12-02 一种多晶硅熔丝结构的制造方法
CN201611096967.XA Active CN106449594B (zh) 2016-12-02 2016-12-02 一种可编程熔丝结构的制造方法
CN201811011462.8A Active CN109390275B (zh) 2016-12-02 2016-12-02 多晶硅熔丝结构的制造方法

Country Status (1)

Country Link
CN (4) CN109346435B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256855B (zh) * 2017-07-11 2019-07-12 上海华力微电子有限公司 一种熔断器及其制造方法
EP3648160B1 (en) 2018-08-24 2021-05-26 Shenzhen Weitongbo Technology Co., Ltd. Electrically programmable fuse, manufacturing method therefor, and storage unit

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059986A (ko) * 1999-12-31 2001-07-06 박종섭 퓨즈 박스 형성 방법
KR20030001808A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성 방법
US20070120218A1 (en) * 2005-11-30 2007-05-31 International Business Machines Corporation CMOS compatible shallow-trench efuse structure and method
US20090021338A1 (en) * 2007-07-18 2009-01-22 International Business Machines Corporation Electrical fuse having a cavity thereupon
US20090042341A1 (en) * 2007-08-08 2009-02-12 International Business Machines Corporation Electrical fuse with a thinned fuselink middle portion
CN102386145A (zh) * 2010-08-30 2012-03-21 半导体元件工业有限责任公司 包括沟槽内的特征件的电子器件
CN102760720A (zh) * 2012-07-27 2012-10-31 上海华力微电子有限公司 电子可编程熔丝空置有源区添加方法以及电子可编程熔丝
US20130082347A1 (en) * 2011-09-29 2013-04-04 Broadcom Corporation One Time Programmable Structure Using a Gate Last High-K Metal Gate Process
CN103794549A (zh) * 2012-10-31 2014-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20140175601A1 (en) * 2012-12-24 2014-06-26 United Microelectronics Corp. Anti-fuse structure and anti-fuse programming method
CN104064548A (zh) * 2013-03-19 2014-09-24 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝器件结构及其制作方法
CN104183542A (zh) * 2013-05-22 2014-12-03 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法、半导体器件及其形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169348A (ja) * 1986-01-21 1987-07-25 Nec Corp 半導体装置
JPH04209437A (ja) * 1990-11-30 1992-07-30 Nec Corp 半導体装置
JPH05291406A (ja) * 1992-04-14 1993-11-05 Toshiba Corp ヒューズ回路
US6274440B1 (en) * 1999-03-31 2001-08-14 International Business Machines Corporation Manufacturing of cavity fuses on gate conductor level
US6284623B1 (en) * 1999-10-25 2001-09-04 Peng-Fei Zhang Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect
US6664141B1 (en) * 2001-08-10 2003-12-16 Lsi Logic Corporation Method of forming metal fuses in CMOS processes with copper interconnect
KR20060069586A (ko) * 2004-12-17 2006-06-21 주식회사 하이닉스반도체 트렌치를 이용한 퓨즈 라인 형성방법
JP5054370B2 (ja) * 2006-12-19 2012-10-24 ルネサスエレクトロニクス株式会社 半導体チップ
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
KR100979242B1 (ko) * 2008-04-28 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
CN102130092A (zh) * 2010-01-20 2011-07-20 中芯国际集成电路制造(上海)有限公司 熔丝器件及制备方法
CN102347309B (zh) * 2010-08-05 2013-04-10 中国科学院微电子研究所 电熔丝结构及其形成方法
CN103915410B (zh) * 2013-01-08 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件和半导体器件的制作方法
US9385177B2 (en) * 2013-10-31 2016-07-05 Stmicroelectronics, Inc. Technique for fabrication of microelectronic capacitors and resistors
JP6287137B2 (ja) * 2013-12-03 2018-03-07 富士電機株式会社 ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法
US9385190B2 (en) * 2014-03-04 2016-07-05 Freescale Semiconductor, Inc. Deep trench isolation structure layout and method of forming
US10366921B2 (en) * 2014-08-15 2019-07-30 United Microelectronics Corp. Integrated circuit structure including fuse and method thereof

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059986A (ko) * 1999-12-31 2001-07-06 박종섭 퓨즈 박스 형성 방법
KR20030001808A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성 방법
US20070120218A1 (en) * 2005-11-30 2007-05-31 International Business Machines Corporation CMOS compatible shallow-trench efuse structure and method
US20090021338A1 (en) * 2007-07-18 2009-01-22 International Business Machines Corporation Electrical fuse having a cavity thereupon
US20090042341A1 (en) * 2007-08-08 2009-02-12 International Business Machines Corporation Electrical fuse with a thinned fuselink middle portion
CN102386145A (zh) * 2010-08-30 2012-03-21 半导体元件工业有限责任公司 包括沟槽内的特征件的电子器件
US20130082347A1 (en) * 2011-09-29 2013-04-04 Broadcom Corporation One Time Programmable Structure Using a Gate Last High-K Metal Gate Process
CN102760720A (zh) * 2012-07-27 2012-10-31 上海华力微电子有限公司 电子可编程熔丝空置有源区添加方法以及电子可编程熔丝
CN103794549A (zh) * 2012-10-31 2014-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20140175601A1 (en) * 2012-12-24 2014-06-26 United Microelectronics Corp. Anti-fuse structure and anti-fuse programming method
CN104064548A (zh) * 2013-03-19 2014-09-24 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝器件结构及其制作方法
CN104183542A (zh) * 2013-05-22 2014-12-03 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法、半导体器件及其形成方法

Also Published As

Publication number Publication date
CN106449594B (zh) 2018-10-02
CN109411445A (zh) 2019-03-01
CN109411445B (zh) 2020-08-21
CN109390275A (zh) 2019-02-26
CN106449594A (zh) 2017-02-22
CN109346435B (zh) 2023-09-05
CN109390275B (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
CN106170858B (zh) 电容器结构
CN102820326B (zh) 半导体器件及其制造方法
CN104736469B (zh) 用于形成埋式下电极连同封装的mems装置的系统和方法
CN102502479B (zh) 复合集成传感器结构及其制造方法
CN107910328A (zh) 半导体器件中制造存储节点接触的方法及半导体器件
CN106449594B (zh) 一种可编程熔丝结构的制造方法
ITTO20110995A1 (it) Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione
CN105890827A (zh) 一种电容式压力传感器及其制造方法
CN106531718B (zh) 一种可编程熔丝结构
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN102194694B (zh) 沟槽式金属氧化物半导体场效应晶体管的制造方法
CN110282595A (zh) 微机械结构
JP2011204927A5 (zh)
CN106057779A (zh) 一种半导体器件结构
CN207938609U (zh) 低电容低钳位电压的scr瞬态电压抑制器
CN103633144B (zh) 半导体器件及其制造方法
CN101692455B (zh) 基于soi的电容
CN208173597U (zh) 一种超低正向压降的Trench肖特基器件
ITMI20072341A1 (it) Contatti profondi di dispositivi elettronici integrati basati su regioni inpiantate attraverso solchi
CN207489874U (zh) 半导体器件
CN108666324A (zh) 存储器结构及其制造方法
CN205248317U (zh) 一种具有延伸电极的磁敏器件
KR101714324B1 (ko) 반도체 장치 및 그 형성 방법
KR100741880B1 (ko) 금속-절연체-금속 커패시터의 제조방법
CN105097769B (zh) 一种三维集成电路的器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230726

Address after: Room 2068, Floor 20, Block A and B, Baohua Building, No. 1016, Huaqiang North Road, Fuqiang Community, Huaqiangbei Street, Futian District, Shenzhen, Guangdong 518000

Applicant after: Shenzhen Weineng Tengda Technology Co.,Ltd.

Address before: 325600 Liushi Town, Yueqing City, Wenzhou, Zhejiang Province

Applicant before: YUEQING FENGJIE ELECTRONIC TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant