CN101692455B - 基于soi的电容 - Google Patents

基于soi的电容 Download PDF

Info

Publication number
CN101692455B
CN101692455B CN200910197108A CN200910197108A CN101692455B CN 101692455 B CN101692455 B CN 101692455B CN 200910197108 A CN200910197108 A CN 200910197108A CN 200910197108 A CN200910197108 A CN 200910197108A CN 101692455 B CN101692455 B CN 101692455B
Authority
CN
China
Prior art keywords
electrode
electric capacity
forms
insulating barrier
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910197108A
Other languages
English (en)
Other versions
CN101692455A (zh
Inventor
许丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN200910197108A priority Critical patent/CN101692455B/zh
Publication of CN101692455A publication Critical patent/CN101692455A/zh
Application granted granted Critical
Publication of CN101692455B publication Critical patent/CN101692455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种基于SOI的电容，所述电容置于绝缘层上硅上，所述电容包括：第一电极结构，具有第一电极以及由所述第一电极延伸形成的若干彼此平行的第一延伸电极；第二电极结构，具有第二电极以及由所述第二电极延伸形成的若干彼此平行的第二延伸电极；所述第一延伸电极与所述第二延伸电极依次交互穿插。所述绝缘层上硅包括：背衬底；在所述背衬底的表面上形成的绝缘层；在所述绝缘层上形成的半导体层；在所述半导体层内形成的沟槽氧化物等。本发明的电容以绝缘层上硅为衬底，使得所述电容与衬底之间不再含有导电的金属，并去除对应所述电容位置的背衬底，从而降低导电的金属连线或者金属层与电容耦合形成的杂散电容。

Description

基于SOI的电容
技术领域
本发明涉及一种电容，具体的，涉及一种基于SOI的电容。
背景技术
电容的构造一般是由两个平行的金属板以及两个金属板中间的绝缘材料所构成，电容的公式为C＝εS/4πkd，平行板电容器的电容C跟介电常数ε、正对面积S成正比，跟极板间的距离d成反比，式中k为静电力常量，介电常数ε由两极板之间介质决定。
应用在集成电路中的电容，通常都将电容形成在以某种介质形成的表面上，在此表面之下还有其他导电的金属连线或者金属层，而这些导电的金属连线或者金属层与电容耦合形成杂散电容，影响了集成电路信号传递速度，制约了芯片的性能。
发明内容
本发明要解决的技术问题是：提供一种基于SOI的电容，降低导电的金属连线或者金属层与电容耦合形成的杂散电容。
为了实现本发明目的，本发明提供一种基于SOI的电容，所述电容置于绝缘层上硅上，所述电容包括：
第一电极结构，具有第一电极以及由所述第一电极延伸形成的若干彼此平行的第一延伸电极；
第二电极结构，具有第二电极以及由所述第二电极延伸形成的若干彼此平行的第二延伸电极；
所述第一延伸电极与所述第二延伸电极依次交互穿插。
所述第一延伸电极与所述第二延伸电极之间留有间隙。
所述第一延伸电极与所述第二延伸电极之间形成的各个间隙的宽度相等。
所述第一电极结构和所述第二电极结构的材质为铝或铜。
所述绝缘层上硅包括：
背衬底；
在所述背衬底的表面上形成的绝缘层；
在所述绝缘层上形成的半导体层；
在所述半导体层内形成的沟槽氧化物；
在所述沟槽氧化物上形成的多晶硅层；
在所述多晶硅上方形成的介质层。
所述背衬底以及半导体层为硅。
所述绝缘层为氧化层。
所述氧化层优选为二氧化硅。
所述多晶硅层为CoSi。
本发明还提供一种如上述权利要求所述基于SOI的电容的制造方法，包括步骤：
在晶圆上形成背衬底；
在所述背衬底的表面上形成绝缘层；
在所述绝缘层上形成半导体层；
在所述半导体层上形成沟槽；
在所述沟槽内沉积形成沟槽氧化物；
在所述沟槽氧化物表面上形成多晶硅；
在所述多晶硅上方形成介质层；
在所述介质层上沉积金属层；
刻蚀部分金属层，使剩余部分金属层形成所述电容；
去除对应所述电容位置的背衬底，形成凹槽，在所述凹槽内填充绝缘材料。
与现有技术相比，本发明的电容以绝缘层上硅为衬底，使得所述电容与衬底之间不再含有导电的金属，并去除对应所述电容位置的背衬底，从而降低导电的金属连线或者金属层与电容耦合形成的杂散电容。
附图说明
图1为本发明基于SOI的电容的结构示意图；
图2为图1所示基于SOI的电容沿A-A截面的界面示意图。
具体实施方式
为了更清楚了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
请参阅图1，图1为本发明基于SOI的电容的结构示意图。
本实施例的电容1包括：第一电极结构10和第二电极结构11，所述第一电极结构10和第二电极结构11的材质为铝或者铜。
所述第一电极结构10具有第一电极101以及由所述第一电极延伸形成的若干彼此平行的第一延伸电极100。
所述第二电极结构11具有第二电极111以及由所述第二电极延伸形成的若干彼此平行的第二延伸电极110；
所述第一延伸电极100与所述第二延伸电极111依次交互穿插。
请参阅图2，图2为图1所示基于SOI的电容沿A-A截面的界面示意图。本实施例所述电容1置于一衬底上，所述衬底为绝缘层上硅(SOI：sillicon oninsulator)，所述SOI衬底包含：背衬底6；在所述背衬底6的表面上形成的绝缘层5；在所述绝缘层5上形成的半导体层4；在所述半导体层4内形成的沟槽氧化物3；在所述沟槽氧化物3上形成的多晶硅层2，所述多晶硅层2为CoSi。在所述多晶硅层2上方形成的介质层8，所述介质层8可以为硅的氧化物或者硅的氮化物等形成。
所述背衬底6以及半导体层5为硅，所述绝缘层5为氧化层，优选为二氧化硅。
所述第一延伸延伸电极100与所述第二延伸电极110之间留有间隙12，所述第一延伸电极100与所述第二延伸电极110之间形成的各个间隙12的宽度相等。
制造所述电容的步骤如下：
在晶圆上形成背衬底6；
在所述背衬底6的表面上形成绝缘层5；
在所述绝缘层5上形成半导体层4；
在所述半导体层4上形成以沟槽；
在所述沟槽上沉积形成沟槽氧化物3；
在所述沟槽氧化物3表面上形成多晶硅2；
在所述多晶硅2上方形成介质层8；
在所述介质层8上沉积金属层；
刻蚀部分金属层，使剩余部分金属层形成所述电容1；
去除对应所述电容1位置的背衬底，形成凹槽7，在所述凹槽内填充绝缘材料，比如硅的氧化物或者硅的氮化物等均可。
本实施例的电容1以绝缘层上硅为衬底，使得所述电容1与衬底之间不再含有导电的金属，并去除对应所述电容1位置的背衬底，从而降低导电的金属连线或者金属层与电容耦合形成的杂散电容。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (8)

1.一种基于SOI的电容，其特征在于：所述电容置于绝缘层上硅上，
所述绝缘层上硅包括：
背衬底；
在所述背衬底的表面上形成的绝缘层；
在所述绝缘层上形成的半导体层；
在所述半导体层内形成的沟槽氧化物；
在所述沟槽氧化物上形成的多晶硅层；
在所述多晶硅上方形成的介质层。
所述电容包括：
第一电极结构，具有第一电极以及由所述第一电极延伸形成的若干彼此平行的第一延伸电极；
第二电极结构，具有第二电极以及由所述第二电极延伸形成的若干彼此平行的第二延伸电极；
所述第一延伸电极与所述第二延伸电极依次交互穿插。
2.如权利要求1所述的电容，其特征在于：所述第一延伸电极与所述第二延伸电极之间留有间隙。
3.如权利要求2所述的电容，其特征在于：所述第一延伸电极与所述第二延伸电极之间形成的各个间隙的宽度相等。
4.如权利要求1所述的电容，其特征在于：所述第一电极结构和所述第二电极结构的材质为铝或铜。
5.如权利要求1所述的电容，其特征在于：所述背衬底以及半导体层为硅。
6.如权利要求1所述的电容，其特征在于：所述绝缘层为氧化层。
7.如权利要求6所述的电容，其特征在于：所述氧化层为二氧化硅。
8.如权利要求1所述的电容，其特征在于：所述多晶硅层为CoSi。
CN200910197108A 2009-10-13 2009-10-13 基于soi的电容 Active CN101692455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910197108A CN101692455B (zh) 2009-10-13 2009-10-13 基于soi的电容

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910197108A CN101692455B (zh) 2009-10-13 2009-10-13 基于soi的电容

Publications (2)

Publication Number Publication Date
CN101692455A CN101692455A (zh) 2010-04-07
CN101692455B true CN101692455B (zh) 2012-10-03

Family

ID=42081126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910197108A Active CN101692455B (zh) 2009-10-13 2009-10-13 基于soi的电容

Country Status (1)

Country Link
CN (1) CN101692455B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908564A (zh) * 2010-06-11 2010-12-08 上海宏力半导体制造有限公司 基于体硅的电容及其制造方法
CN103234567B (zh) * 2013-03-26 2015-07-15 中北大学 基于阳极键合技术的mems电容式超声传感器
CN109429157B (zh) 2017-08-28 2021-02-09 中芯国际集成电路制造(上海)有限公司 麦克风及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345131A (zh) * 2007-07-13 2009-01-14 财团法人工业技术研究院 指插状电容器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345131A (zh) * 2007-07-13 2009-01-14 财团法人工业技术研究院 指插状电容器

Also Published As

Publication number Publication date
CN101692455A (zh) 2010-04-07

Similar Documents

Publication Publication Date Title
US8487370B2 (en) Trench semiconductor device and method of manufacturing
US8564928B2 (en) MEMS device having a movable structure
KR101172783B1 (ko) 용량 소자 및 반도체 장치
CN102569250A (zh) 高密度电容器及其电极引出方法
CN107833919A (zh) 半导体装置及其制造方法
CN104671186A (zh) Mems器件
CN101692455B (zh) 基于soi的电容
CN103441061B (zh) 电容器结构及其制作方法
CN103077949A (zh) 绝缘体上硅射频器件及其制作方法
CN106997878A (zh) 双层结构的硅电容器及其制造方法
CN103855100A (zh) 具有金属绝缘体金属电容器的密封圈结构
CN103730450A (zh) 有机电激发光二极体储存电容结构及其制备方法
CN209344075U (zh) 集成电路
US9997595B2 (en) Semiconductor device, a micro-electro-mechanical resonator and a method for manufacturing a semiconductor device
CN102194694B (zh) 沟槽式金属氧化物半导体场效应晶体管的制造方法
TW201417275A (zh) 差動金屬氧化半導體電容器半導體裝置
CN103021956A (zh) 分栅式快闪存储器的pip电容及制备方法
KR101990706B1 (ko) 압력 센서 및 그 제조 방법
CN109411445B (zh) 一种多晶硅熔丝结构的制造方法
CN102693964B (zh) 半导体装置
CN102569092B (zh) 用于制造电极结构的方法
CN101908564A (zh) 基于体硅的电容及其制造方法
CN214956872U (zh) 一种硅基电容半导体结构
JP2009111036A (ja) 薄膜トランスおよびその製造方法
JP4797980B2 (ja) 薄膜トランスおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai