CN103855100A - 具有金属绝缘体金属电容器的密封圈结构 - Google Patents

具有金属绝缘体金属电容器的密封圈结构 Download PDF

Info

Publication number
CN103855100A
CN103855100A CN201310165208.4A CN201310165208A CN103855100A CN 103855100 A CN103855100 A CN 103855100A CN 201310165208 A CN201310165208 A CN 201310165208A CN 103855100 A CN103855100 A CN 103855100A
Authority
CN
China
Prior art keywords
sealing ring
metal
capacitor
ring structure
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310165208.4A
Other languages
English (en)
Other versions
CN103855100B (zh
Inventor
陈宪伟
邵栋樑
杨庆荣
赖昱嘉
蔡豪益
于宗源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103855100A publication Critical patent/CN103855100A/zh
Application granted granted Critical
Publication of CN103855100B publication Critical patent/CN103855100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明涉及具有金属绝缘体金属电容器的密封圈结构集成电路的密封圈结构包括密封圈和金属绝缘体金属（MIM）电容器。MIM电容器包括顶电极、设置在顶电极下面的底电极，以及设置在顶电极和底电极之间的第一绝缘层。MIM电容器设置在密封圈范围内且与密封圈隔离。

Description

具有金属绝缘体金属电容器的密封圈结构
相关申请
本申请要求于2012年11月29日提交的美国临时专利申请第61/731,084号，标题为“Seal Ring Structure with Metal-Insulator-MetalCapacitor”的优先权，其全部内容结合于此作为参考。
技术领域
本发明总体上涉及一种集成电路，更具体地，涉及一种金属绝缘体金属（MIM）电容器。
背景技术
有些集成电路具有电容器。电容器可能使用大量的电路区域。并且，周围电路的高频噪音干扰和封装可靠性会成为具有挑战性的问题。
发明内容
为解决上述问题，本发明提供了一种集成电路的密封圈结构，包括：密封圈；以及金属绝缘体金属（MIM）电容器，MIM包括：顶电极；底电极，设置在顶电极的下方；和第一绝缘层，设置在顶电极和底电极之间，其中，MIM电容器设置在密封圈内且由第二绝缘层将MIM电容器和密封圈分隔开。
该密封圈结构进一步包括第一通孔和第二通孔，第一通孔连接到顶电极，第二通孔连接到底电极。
其中，密封圈结构包括至少一个金属层和至少一个通孔层，至少一个金属层和至少一个通孔层以交替顺序设置在彼此的顶部，且MIM电容器设置在至少一个通孔层中的一个内。
其中，第二绝缘层包括通过至少一个金属层和至少一个通孔层形成的介电层。
其中，密封圈以矩形方式环绕集成电路的四个侧边。
其中，MIM电容器沿四个侧边中的一个侧边设置。
其中，MIM电容器设置在矩形的四个角中的一个角处。
其中，顶电极和底电极包括氮化钛、铜、铜合金、铝、铝合金、或它们的任意组合。
其中，第一绝缘层包括高k介电材料。
其中，第二绝缘层包括PEOX或二氧化硅。
此外，还提供了一种制造设置在集成电路的密封圈内的金属绝缘体金属（MIM）电容器的方法，包括：在衬底的上方形成底电极，其中，底电极设置在密封圈内且与密封圈分隔开；在底电极的上方形成绝缘层；以及在绝缘层的上方形成顶电极，其中，底电极设置在密封圈内且与密封圈分隔开。
该方法进一步包括在形成底电极之前，在衬底的上方形成第一介电层。
该方法进一步包括在顶电极的上方形成第二介电层。
其中，第一介电层和第二介电层形成在通孔层中。
该方法进一步包括形成连接到顶电极的第一通孔和连接到底电极的第二通孔。
其中，密封圈以矩形方式环绕集成电路的四个侧边。
其中，MIM电容器沿四个侧边中的一个侧边形成。
其中，MIM电容器形成在矩形的四个角中的一个角处。
其中，顶电极和底电极包括氮化钛、铜、铜合金、铝、铝合金、或它们的任何组合，并且绝缘层包括高k介电材料。
此外，还提供了一种包括密封圈结构的集成电路，密封圈结构包括：密封圈；以及金属绝缘体金属（MIM）电容器，MIM电容器包括：顶电极；底电极，设置在顶电极的下方；第一绝缘层，设置在顶电极和底电极之间；第一通孔，连接到顶电极；和第二通孔，连接到底电极，其中，MIM电容器设置在密封圈内，使用通过至少一个金属层和至少一个通孔层形成的介电层将MIM电容器隔开。
附图说明
现将结合附图所进行的描述作为参考，其中：
图1A和图1B是根据一些实施例的具有在密封圈内形成的电容器的示例性密封圈结构的示意图；以及
图2A-图2H是根据一些实施例的制造具有在图1A和图1B所示的密封圈范围内形成的电容器的示例性密封圈结构的中间步骤。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
另外，本发明可以在多个实例中重复参考数字符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。此外，在以下描述中，在一个部件形成在、连接、和/或偶接到另一个部件上可以包括两个部件直接接触的实施例，也可以包括其他部件可以形成在两个部件之间使得两个部件不直接接触的实施例。此外，在此可使用诸如“下面的”、“上面的”、“水平的”、“垂直的”、“在…上面”、“在…之上”、“在…下面”、“在…之下”、“上的”、“下的”、“顶部”、“底部”等空间关系术语以及其派生词（例如，“水平地”、“向下地”、“向上地”等），以方便说明本发明的一个部件和另一个部件的关系。这些空间关系术语可以涵盖包括部件的器件的不同方位。
图1A和图1B是根据一些实施例的具有在密封圈内形成的电容器的示例性密封圈结构的示意图。如图1A所示，集成电路100包括密封圈102。密封圈102在锯切（管芯锯切）工艺过程中通过防止破裂以保护集成电路100，并且防潮。金属绝缘体金属（MIM）电容器104形成在密封圈102内，并且通过环绕MIM电容器104的绝缘层106（例如，介电材料，诸如二氧化硅（SiO2）或PEOX），将MIM电容器104与密封圈102隔开。在一些实施例中，密封圈102包括导电材料且沿集成电路100的四个侧边以矩形方式环绕电路区域103。密封圈102包括铜、铜合金、铝、铝合金、任何其组合、或任何其他合适的材料。MIM电容器104沿图1A所示的四个侧边设置。
在一些实施例中，根据密封圈102的可用宽度，绝缘层106和MIM电容器104的总宽度Wd范围介于大约1μm到10μm之间，以及其到密封圈102的边缘之间的距离为大约1μm或更多。在一些实施例中，绝缘层106和MIM电容器104的总长度Ld的范围介于大约1μm到大约100μm之间，且两者之间的间距为大约2.6μm。
MIM电容器104可以形成在密封圈102范围内的任何层中，如通孔层，且MIM电容器104与密封圈102被隔开。通过使用通孔到重分布层（例如，铝），可以实现MIM电容器104的信号输入/输出的电连接。在一些实施例中，为了进一步隔离噪音干扰，可以去掉MIM电容器104下面的至少一个金属层。
在图1B中，除了MIM电容器104以矩形的方式设置在四个侧边之外，集成电路101的结构和图1A所示的集成电路100的结构相似。在一些实施例中，根据密封圈102的可用宽度，绝缘层106和MIM电容器104的宽度和长度之和Ds的范围介于大约10μm到50μm之间，且其到密封圈102的边缘的距离为大约1μm或更多。
图2A-图2H是根据一些实施例的制造具有在图1A和图1B所示的密封圈范围内形成的电容器的示例性密封圈结构的中间步骤。图2A示出了被虚线202隔开的电容器区域200和密封圈区域201。左侧的另一个密封圈区域203与密封圈区域201相似，但是为了简单，未示出密封圈区域203。在密封圈范围内，MIM电容器200形成在密封圈区域201和203中。衬底204包括硅、二氧化硅、氧化铝、蓝宝石、锗、砷化镓（GaAs）、硅和锗合金、磷化铟（InP）、绝缘体上硅结构、或任何其他合适的材料。介电层205（如二氧化硅（SiO2））设置在衬底204的上方。为了简单，在后续图中未示出衬底204和介电层205。
金属层206（Mx）在金属图案之间可具有介电层208。金属层206包括铜、铜合金、铝、铝合金、任何其组合、或任何其他合适的材料。蚀刻停止层210，如碳化硅（SiC）或氮化硅（SiN），沉积在金属层206的上方。在一些实施例中，蚀刻停止层210的厚度为大约500埃。介电层212，如二氧化硅（SiO2）或PEOX，设置在蚀刻停止层210的上方。在一些实施例中，介电层212的厚度为大约1000埃。在其他实施例中，可在介电层205和金属层206之间形成其他层，如接触层、附加金属层和通孔层。
在图2B中，底部电极层214设置在介电层212的上方。绝缘层216设置在底部电极层214的上方。在一些实施例中，绝缘层216包括电介质，如二氧化硅或高k电介质（如，硅酸铪、硅酸锆、二氧化铪或二氧化锆），且厚度为大约100埃。顶部电极层218沉积在绝缘层216的上方。
在一些实施例中，顶部电极层218和底部电极层214包括氮化钛（TiN）、铜、铜合金、铝、铝合金、任何其组合、或其他合适的材料，且厚度为大约400埃。在一些实施例中，蚀刻停止层220（如氮化硅（SiON））形成在顶部电极层218的上方，且厚度为大约300埃。
在图2C中，通过光刻工艺，图案化蚀刻停止层220和顶部电极层218。
在图2D中，通过光刻工艺，图案化绝缘层216和底部电极层214。
在图2E中，附加介电层224，如二氧化硅（SiO2）或PEOX，沉积在蚀刻停止层220、绝缘层216和介电层212的上方。在一些实施例中，介电层224的厚度为大约5000埃。在一些实施例中，介电层212和224形成在通孔层（Vx）中。绝缘层（如介电层212和224）环绕且隔开MIM电容器223。
在一些实施例中，蚀刻停止层226，如SiN，沉积在介电层224的上方，且厚度为大约500埃。介电层228，如二氧化硅（SiO2）或PEOX，沉积在蚀刻停止层226的上方。在一些实施例中，介电层228的厚度为大约9000埃，且介电层228形成在金属层（Mx+1）中。在一些实施例中，蚀刻停止层230，如氮化硅（SiON），沉积在介电层228的上方，且厚度为大约600埃。
在图2F中，通过光刻工艺进行通孔图案化，以使沟道232穿过介电层228和224。
在图2G中，通过光刻工艺进行金属层图案化，以使图2F中的沟槽234穿过介电层228和224。
在图2H中，沉积导电材料，如铜、铜合金、铝、铝合金、任何其组合、或其他合适的材料，以填充图2G中的沟槽234，然后通过化学机械抛光（CMP）去除多余的金属。形成到顶部电极层218和底部电极层214的通孔连接236，以实现MIM电容器223的电连接，且穿过金属层240（Mx）、通孔层242（Vx）和金属层244（Mx+1）形成密封圈部分237。由穿过金属层244和通孔层242形成的介电层228和224，将通孔连接236和密封圈部分237隔开。之后在密封圈结构250的左侧203上形成与密封圈部分237相似的另一个密封圈部分（未示出）。
虽然图2A-图2H中示出了一个通孔层242和两个金属层240和244，但是，在具有位于密封圈结构250范围内的MIM电容器223的密封圈结构250中可以使用任何数量的金属层和通孔层。在MIM电容器223的下面或上面可具有任何数量的金属层和通孔层。在密封圈结构250的范围内，可在与224或228相似的任何绝缘（介电）层中制造MIM电容器223。
在一些实施例中，为了进一步隔离MIM电容器223，去除MIM电容器223下面的至少一个金属层，如206。在一些实施例中，密封圈结构250包括至少一个金属层（如240和244）和至少一个通孔层（如242）。在一些实施例中，至少一个金属层和至少一个通孔层以交替顺序沉积在彼此的顶部。在一些实施例中，MIM电容器223设置在形成于通孔层（如242）中的绝缘层（如介电层224和212）内。
根据一些实施例，集成电路的密封圈结构包括密封圈和金属绝缘体金属（MIM）电容器。MIM电容器包括顶电极、设置在顶电极下面的底电极、以及设置在顶电极和底电极之间的第一绝缘层。MIM电容器设置在密封圈范围内，且MIM电容层与密封圈被隔离开。
根据一些实施例，制造设置在集成电路的密封圈范围内的金属绝缘体金属（MIM）电容器的方法包括：在衬底的上方形成底电极。底电极设置在密封圈范围内且与密封圈隔开。在底电极的上方形成绝缘层。在第一绝缘层的上方形成顶电极。底电极设置在密封圈的范围内且与密封圈隔离开。
本领域的技术人员应该会想到本发明具有很多实施例更改。尽管已经详细地描述了本发明及其部件，但应该理解，可以在不背离本实施例限定的主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结构的工艺、机器、制造、材料组分、装置、方法或步骤本发明可以被使用。
上述方法实施例示出了示例性的步骤，但是没有必要按照所示顺序执行这些步骤。根据本发明的实施例的主旨和范围，可以适当地对这些步骤进行添加、替换、改变顺序和/或删除。结合了不同权利要求和/或不同实施例的实施例都处在本发明的范围内并且在阅读完本发明之后，其对本领域的技术人员是显而易见的。

Claims (10)

1.一种集成电路的密封圈结构，包括：
密封圈；以及
金属绝缘体金属（MIM）电容器，所述MIM包括：
顶电极；
底电极，设置在所述顶电极的下方；和
第一绝缘层，设置在所述顶电极和所述底电极之间，其中，所述MIM电容器设置在所述密封圈内且由第二绝缘层将所述MIM电容器和所述密封圈分隔开。
2.根据权利要求1所述的密封圈结构，进一步包括第一通孔和第二通孔，所述第一通孔连接到所述顶电极，所述第二通孔连接到所述底电极。
3.根据权利要求1所述的密封圈结构，其中，所述密封圈结构包括至少一个金属层和至少一个通孔层，所述至少一个金属层和所述至少一个通孔层以交替顺序设置在彼此的顶部，且所述MIM电容器设置在所述至少一个通孔层中的一个内。
4.根据权利要求1所述的密封圈结构，其中，所述第二绝缘层包括通过至少一个金属层和至少一个通孔层形成的介电层。
5.根据权利要求1所述的密封圈结构，其中，所述密封圈以矩形方式环绕所述集成电路的四个侧边。
6.根据权利要求5所述的密封圈结构，其中，所述MIM电容器沿所述四个侧边中的一个侧边设置。
7.根据权利要求5所述的密封圈结构，其中，所述MIM电容器设置在所述矩形的四个角中的一个角处。
8.根据权利要求1所述的密封圈结构，其中，所述顶电极和所述底电极包括氮化钛、铜、铜合金、铝、铝合金、或它们的任意组合。
9.一种制造设置在集成电路的密封圈内的金属绝缘体金属（MIM）电容器的方法，包括：
在衬底的上方形成底电极，其中，所述底电极设置在所述密封圈内且与所述密封圈分隔开；
在所述底电极的上方形成绝缘层；以及
在所述绝缘层的上方形成顶电极，其中，所述底电极设置在所述密封圈内且与所述密封圈分隔开。
10.一种包括密封圈结构的集成电路，所述密封圈结构包括：
密封圈；以及
金属绝缘体金属（MIM）电容器，所述MIM电容器包括：
顶电极；
底电极，设置在所述顶电极的下方；
第一绝缘层，设置在所述顶电极和所述底电极之间；
第一通孔，连接到所述顶电极；和
第二通孔，连接到所述底电极，
其中，所述MIM电容器设置在所述密封圈内，使用通过至少一个金属层和至少一个通孔层形成的介电层将所述MIM电容器隔开。
CN201310165208.4A 2012-11-29 2013-05-07 具有金属绝缘体金属电容器的密封圈结构 Active CN103855100B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261731084P 2012-11-29 2012-11-29
US61/731,084 2012-11-29
US13/744,158 2013-01-17
US13/744,158 US9449927B2 (en) 2012-11-29 2013-01-17 Seal ring structure with metal-insulator-metal capacitor

Publications (2)

Publication Number Publication Date
CN103855100A true CN103855100A (zh) 2014-06-11
CN103855100B CN103855100B (zh) 2017-04-12

Family

ID=50772523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310165208.4A Active CN103855100B (zh) 2012-11-29 2013-05-07 具有金属绝缘体金属电容器的密封圈结构

Country Status (2)

Country Link
US (1) US9449927B2 (zh)
CN (1) CN103855100B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US9728597B2 (en) 2014-12-04 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure and method for forming the same
CN105161292B (zh) * 2015-10-19 2018-01-30 吴江市莘塔前进五金厂 一种电容器密封垫圈
WO2019133509A2 (en) * 2017-12-29 2019-07-04 Applied Materials, Inc. Method of reducing leakage current of storage capacitors for display applications
US11688680B2 (en) 2020-11-05 2023-06-27 International Business Machines Corporation MIM capacitor structures
US11676892B2 (en) 2021-09-15 2023-06-13 International Business Machines Corporation Three-dimensional metal-insulator-metal capacitor embedded in seal structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916722B2 (en) * 2002-12-02 2005-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate high reliable metal capacitor within copper back-end process
US20080185685A1 (en) * 2007-02-01 2008-08-07 Nec Electronics Corporation Semiconductor device
US20090001515A1 (en) * 2006-03-08 2009-01-01 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
TW200742025A (en) * 2006-04-17 2007-11-01 Novatek Microelectronics Corp Seal-ring structure for system-level ESD protection
JP5455352B2 (ja) * 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916722B2 (en) * 2002-12-02 2005-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate high reliable metal capacitor within copper back-end process
US20090001515A1 (en) * 2006-03-08 2009-01-01 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
US20080185685A1 (en) * 2007-02-01 2008-08-07 Nec Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US20140145307A1 (en) 2014-05-29
US9449927B2 (en) 2016-09-20
CN103855100B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
CN103855100A (zh) 具有金属绝缘体金属电容器的密封圈结构
KR101245424B1 (ko) 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
CN109712957A (zh) 金属-绝缘层-金属电容结构
CN104716086A (zh) 半导体装置的制造方法以及半导体装置
US8987923B2 (en) Semiconductor seal ring
US20150187864A1 (en) Metal-insulator-metal (mim) capacitor techniques
US8778755B2 (en) Method for fabricating a metal-insulator-metal capacitor
CN105934094B (zh) 一种内埋电容线路板及其制作方法
US9302907B2 (en) Micro-electro-mechanical-system device with guard ring and method for making same
US20140367862A1 (en) Semiconductor device with internal substrate contact and method of production
CN104252555A (zh) 导线图案化
US8969193B2 (en) Method of producing a semiconductor device having an interconnect through the substrate
CN101692455B (zh) 基于soi的电容
US8530999B2 (en) Semiconductor component with isolation trench intersections
US20130285193A1 (en) Metal-insulator-metal (mim) capacitor with deep trench (dt) structure and method in a silicon-on-insulator (soi)
US9484301B2 (en) Controlled metal extrusion opening in semiconductor structure and method of forming
US9997396B2 (en) Deep trench isolation structure and method for improved product yield
US9202785B2 (en) Three dimensional integrated circuit capacitor having vias
CN103871855B (zh) 一种集成电路双栅氧的制备方法
US9960285B2 (en) Contact structure
EP2924752A1 (en) MIM capacitor and method of manufacturing MIM capacitor
CN108122894B (zh) 改善mim电容器电弧放电缺陷的方法
CN104392897A (zh) Mim电容的制作方法
CN102074548B (zh) 一种电路布局结构
CN106340509B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant