CN104392897A - Mim电容的制作方法 - Google Patents

Mim电容的制作方法 Download PDF

Info

Publication number
CN104392897A
CN104392897A CN201410180829.4A CN201410180829A CN104392897A CN 104392897 A CN104392897 A CN 104392897A CN 201410180829 A CN201410180829 A CN 201410180829A CN 104392897 A CN104392897 A CN 104392897A
Authority
CN
China
Prior art keywords
layer
hard mask
mim capacitor
photoresist
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410180829.4A
Other languages
English (en)
Inventor
刘景富
何亮亮
杨大为
王艳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410180829.4A priority Critical patent/CN104392897A/zh
Publication of CN104392897A publication Critical patent/CN104392897A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种MIM电容的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成第一介质层、第一金属层、第二介质层、第二金属层、硬掩膜层和光刻胶层；以所述光刻胶层为掩膜进行刻蚀工艺，对所述硬掩膜层进行等离子体刻蚀工艺，去除未被光刻胶层覆盖的硬掩膜层，保留位于光刻胶层下方的硬掩膜层，所述等离子体刻蚀工艺利用碳氟化合物进行；以保留于光刻胶下方的硬掩膜层为掩膜，对所述第二金属层进行刻蚀工艺，去除未被所述保留于所述光刻胶下方的硬掩膜层覆盖的第二金属层；去除所述光刻胶层。本发明减少了MIM电容侧壁的聚合物残留，提高了制作的MIM电容的击穿电压，提高了产品的良率和可靠性。

Description

MIM电容的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及MIM电容的制作方法。 
背景技术
在超大规模集成电路中，电容器是常用的无源元件之一，其通常整合于双极(Bipolar)晶体管或互补式金属氧化物半导体(CMOS)晶体管等有源元件之中。目前制造电容器的技术可分为以多晶硅为电极以及以金属为电极两种，以多晶硅作为电极会存在载流子缺乏的问题，使得跨越电容器两端的表面电压改变，电容量也会随着改变，因此以多晶硅为电极的电容器无法维持现今逻辑电路的线性需求；而以金属为电极的电容器则无上述的问题，此种电容器为金属-绝缘-金属型(MIM，Metal-Insulator-Metal)电容器。 
现有的金属-绝缘-金属型电容器的方法请参考图1-图3所示。具体地，请参考图1，在半导体衬底10上依次形成第一介质层11、第一金属层12、第二介质层13、第二金属层14，以及硬掩膜层15和光刻胶层16，然后，请参考图2，以所述光刻胶层16为掩膜，对所述硬掩膜层15进行等离子体刻蚀工艺，去除未被所述光刻胶层16覆盖的部分硬掩膜层，接着，以剩余的硬掩膜层15 为掩膜，对所述第二金属层14进行刻蚀工艺，去除未被所述剩余的硬掩膜层15覆盖的部分第二金属层，露出下方的部分第二介质层13。接着，参考图3，湿法刻蚀工艺，去除光刻胶层160，并且进行沉积工艺，形成覆盖所述硬掩膜层16、部分第二介质层13以及所述第二金属层14的侧壁的氮化钛层17。
在实际中发现，利用上述方法形成的MIM电容的击穿电压偏低。 
发明内容
本发明解决的问题是提供了一种MIM电容的制作方法，减少了MIM电容侧壁的聚合物残留，提高了制作的MIM电容的击穿电压，提高了产品的良率和可靠性。 
为解决上述问题，本发明提供一种MIM电容的制作方法，包括： 
提供半导体衬底，在所述半导体衬底上依次形成第一介质层、第一金属层、第二介质层、第二金属层、硬掩膜层和光刻胶层； 
以所述光刻胶层为掩膜进行刻蚀工艺，对所述硬掩膜层进行等离子体刻蚀工艺，去除未被光刻胶层覆盖的硬掩膜层，保留位于光刻胶层下方的硬掩膜层，所述等离子体刻蚀工艺利用碳氟化合物进行； 
以保留于光刻胶下方的硬掩膜层为掩膜，对所述第二金属层进行刻蚀工艺，去除未被所述保留于所述光刻胶下方的硬掩膜层覆盖的第二金属层； 
去除所述光刻胶层。 
可选地，所述碳氟化合物为CF4。 
可选地，所述光刻胶层利用湿法刻蚀工艺去除。 
可选地，所述光刻胶层的湿法刻蚀工艺的循环时间为1个循环时间。 
可选地，所述第一金属层包括两层，位于半导体衬底上的氮化钛层和位于氮化钛层上方的铝层。 
可选地，所述第二金属层的材质为氮化钛。 
可选地，所述第一介质层的材质为氮化硅或氧化硅。 
可选地，所述第二介质层采用ONO结构。 
与现有技术相比，本发明具有以下优点： 
本发明利用碳氟化合物的等离子体对硬掩膜层进行刻蚀工艺，不会在等离子体刻蚀过程中形成难以去除且含钛的聚合物，因此可以有效提高MIM电容的击穿电压，提高了产品的良率和可靠性。 
附图说明
图1-图3是现有技术的MIM电容的制作方法剖面结构示意图； 
图4-图6是本发明一个实施例的MIM电容的制作方法剖面结构示意图。 
具体实施方式
现有的MIM电容的击穿电压偏低，产品的良率以及可靠性有待进一步提 高。经过发明人研究发现，导致MIM电容的击穿电压偏低的原因是，在MIM电容的侧壁有含钛的聚合物残留。具体请参考图3，MIM电容是由第一金属层12、第二介质层13、第二金属层14构成，在第二金属层14的侧壁有含钛聚合物。所述含钛聚合物是在刻蚀硬掩膜层15的过程中形成的，并且难以通过刻蚀工艺去除。进一步地，发明人还发现，造成上述含钛聚合物的原因是由于刻蚀硬掩膜层15时，利用CF4和N2的混合气体进行，而其中的氮离子会损伤第二金属层14，并且形成含钛的聚合物，沉积在硬掩膜层15的侧壁和表面、第二金属层14的侧壁。并且含钛的聚合物难以通过湿法刻蚀工艺去除。 
为解决上述问题，本发明提供一种MIM电容的制作方法，包括： 
提供半导体衬底，在所述半导体衬底上依次形成第一介质层、第一金属层、第二介质层、第二金属层、硬掩膜层和光刻胶层； 
以所述光刻胶层为掩膜进行刻蚀工艺，对所述硬掩膜层进行等离子体刻蚀工艺，去除未被光刻胶层覆盖的硬掩膜层，保留位于光刻胶层下方的硬掩膜层，所述等离子体刻蚀工艺利用碳氟化合物进行； 
以保留于光刻胶下方的硬掩膜层为掩膜，对所述第二金属层进行刻蚀工艺，去除未被所述保留于所述光刻胶下方的硬掩膜层覆盖的第二金属层； 
去除所述光刻胶层。 
上述方法不利用传统的氮气和CF4的混合气体对硬掩膜层进行刻蚀，而仅利用碳氟化合物对硬掩膜层进行刻蚀，因而避免了含钛聚合物的沉积。 
下面结合具体的实施例对本发明的技术方案进行详细的描述。为了更好地说明本发明的技术方案，请参考图4-图6所示的本发明一个实施例的MIM电容的制作方法示意图。 
首先，请参考图4，提供半导体衬底100，在半导体衬底100上依次形成第一介质层110、第一金属层120、第二介质层130、第二金属层140，以及硬掩膜层150和光刻胶层160。所述半导体衬底100的材质为硅。所述第一介质层110的材质为氧化硅。在其他实施例中，所述第一介质层110的材质也可以为氮化硅。所述第一金属层120包括两层，分别是位于所述第一介质层110上的氮化钛层和位于氮化钛层上方的铝层，所述氮化钛层的厚度小于铝层的厚度，作为一个实施例，所述氮化钛层的厚度范围小于100-400埃，所述铝层的厚度范围为300-1000埃。 
所述第二介质层130的材质为氧化硅或氮化硅。作为一个实施例，所述第二介质层130为ONO结构，即所述第二介质层130为氧化硅层-氮化硅层-氧化硅层构成的复合结构。 
所述硬掩膜层150材质为氮化硅。 
然后，请参考图5，以所述光刻胶层160为掩膜，对所述硬掩膜层150 进行等离子体刻蚀工艺，去除未被所述光刻胶层160覆盖的部分硬掩膜层150。所述等离子体刻蚀工艺仅利用碳氟化合物产生等离子体，形成的等离子体中不含有氮离子。本实施例中，所述等离子体刻蚀工艺利用CF4进行。由于等离子体中不含有氮离子，因此在刻蚀工艺中，不会对下放的第二金属层140形成损伤，也不会产生含钛的聚合物。 
接着，请继续参考图5，以剩余的硬掩膜层150为掩膜，对所述第二金属层140进行刻蚀工艺，去除未被所述剩余的硬掩膜层150覆盖的部分第二金属层，露出下方的部分第二介质层130。 
接着，参考图6，湿法刻蚀工艺，去除光刻胶层160，所述光刻胶层160利用湿法刻蚀工艺去除。所述光刻胶层的湿法刻蚀工艺的循环时间为1个循环时间。 
最后，进行沉积工艺，在形成覆盖所述硬掩膜层160、部分第二介质层130以及所述第二金属层140的侧壁的氮化钛层170。 
综上，本发明利用碳氟化合物的等离子体对第二金属层进行刻蚀工艺，不会在等离子体刻蚀过程中形成难以去除且含钛的聚合物，因此可以有效提高MIM电容的击穿电压。 
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制 本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。 

Claims (8)

1.一种MIM电容的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上依次形成第一介质层、第一金属层、第二介质层、第二金属层、硬掩膜层和光刻胶层；
以所述光刻胶层为掩膜进行刻蚀工艺，对所述硬掩膜层进行等离子体刻蚀工艺，去除未被光刻胶层覆盖的硬掩膜层，保留位于光刻胶层下方的硬掩膜层，所述等离子体刻蚀工艺利用碳氟化合物进行；
以保留于光刻胶下方的硬掩膜层为掩膜，对所述第二金属层进行刻蚀工艺，去除未被所述保留于所述光刻胶下方的硬掩膜层覆盖的第二金属层；
去除所述光刻胶层。
2.如权利要求1所述的MIM电容的制作方法，其特征在于，所述碳氟化合物为CF4。
3.如权利要求1所述的MIM电容的制作方法，其特征在于，所述光刻胶层利用湿法刻蚀工艺去除。
4.如权利要求3所述的MIM电容的制作方法，其特征在于，所述光刻胶层的湿法刻蚀工艺的循环时间为1个循环时间。
5.如权利要求1所述的MIM电容的制作方法，其特征在于，所述第一金属层包括两层，位于半导体衬底上的氮化钛层和位于氮化钛层上方的铝层。
6.如权利要求1所述的MIM电容的制作方法，其特征在于，所述第二金属层的材质为氮化钛。
7.如权利要求1所述的MIM电容的制作方法，其特征在于，所述第一介质层的材质为氮化硅或氧化硅。
8.如权利要求1所述的MIM电容的制作方法，其特征在于，所述第二介质层采用ONO结构。
CN201410180829.4A 2014-04-30 2014-04-30 Mim电容的制作方法 Pending CN104392897A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410180829.4A CN104392897A (zh) 2014-04-30 2014-04-30 Mim电容的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410180829.4A CN104392897A (zh) 2014-04-30 2014-04-30 Mim电容的制作方法

Publications (1)

Publication Number Publication Date
CN104392897A true CN104392897A (zh) 2015-03-04

Family

ID=52610780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410180829.4A Pending CN104392897A (zh) 2014-04-30 2014-04-30 Mim电容的制作方法

Country Status (1)

Country Link
CN (1) CN104392897A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298635A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN112053932A (zh) * 2020-08-31 2020-12-08 华虹半导体(无锡)有限公司 Mim电容的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086065A (ja) * 2003-09-10 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20120171840A1 (en) * 2008-12-24 2012-07-05 Magnachip Semiconductor, Ltd. Capacitor and method for fabricating the same
CN103021813A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mim电容及其制作方法
CN103337456A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 改善电容器件击穿电压的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086065A (ja) * 2003-09-10 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20120171840A1 (en) * 2008-12-24 2012-07-05 Magnachip Semiconductor, Ltd. Capacitor and method for fabricating the same
CN103021813A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mim电容及其制作方法
CN103337456A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 改善电容器件击穿电压的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298635A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN112053932A (zh) * 2020-08-31 2020-12-08 华虹半导体(无锡)有限公司 Mim电容的制作方法
CN112053932B (zh) * 2020-08-31 2022-07-19 华虹半导体(无锡)有限公司 Mim电容的制作方法

Similar Documents

Publication Publication Date Title
KR101245424B1 (ko) 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
US9093419B2 (en) Semiconductor device containing MIM capacitor and fabrication method
CN109712957A (zh) 金属-绝缘层-金属电容结构
US8604586B2 (en) High breakdown voltage embedded MIM capacitor structure
US10008560B2 (en) Capacitors in integrated circuits and methods of fabrication thereof
CN108417565A (zh) Mim电容的工艺方法
US10804411B2 (en) Semiconductor device and method of forming the same
US8110414B2 (en) Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes
CN103247698B (zh) 电容器结构及其形成方法
CN103730450A (zh) 有机电激发光二极体储存电容结构及其制备方法
CN106356450A (zh) 存储元件及其制造方法
CN103227101A (zh) 半导体器件及其制造方法
CN103811307A (zh) 半导体器件及其形成方法
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
CN104392897A (zh) Mim电容的制作方法
CN101901841A (zh) 一种电容器及其制造方法
CN102856322B (zh) 像素结构及像素结构的制作方法
CN103700645A (zh) Mom电容及其制作方法
US20140117379A1 (en) Semiconductor device and method of manufacturing the same
CN103489928A (zh) 一种电容器结构及其制造方法
US9006090B2 (en) Method for forming shielded gate of MOSFET
CN104752154A (zh) 电容器的制作方法
CN105336574B (zh) 氮化硅薄膜及mim电容的制作方法
CN210443583U (zh) 一种高可靠性的mim电容器
CN103367458A (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150304