CN103489928A - 一种电容器结构及其制造方法 - Google Patents

一种电容器结构及其制造方法 Download PDF

Info

Publication number
CN103489928A
CN103489928A CN201310451191.9A CN201310451191A CN103489928A CN 103489928 A CN103489928 A CN 103489928A CN 201310451191 A CN201310451191 A CN 201310451191A CN 103489928 A CN103489928 A CN 103489928A
Authority
CN
China
Prior art keywords
battery lead
lead plate
plate
layer
medium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310451191.9A
Other languages
English (en)
Inventor
梅当民
郭增良
李素杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING CASUE TECHNOLOGY Co Ltd
Original Assignee
BEIJING CASUE TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING CASUE TECHNOLOGY Co Ltd filed Critical BEIJING CASUE TECHNOLOGY Co Ltd
Priority to CN201310451191.9A priority Critical patent/CN103489928A/zh
Publication of CN103489928A publication Critical patent/CN103489928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及电容技术领域，特别涉及一种电容器结构及其制造方法，结构包括：P型衬底、P型外延层、第一电极板、第二电极板、第三电极板、第一介质层及第二介质层，P型外延层设在P型衬底上方，第一电极板设在P型外延层上方；第二电极板设在第一电极板上方；第三电极板设在第二电极板上方；第一介质层设置在第一电极板及第二电极板之间；第二介质层设置在第二电极板及第三电极板之间。方法包括：生成P型外延层，形成第一电极板，在第一电极板上生长第一介质层；在第一介质层上形成第二电极板，在第二电极板上形成第二介质层；在第二介质层上形成第三电极板。本发明提供的电容器结构及制造方法可有效地提高集成电路中电容器的单位面积容值。

Description

一种电容器结构及其制造方法
技术领域
本发明涉及电容技术领域，特别涉及一种电容器结构及其制造方法。
背景技术
电容是芯片中重要的无源器件，利用它可以实现交流耦合、相位补偿、能量存储等功能。在芯片内部常见的电容有结电容、MOS电容、多晶硅-多晶硅电容、金属-金属电容等等。由于芯片成本的约束，集成的电容很难做到很大，而采用高介电常数的方法，会造成成本的提高，且与主流方法不兼容。因此，在模拟电路中通常考虑在兼容主流方法的情况下，通过一定的结构设计来获得单位面积上较大的电容值。常见的集成电路方法中一般都包含多晶硅-多晶硅电容和MOS管电容。利用PMOS和NMOS制作成的MOS电容，一般会将源漏短接作为一个电极，而栅极作为另外一个电极，MOS电容比多晶硅-多晶硅电容具有更大的方容值，但其工作条件比较受限，仅在积累区和强反型区具有较好的电容特性。
发明内容
本发明所要解决的技术问题是提供一种可以在芯片面积较小的情况下有效地提高集成电路中电容器的单位面积容值的电容器结构及其制造方法。
为解决上述技术问题，本发明提供了一种电容器结构，包括：P型衬底、P型外延层、第一电极板、第二电极板、第三电极板、第一介质层及第二介质层。所述P型外延层设置在所述P型衬底的上方，在所述P型外延层的上部通过离子注入形成所述第一电极板。所述第二电极板设置在所述第一电极板的上方；所述第三电极板设置在所述第二电极板的上方。所述第一介质层设置在所述第一电极板及所述第二电极板之间；所述第二介质层设置在所述第二电极板及所述第三电极板之间。所述第一电极板与所述第三电极板连接形成所述电容器结构的一个极板，所述第二电极板为所述电容器结构的另一个极板。
进一步地，还包括第一接线端及第二接线端。所述第一电极板及所述第三电极板上设置有所述第一接线端。所述第二电极板上设置有所述第二接线端。所述第一接线端及所述第二接线端分别作为整个所述电容器结构两个极板的接线端。
进一步地，所述第一电极板为N型阱层。所述第二电极板及所述第三电极板均为多晶硅层。所述第一介质层为薄栅氧化层；所述第二介质层为氧化层。
本发明还提供了一种电容器结构的制造方法，包括：在P型衬底上生长P型外延层，在所述P型外延层上生长场氧化层；在所述P型外延层的上部通过离子注入形成第一电极板，在所述第一电极板上生长第一介质层。在所述第一介质层上形成第二电极板，在所述第二电极板上形成第二介质层。在所述第二介质层上形成第三电极板，将所述第一电极板及所述第三电极板连接作为所述电容器的一个极板，将所述第二电极板作为所述电容器的另一个极板。
进一步地，所述在所述P型外延层的上部通过离子注入形成第一电极板，在所述第一电极板上生长第一介质层的步骤具体包括：在所述P型外延层上进行离子注入及高温推结形成N型阱结构，将所述N型阱结构作为第一电极板。在所述第一电极板上进行薄栅氧化物的生长,形成薄栅氧化物层，将所述薄栅氧化物层作为第一介质层。
进一步地，所述在所述P型外延层上进行离子注入及高温推结形成N型阱结构后还包括：环绕所述N型阱结构的边缘进行NSD注入及第一接触孔刻蚀，并在所述第一接触孔进行金属沉积形成导电层。
进一步地，所述在所述第一介质层上形成第二电极板，在所述第二电极板上形成第二介质层的步骤具体包括：在所述第一介质层上进行多晶硅沉积，形成多晶硅层，将形成的多晶硅层作为第二电极板，在所述第二电极板上进行第二接触孔刻蚀，并在所述第二接触孔进行金属沉积形成导电层。在所述第二电极板上进行氧化物的生长，形成氧化物层，将形成的氧化物层作为第二介质层。
进一步地，所述在所述第二介质层上形成第三电极板的步骤包括：在所述第二介质层上进行多晶硅沉积，形成多晶硅层，将形成的多晶硅层作为第三电极板。
进一步地，还包括：环绕所述第三电极板进行第三接触孔刻蚀，并在所述第三接触孔进行金属沉积形成导电层。
本发明提供的电容器结构及其制造方法，将第一电极板、第一介质层及第二电极板构成MOS电容，将第二电极板、第二介质层及第三电极板构成PIP电容。电容器结构中的第一电极板与第三电极板连接作为整个电容器的一个极板，第二电极板作为整个电容器的另一个极板，最后将MOS电容与PIP电容并联，从而形成一个电容器结构，因此本发明所形成的电容器结构达到了提高集成电路中电容器的单位面积容值的目的。在实际应用中，可以将本发明提供的MOS电容结构作为电容单独使用，代替多晶硅-多晶硅电容。
附图说明
图1为本发明实施例提供的电容器结构示意图。
具体实施方式
参见图1，本发明实施例提供了一种电容器结构，包括：P型衬底12、P型外延层9、第一电极板1、第二电极板2、第三电极板3、第一介质层4、第二介质层5及场氧化层6。P型外延层9设置在P型衬底12的上方，在P型外延层的上部通过离子注入形成第一电极板1，第一电极板1的上表面与P型外延层9的上表面为同一个平面，本实施例中将这个平面称为平面A，即平面A的中间部分为第一电极板1，平面A的外围部分为P型外延层9。第二电极板2设置在第一电极板的1上方，第三电极板3设置在第二电极板2的上方。第一介质层4设置在第一电极板1及第二电极板2之间。第二介质层5设置在第二电极板2及第三电极板3之间。第一电极板1、第一介质层4及第二电极板2构成MOS电容，第二电极板2、第二介质层5及第三电极板3构成PIP电容。第一电极板1与第三电极板3通过导线连接形成电容器结构的一个极板，第二电极板3为电容器结构的另一个极板。第一电极板1及第三电极板3上设置有第一接线端10，第二电极板2上设置有第二接线端11，第一接线端10及第二接线端11分别作为整个电容器结构两个极板的接线端，方便与其它电路元件连接。第一接线端10及第二接线端11均通过在场氧化层6上开设接触孔，然后在接触孔内设置铝金属而形成；其中，第一接线端10是通过NSD（N型源/漏区）接触孔刻蚀后设置铝金属而形成的。本发明实施例中，第一电极板1为N型阱结构，第一介质层4为薄栅氧化层，第二介质层5为氧化层。
本发明实施例还提供了一种电容器结构的制造方法，包括：
步骤10：在P型衬底上生长P型外延层，在P型外延层上生长场氧化层；在P型外延层上形成第一电极板，在第一电极板上生长第一介质层。具体为：在P型衬底上生成P型外延层，在P型外延层上生成场氧化层；在P型外延层上部进行离子注入及高温推结形成N型阱结构，将N阱结构作为第一电极板。在第一电极板上进行薄栅氧化物的生长,形成一个薄栅氧化物层，将薄栅氧化物层作为第一介质层。在P型外延层上进行离子注入及高温推结形成N型阱结构后，在N型阱结构（即第一介质层）的边缘进行NSD注入及第一接触孔刻蚀，在N型阱结构进行NSD注入及第一接触孔刻蚀后，在第一接触孔进行金属沉积形成导电层。
步骤20：在第一介质层上形成第二电极板，在第二电极板上形成第二介质层。具体为：在第一介质层上进行多晶硅沉积，形成多晶硅层，将形成的多晶硅层作为第二电极板，在第二电极板进行第二接触孔刻蚀，并进行金属沉积形成导电层；在第二电极板上进行氧化物的生长，形成一层氧化物层，将形成的氧化物层作为第二介质层。
步骤30：在第二介质层上形成第三电极板，将第一电极板及第三电极板连接作为电容器的一个极板，将第二电极板作为电容器的另一个极板。具体为：在第二介质层上进行多晶硅沉积，形成一层多晶硅层，将形成的多晶硅层作为第三电极板；在第三电极板上进行第三接触孔刻蚀，在第三电极板进行第三接触孔刻蚀后，在第三接触孔进行金属沉积形成导电层。
需要说明的是，在电容器结构的制造方法中，离子注入、金属沉积、生长氧化层、高温推结以及接触孔刻蚀等这些工艺都是属于CMOS工艺中的常规技术。在电容器结构的制造方法中，需要根据实际情况生长起隔离作用的场氧化层6，同时在电容器结构的制造过程中需根据实际需要去除部分场氧化层6，在电容器结构制造完成之后，电容器结构的上端外侧分布有场氧化层6，对电容器结构起隔离保护的作用。这种场氧化层6的应用方法，属于CMOS工艺中的的常规技术。另外，上述的第一、第二、第三接触孔刻蚀在实际制作过程中为同时制作完成的。
本发明实施例具有以下有益效果：
1、本发明实施例提供的电容器结构及其制造方法，将第一电极板1、第一介质层4及第二电极板2构成MOS电容，将第二电极板2、第二介质层5及第三电极板3构成PIP电容。电容器结构中的第一电极板1与第三电极板3连接作为整个电容器的一个极板，第二电极板2作为整个电容器的另一个极板，最后将MOS电容与PIP电容并联连接，从而形成一个电容器结构，因此本发明实施例提供的电容器结构达到了提高集成电路中电容器的单位面积容值的目的。
2、本发明实施例提供的电容器的制造方法，将整个电容器结构制成MOS电容与PIP电容并联连接的结构，减小了芯片的面积。
3、在实际应用中，可以将本发明实施例提供的MOS电容结构作为电容单独使用，代替多晶硅-多晶硅电容。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种电容器结构，其特征在于，包括：P型衬底、P型外延层、第一电极板、第二电极板、第三电极板、第一介质层及第二介质层；
所述P型外延层设置在所述P型衬底的上方，在所述P型外延层的上部通过离子注入形成所述第一电极板；
所述第二电极板设置在所述第一电极板的上方；所述第三电极板设置在所述第二电极板的上方；
所述第一介质层设置在所述第一电极板及所述第二电极板之间；所述第二介质层设置在所述第二电极板及所述第三电极板之间；
所述第一电极板与所述第三电极板连接形成所述电容器结构的一个极板，所述第二电极板为所述电容器结构的另一个极板。
2.根据权利要求1所述的电容器结构，其特征在于，还包括第一接线端及第二接线端；
所述第一电极板及所述第三电极板上设置有所述第一接线端；
所述第二电极板上设置有所述第二接线端；
所述第一接线端及所述第二接线端分别作为整个所述电容器结构两个极板的接线端。
3.根据权利要求2所述的电容器结构，其特征在于，所述第一电极板为N型阱层；
所述第二电极板及所述第三电极板均为多晶硅层；
所述第一介质层为薄栅氧化层；所述第二介质层为氧化层。
4.一种权利要求3所述电容器结构的制造方法，其特征在于，包括：
在P型衬底上生长P型外延层，在所述P型外延层上生长场氧化层；在所述P型外延层的上部通过离子注入形成第一电极板，在所述第一电极板上生长第一介质层；
在所述第一介质层上形成第二电极板，在所述第二电极板上形成第二介质层；
在所述第二介质层上形成第三电极板，将所述第一电极板及所述第三电极板连接作为所述电容器的一个极板，将所述第二电极板作为所述电容器的另一个极板。
5.根据权利要求4所述的制造方法，其特征在于，所述在所述P型外延层的上部通过离子注入形成第一电极板，在所述第一电极板上生长第一介质层的步骤具体包括：
在所述P型外延层上进行离子注入及高温推结形成N型阱结构，将所述N型阱结构作为第一电极板；
在所述第一电极板上进行薄栅氧化物的生长,形成薄栅氧化物层，将所述薄栅氧化物层作为第一介质层。
6.根据权利要求5所述的制造方法，其特征在于，所述在所述P型外延层上进行离子注入及高温推结形成N型阱结构后还包括：环绕所述N型阱结构的边缘进行NSD注入及第一接触孔刻蚀，并在所述第一接触孔进行金属沉积形成导电层。
7.根据权利要求4所述的制造方法，其特征在于，所述在所述第一介质层上形成第二电极板，在所述第二电极板上形成第二介质层的步骤具体包括：
在所述第一介质层上进行多晶硅沉积，形成多晶硅层，将形成的多晶硅层作为第二电极板，在所述第二电极板上进行第二接触孔刻蚀，并在所述第二接触孔进行金属沉积形成导电层；
在所述第二电极板上进行氧化物的生长，形成氧化物层，将形成的氧化物层作为第二介质层。
8.根据权利要求4所述的制造方法，其特征在于，所述在所述第二介质层上形成第三电极板的步骤包括：
在所述第二介质层上进行多晶硅沉积，形成多晶硅层，将形成的多晶硅层作为第三电极板。
9.根据权利要求8所述的制造方法，其特征在于，还包括：环绕所述第三电极板进行第三接触孔刻蚀，并在所述第三接触孔进行金属沉积形成导电层。
CN201310451191.9A 2013-09-25 2013-09-25 一种电容器结构及其制造方法 Pending CN103489928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310451191.9A CN103489928A (zh) 2013-09-25 2013-09-25 一种电容器结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310451191.9A CN103489928A (zh) 2013-09-25 2013-09-25 一种电容器结构及其制造方法

Publications (1)

Publication Number Publication Date
CN103489928A true CN103489928A (zh) 2014-01-01

Family

ID=49830022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310451191.9A Pending CN103489928A (zh) 2013-09-25 2013-09-25 一种电容器结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103489928A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811307A (zh) * 2014-03-05 2014-05-21 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
CN106997880A (zh) * 2017-04-05 2017-08-01 矽力杰半导体技术(杭州)有限公司 一种半导体结构及其制备方法
CN111525030A (zh) * 2020-04-29 2020-08-11 上海华虹宏力半导体制造有限公司 一种pps电容器及其形成方法
CN112397478A (zh) * 2020-11-25 2021-02-23 思瑞浦微电子科技（苏州）股份有限公司 隔离电容及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697124A (zh) * 2004-05-12 2005-11-16 联华电子股份有限公司 电容的制作方法
CN2879423Y (zh) * 2005-12-31 2007-03-14 联华电子股份有限公司 具有电容器的半导体器件
US20070235788A1 (en) * 2006-04-04 2007-10-11 Ching-Hung Kao Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same
US7491619B2 (en) * 2005-11-08 2009-02-17 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
CN101989621A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN102751172A (zh) * 2011-04-22 2012-10-24 中芯国际集成电路制造(上海)有限公司 集成无源器件及其制作方法
CN102931239A (zh) * 2011-08-10 2013-02-13 无锡华润上华科技有限公司 半导体器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697124A (zh) * 2004-05-12 2005-11-16 联华电子股份有限公司 电容的制作方法
US7491619B2 (en) * 2005-11-08 2009-02-17 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
CN2879423Y (zh) * 2005-12-31 2007-03-14 联华电子股份有限公司 具有电容器的半导体器件
US20070235788A1 (en) * 2006-04-04 2007-10-11 Ching-Hung Kao Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same
CN101989621A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN102751172A (zh) * 2011-04-22 2012-10-24 中芯国际集成电路制造(上海)有限公司 集成无源器件及其制作方法
CN102931239A (zh) * 2011-08-10 2013-02-13 无锡华润上华科技有限公司 半导体器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811307A (zh) * 2014-03-05 2014-05-21 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
CN103811307B (zh) * 2014-03-05 2017-04-26 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
CN106997880A (zh) * 2017-04-05 2017-08-01 矽力杰半导体技术(杭州)有限公司 一种半导体结构及其制备方法
CN111525030A (zh) * 2020-04-29 2020-08-11 上海华虹宏力半导体制造有限公司 一种pps电容器及其形成方法
CN111525030B (zh) * 2020-04-29 2023-02-07 上海华虹宏力半导体制造有限公司 一种pps电容器及其形成方法
CN112397478A (zh) * 2020-11-25 2021-02-23 思瑞浦微电子科技（苏州）股份有限公司 隔离电容及其制备方法

Similar Documents

Publication Publication Date Title
KR101902663B1 (ko) Ⅲ족 질화물 반도체 소자 및 그 제조 방법
CN201536104U (zh) 一种静电保护电路
CN103367368B (zh) 多次可编程存储单元及其形成方法
CN103489928A (zh) 一种电容器结构及其制造方法
JP2014229737A (ja) 半導体装置
TWI536573B (zh) 去耦合電容、去耦合電容電路及使用鰭型場效電晶體(FinFET)作為去耦合電容之方法
CN104465723A (zh) 一种低电容瞬态电压抑制器件及其制作方法
CN105742354B (zh) 具有多个位错面的FinFET及其形成方法
CN103811560A (zh) 钳位二极管及其版图结构和其制造方法
CN106449744B (zh) 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN204348725U (zh) 一种单通道低电容瞬态电压抑制器件
CN104240762A (zh) 反熔丝结构及编程方法
CN101752429A (zh) 高稳定性齐纳二极管及其制造方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN104103635A (zh) 静电放电保护结构
US8981485B2 (en) Power transistor having a top-side drain and forming method thereof
CN103094319A (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CN105514040A (zh) 集成jfet的ldmos器件及工艺方法
CN204348721U (zh) 一种多通道低电容瞬态电压抑制器件
CN106158947B (zh) Ⅲ族氮化物增强型mis-hemt器件及其制备方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN103152944A (zh) 一种led驱动电路
CN203721734U (zh) 一种低vf的功率mosfet器件
CN104392897A (zh) Mim电容的制作方法
CN105428316B (zh) 金属氧化物半导体场效应管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140101