CN106158947B - Ⅲ族氮化物增强型mis-hemt器件及其制备方法 - Google Patents

Ⅲ族氮化物增强型mis-hemt器件及其制备方法 Download PDF

Info

Publication number
CN106158947B
CN106158947B CN201510161362.3A CN201510161362A CN106158947B CN 106158947 B CN106158947 B CN 106158947B CN 201510161362 A CN201510161362 A CN 201510161362A CN 106158947 B CN106158947 B CN 106158947B
Authority
CN
China
Prior art keywords
semiconductor
ion
grid
mis
hemt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510161362.3A
Other languages
English (en)
Other versions
CN106158947A (zh
Inventor
张志利
张宝顺
蔡勇
付凯
于国浩
孙世闯
宋亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd filed Critical SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201510161362.3A priority Critical patent/CN106158947B/zh
Publication of CN106158947A publication Critical patent/CN106158947A/zh
Application granted granted Critical
Publication of CN106158947B publication Critical patent/CN106158947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种Ⅲ族氮化物增强型MIS‑HEMT器件及其制备方法。该器件包括源、漏、栅极以及异质结构,源、漏极通过形成于异质结构中的二维电子气电连接,异质结构包括第一、第二半导体,第二半导体具有宽于第一半导体的带隙,兼作为栅介质层的能量阻挡层形成于第二半导体表面,同时能量阻挡层和第二半导体内还设有用以耗尽异质结构内的相应沟道中二维电子气的离子注入区,栅极设置在位于离子注入区上方的能量阻挡层表面,且还与能量阻挡层和第二半导体形成MIS结构,同时栅极还将离子注入区完全遮掩。本发明可以实现低栅漏电、低导通电阻的Ⅲ族氮化物增强型MIS‑HEMT器件,且工艺简单,成本低廉,易于大规模生产。

Description

Ⅲ族氮化物增强型MIS-HEMT器件及其制备方法
技术领域
本发明涉及一种增强型高电子迁移率晶体管(Enhancement-mode Metal-Insulator-Semiconductor High Electron Mobility Transistor,E-mode MIS-HEMT)及其制备方法,尤其涉及一种Ⅲ族氮化物增强型MIS-HEMT器件及其制备工艺。
背景技术
当HEMT器件采用Ⅲ族氮化物半导体时,由于压电极化和自发极化效应,在异质结构上(Heterostructure),如AlGaN/GaN,能够形成高浓度的二维电子气。另外,HEMT器件采用Ⅲ族氮化物半导体,能够获得很高的绝缘击穿电场强度以及良好的耐高温特性。具有异质结构的Ⅲ族氮化物半导体的HEMT,不仅可以作为高频器件使用,而且适用于高电压、大电流的功率开关器件。应用到大功率开关电路中时,为了电路的设计简单和安全方面考虑,一般要求开关器件具有常关特性即需要器件为增强型器件。
目前,常用的实现增强型HEMT器件的方法有P型栅结构、凹槽栅结构、氟等离子体处理和氟离子注入技术。其中,前两种技术均有一定的缺陷。目前氟等离子体处理技术通常采用CF4等离子体,由于CF4等离子体中含有多种离子,而且离子能量具有很宽的范围,以及离子的入射角度不一致,所以等离子体处理技术不好控制,会对AlGaN有刻蚀作用,并且带来严重的损伤。而对于氟离子注入技术,因离子注入机产生的离子具有统一的能量和注入方向,而一般氟离子注入能量较大,AlGaN厚度又较薄,所以氟离子会注入到GaN层中,对二维电子气产生较大的影响,使得器件难以开启。目前,香港科技大学提出,在AlGaN表面沉积一层能量阻挡层,作为能量吸收层,防止离子注入到GaN层,但是这种能量吸收层生长较厚,一般需要几十nm,并且在注入完成后需要将能量吸收层去除,这样增加了器件工艺的复杂型,并且在去除能量吸收层时,无论使用湿法腐蚀还是使用干法刻蚀,都会对器件表面产生影响,影响器件的性能和可靠性。
发明内容
本发明的目的在于提出一种Ⅲ族氮化物增强型MIS-HEMT器件及其制备方法,以克服现有技术中的不足。
为实现上述发明目的,本发明采用了如下技术方案:
一种Ⅲ族氮化物增强型MIS-HEMT器件,包括源极、漏极、栅极、异质结构以及能量阻挡层,所述源极与漏极通过形成于异质结构中的二维电子气电连接,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,所述能量阻挡层形成于所述第二半导体表面,同时所述能量阻挡层和第二半导体内还设有用以耗尽所述异质结构内的相应沟道中二维电子气的离子注入区,所述栅极设置在位于所述离子注入区上方的能量阻挡层表面,且所述栅极还与所述能量阻挡层及第二半导体形成金属-绝缘层-半导体结构,同时所述栅极还将所述离子注入区完全遮掩。
一种Ⅲ族氮化物增强型MIS-HEMT器件的制备方法,包括:
提供Ⅲ族氮化物增强型MIS-HEMT器件的基础结构,包括主要由第一半导体和第二半导体组成的异质结构,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,
在所述第二半导体表面形成能量阻挡层,并自所述能量阻挡层表面向能量阻挡层和第二半导体内注入离子,从而在所述能量阻挡层和第二半导体内形成用以耗尽所述异质结构内的相应沟道中二维电子气的离子注入区,且使所述离子注入区分布所述MIS-HEMT器件的栅极下方,并被所述栅极完全遮掩。
进一步的,该制备方法还可包括:在形成所述离子注入区后,对所述第二半导体和离子注入区进行退火处理,修复所述器件内的离子注入损伤。
进一步的,所述源极和漏极分别与电源的低电位和高电位连接。
进一步的,所述栅极分布于源极和漏极之间靠近源极一侧。
进一步的,所述离子注入区是第二半导体内的局部区域和能量阻挡层内的局部区域经离子注入后形成的带固定负电荷的区域。
进一步的,所述第一半导体和第二半导体均采用Ⅲ族氮化物半导体。
进一步的,所述能量阻挡层的材料可选自但不限于Al2O3、Si3N4或SiO2
在所述离子注入区内注入的离子可选自但不限于氟离子或氮离子等等。
与现有技术相比,本发明的优点包括:通过离子注入在器件的能量阻挡层和第二半导体(例如,AlGaN层)内形成负电荷区的方法实现了增强型的Ⅲ族氮化物MIS-HEMT器件,进一步的,在离子注入后对器件进行退火处理,还修复了离子注入带来的介质层和AlGaN层损伤,其工艺简单,成本低廉,易于大规模实施,并且由于具有了栅介质层,并且栅介质层中具有固定负电荷,负电荷会相应的抬高势垒高度,降低栅极的漏电,该增强型的Ⅲ族氮化物MIS-HEMT器件具有低栅漏电、低导通电阻等特点。
附图说明
图1是现有技术中采用等离子体处理技术实现的Ⅲ族氮化物增强型MIS-HEMT器件的结构示意图;
图2是现有氟离子注入技术实现的Ⅲ族氮化物增强型MIS-HEMT器件的结构示意图;
图3是本发明一较为典型的实施方案中一种具有能量阻挡层的离子注入Ⅲ族氮化物增强型MIS-HEMT器件的结构示意图;
附图标记说明:漏极11、源极12、第一半导体13、第二半导体14、栅极15、离子注入区16、能量阻挡层17。
具体实施方式
参阅图1,采用现有等离子体处理技术实现增强型MIS-HEMT器件(以AlGaN/GaN器件为例)的过程中,由于等离子体中存在各种不同的离子,而且离子的能量各不相同,离子注入方向也不具备一致性,所以等离子体处理AlGaN/GaN异质结时,会对AlGaN有刻蚀作用,由于能量差别较大,部分离子会注入到GaN层中对二维电子气造成永久损伤,在一定的栅电压下也难以恢复。所以等离子体处理技术比较难以控制。
而再请参阅图2,当以现有氟离子注入技术实现增强型MIS-HEMT器件时,因现有的离子注入机能量较大,而AlGaN/GaN异质结中AlGaN厚度一般在20nm-30nm之间,高能离子很容易穿过AlGaN层进入GaN层,从而造成二维电子气沟道的破坏,AlGaN/GaN HEMT器件不能开启。
鉴于现有技术的不足,本发明提供了一种具有能量阻挡层的离子注入Ⅲ族氮化物增强型MIS-HEMT器件,其通过在HMET器件的第二半导体(例如,AlGaN等)表面设置能量阻挡层,使得在进行离子注入的过程中,大部分的离子注入到能量阻挡层和AlGaN中,而不致进入并损伤第一半导体(如,GaN层),且在注入之后经过一定温度的退火处理,还可修复由于离子注入给能量阻挡层和AlGaN层带来的损伤。同时,修复后的能量阻挡层还可作为栅介质层,从而与栅极和第二半导体形成MIS结构,实现增强型MIS-HEMT。
进一步的,请参阅图3,在本发明的一较为典型的实施方案之中,由于作为栅介质的能量阻挡层中注入了一定量的负电荷,注入的离子大部分分布在介质层内,注入离子对器件沟道影响较低,所以相比于没有此介质层的器件,在较低的注入剂量,可以实现将相应沟道内2DEG耗尽,形成增强型MIS-HEMT器件。
前述能量阻挡层的材料可选用业界习用于半导体器件的介质层的各种材料,例如,可选自但不限于Al2O3、Si3N4、SiO2等。
前述在离子注入区注入的离子可以选用但不限于氟离子、氮离子等。
前述在离子注入区注入的离子浓度范围为1×1013cm-2—3×1013cm-2,具体的浓度根据沟道中2DEG浓度确定。
另外,显然的,前述第一半导体和第二半导体还可采用除AlGaN、GaN之外的业界悉知的其它Ⅲ族氮化物半导体。
以上对本发明技术方案进行了概述,为了使公众能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下结合更为具体的实施例及附图对本发明的技术方案作进一步的说明。
实施例 本实施例所涉及的E-MODE MIS-HEMT的结构亦可参阅图3,其具有:第一半导体13(GaN)、和形成在第一半导体13上的第二半导体14(AlGaN)。第一半导体13未进行特意掺杂。在第二半导体14中可以掺入n型杂质,也可以不进行掺杂。第二半导体14的带隙比第一半导体13的带隙更宽。第二半导体14的厚度约为15至30nm。第一半导体13和第二半导体14形成异质结构,在界面处形成二维电子气(2DEG)。
该E-MODE MIS-HEMT具有按规定间隔距离分离配置的漏极11和源极12。漏极11与源极12贯穿第二半导体14延伸到第一半导体13,与沟道中二维电子气相连接。漏极11和源极12是由多层金属(如:Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触。
该E-MODE MIS-HEMT具有能量阻挡层17,能量阻挡层同时又是栅介质层,可以是Al2O3、Si3N4和SiO2等介质,能量阻挡层的厚度可以采用10nm。
该E-MODE MIS-HEMT具有离子注入区16,它是在介质阻当层和第二半导体内部、栅极下方通过能量为10kev,剂量2×1013cm-2的F离子注入形成的固定负电荷区,可以将其所对应的沟道中的二维电子气耗尽。
该E-MODE MIS-HEMT的栅极15制造在源极和漏极之间,靠近源极的一端,栅极15直接与能量阻挡层17表面接触,并与第二半导体14形成金属-绝缘体-半导体接触。
与同样采用AlGaN/GaN等构建的、具有图2所示的器件相比,本实施例中采用10nm的能量阻挡层可以将注入离子的能量降低,使得离子注入在AlGaN或GaN中的缺陷减少,从而保证电子具有一个高的迁移率,由公式I=nqμ,其中n代表载流子的浓度,q为单电子电荷量,一般为定值,μ为载流子在半导体中的迁移率,由此可以看出,在载流子浓度一定的情况下,具有较高迁移率的器件会得到较大的电流,根据欧姆定律,R=V/I,其中R为电阻,V为器件的电压,所以在电压一定的情况下,电流I越大,器件的导通电阻越小,与此同时,一般我们采用的能量阻挡层,同时也作为栅介质,这种介质一般为非晶材料或多晶材料,所以在离子注入后,它的绝缘特性一般不会发生改变,所以器件的栅漏电会比没有这层栅介质小很多。
应当理解,以上说明及在图纸上所示的实施例,不可解析为限定本发明的设计思想。在本发明的技术领域里持有相同知识者可以将本发明的技术性思想以多样的形态改良变更,这样的改良及变更应理解为属于本发明的保护范围内。

Claims (8)

1.一种Ⅲ族氮化物增强型MIS-HEMT器件,包括源极、漏极、栅极以及异质结构,所述源极与漏极通过形成于异质结构中的二维电子气电连接,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙;其特征在于它还包括能量阻挡层,所述能量阻挡层形成于所述第二半导体表面,同时所述能量阻挡层和第二半导体内还设有用以耗尽所述异质结构内的相应沟道中二维电子气的离子注入区,所述栅极设置在位于所述离子注入区上方的能量阻挡层表面,且所述栅极还与所述能量阻挡层及第二半导体形成金属-绝缘层-半导体结构,同时所述栅极还将所述离子注入区完全遮掩,所述离子注入区是第二半导体内的局部区域和能量阻挡层内的局部区域经离子注入后形成的带固定负电荷的区域,其中注入的离子包括氟离子或氮离子。
2.根据权利要求1所述的Ⅲ族氮化物增强型MIS-HEMT器件,其特征在于所述源极和漏极分别与电源的低电位和高电位连接。
3.根据权利要求1-2中任一项所述的Ⅲ族氮化物增强型MIS-HEMT器件,其特征在于所述栅极分布于源极和漏极之间靠近源极一侧。
4.根据权利要求1所述的Ⅲ族氮化物增强型MIS-HEMT器件,其特征在于所述第一半导体和第二半导体均采用Ⅲ族氮化物半导体。
5.根据权利要求1所述的Ⅲ族氮化物增强型MIS-HEMT器件,其特征在于所述能量阻挡层的材料包括:Al2O3、Si3N4或SiO2
6.一种Ⅲ族氮化物增强型MIS-HEMT器件的制备方法,其特征在于包括:
提供Ⅲ族氮化物增强型MIS-HEMT器件的基础结构,包括主要由第一半导体和第二半导体组成的异质结构,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙;
在所述第二半导体表面形成能量阻挡层,并自所述能量阻挡层表面向能量阻挡层和第二半导体内注入离子,从而在所述能量阻挡层和第二半导体内形成用以耗尽所述异质结构内的相应沟道中二维电子气的离子注入区,且使所述离子注入区分布所述MIS-HEMT器件的栅极下方,并被所述栅极完全遮掩;
以及,在形成所述离子注入区后,对所述第二半导体和离子注入区进行退火处理,修复所述器件内的离子注入损伤。
7.根据权利要求6所述Ⅲ族氮化物增强型MIS-HEMT器件的制备方法,其特征在于所述能量阻挡层的材料包括:Al2O3、Si3N4或SiO2,在所述离子注入区内注入的离子包括氟离子或氮离子。
8.根据权利要求6所述Ⅲ族氮化物增强型MIS-HEMT器件的制备方法,其特征在于,在所述MIS-HEMT器件中,源极与漏极通过形成于所述异质结构中的二维电子气电连接,栅极设置在能量阻挡层表面,并分布于源极和漏极之间靠近源极一侧,且所述栅极还与所述能量阻挡层及第二半导体形成金属-绝缘层-半导体结构。
CN201510161362.3A 2015-04-07 2015-04-07 Ⅲ族氮化物增强型mis-hemt器件及其制备方法 Active CN106158947B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510161362.3A CN106158947B (zh) 2015-04-07 2015-04-07 Ⅲ族氮化物增强型mis-hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510161362.3A CN106158947B (zh) 2015-04-07 2015-04-07 Ⅲ族氮化物增强型mis-hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN106158947A CN106158947A (zh) 2016-11-23
CN106158947B true CN106158947B (zh) 2019-04-05

Family

ID=57338897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510161362.3A Active CN106158947B (zh) 2015-04-07 2015-04-07 Ⅲ族氮化物增强型mis-hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN106158947B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289860A (zh) * 2019-07-24 2021-01-29 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法
CN111668101B (zh) * 2020-06-03 2022-07-01 西安电子科技大学 一种增强型氮化镓高电子迁移率晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184943A (zh) * 2011-04-18 2011-09-14 电子科技大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN103715256A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 基于氟离子注入的增强型器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184943A (zh) * 2011-04-18 2011-09-14 电子科技大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN103715256A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 基于氟离子注入的增强型器件及其制造方法

Also Published As

Publication number Publication date
CN106158947A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN102820325B (zh) 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
WO2012131898A1 (ja) 炭化珪素半導体装置
CN104167445B (zh) 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
CN106549050A (zh) 级联增强型hemt器件
CN103715235B (zh) 具有背面场板结构的增强型mis‑hemt器件及其制备方法
CN101924128A (zh) 场效应晶体管
CN102446966B (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN104701359A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
US9484437B2 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
US20150123164A1 (en) Power semiconductor device and method of fabricating the same
CN113851522A (zh) 一种氮化镓增强型器件及其制备方法
CN102194819A (zh) 一种基于MOS控制的增强型GaN异质结场效应晶体管
CN106158947B (zh) Ⅲ族氮化物增强型mis-hemt器件及其制备方法
JP2013503479A (ja) 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法
CN104966697A (zh) Tft基板结构及其制作方法
CN104201204B (zh) 横向对称dmos管制造方法
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN114520262A (zh) 一种增强型MIS-GaN器件
CN104183632A (zh) Rf-ldmos自对准的漏端场板结构及制作方法
CN104201200B (zh) 一种具有电偶极层结构的氮化镓基异质结场效应晶体管
CN107644915B (zh) 具有局部p型帽层的晶体管器件
CN105826392B (zh) 小能带隙iii-v族mosfet器件的非对称型源漏极结构
CN207217548U (zh) 具有局部p型帽层的晶体管器件
CN106206695B (zh) 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant