CN103715235B - 具有背面场板结构的增强型mis‑hemt器件及其制备方法 - Google Patents

具有背面场板结构的增强型mis‑hemt器件及其制备方法 Download PDF

Info

Publication number
CN103715235B
CN103715235B CN201410008777.2A CN201410008777A CN103715235B CN 103715235 B CN103715235 B CN 103715235B CN 201410008777 A CN201410008777 A CN 201410008777A CN 103715235 B CN103715235 B CN 103715235B
Authority
CN
China
Prior art keywords
plate
electrode
hemt
grid
semiconductor layer
Prior art date
Application number
CN201410008777.2A
Other languages
English (en)
Other versions
CN103715235A (zh
Inventor
董志华
蔡勇
于国浩
张宝顺
Original Assignee
苏州能屋电子科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 苏州能屋电子科技有限公司 filed Critical 苏州能屋电子科技有限公司
Priority to CN201410008777.2A priority Critical patent/CN103715235B/zh
Publication of CN103715235A publication Critical patent/CN103715235A/zh
Application granted granted Critical
Publication of CN103715235B publication Critical patent/CN103715235B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

本发明公开了一种具有背面场板结构的增强型MIS‑HEMT器件及其制备方法。该器件可通过习见半导体器件加工工艺制成,其包括源极、漏极、异质结构和背场板电极,该源、漏极与异质结构形成欧姆接触,该异质结构包括沿设定方向依次设置的第一半导体层、第二半导体层,第一半导体层设置于源、漏极之间,且第一半导体层表面还设有栅极,而在异质结构内与栅极相应的区域内还分布有二维电子气耗尽区。该栅极与第一半导体层之间还设有第一绝缘介质层以形成MIS结构,背场板电极设置于第二半导体层的远离第一半导体层的一侧表面。本发明能有效提高器件的击穿电压,并最大程度地抑制“电流崩塌”效应。

Description

具有背面场板结构的増强型MIS-HEMT器件及其制备方法

技术领域

[0001 ]本发明涉及一种MIS-HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)器件,特别涉及一种具有背场板结构的增强型MIS-HEMT器件及其制备方法。

背景技术

[0002] ΙΠ族氮化物半导体增强型MIS-HEMT器件,因压电极化和自发极化效应,在异质结界面,如AlGaN/GaN界面,将形成高浓度、高迀移率的二维电子气。另外,ΙΠ族氮化物半导体为衬底材料的HEMT器件,可以获得很高的击穿电压,并且同时获得较低的比导通电阻,由于材料禁带宽度大,所以具有很高的高温工作性能和很好的抗辐射能力。因此,它不仅适用于高频功率放大器件,还能适用于电力电子领域,用于高功率的功率开关器件。

[0003]现有的ΙΠ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时,存在“电流崩塌”现象。即当器件工作在直流脉冲模式或者高频模式下,漏极5输出电流跟不上栅极7控制信号的变化,会出现漏极5电流瞬时减小、导通延迟增大的情况。严重影响着器件的实用性。这种现象归根结底是一种电荷的存贮效应。其原理在于,当器件工作在截止态(关态)时,将有电子被陷阱态俘获,这些被俘获电子的释放比较慢,所以当器件的栅压再一次被置于高于阈值电压时,器件的导通态电流将大幅度减小,且导通延迟较大。为了避免器件的“电流崩塌”效应,往往采用表面钝化、表面处理或者在器件的正面构造场板结构,来阻止电子向半导体中陷阱态的注入。从而减缓电流崩塌效应。但是,这些问题只能解决器件工作在低电压情况下的“电流崩塌”,因为在低电压情况下,电子只向半导体表面的陷阱态填充,当器件工作在高电压情况下,电子将更倾向于向位于底部的半导体体内的深能级陷阱态填充,这些深能级陷阱态将比表面的陷阱态更加难以释放电子,因此,当器件工作在高电压情况下,以往的技术手段解决“电流崩塌”效应的效果将大打折扣。

发明内容

[0004]本发明的主要目的在于提供一种具有背面场板结构的增强型MIS-HEMT器件,以克服现有技术中的不足。

[0005]为实现上述发明目的,本发明采用了如下技术方案:

[0006] —种具有背面场板结构的增强型MIS-HEMT器件,包括源极、漏极以及异质结构,所述源极与漏极通过形成于异质结构中的二维电子气电连接,且所述源极与漏极与异质结构形成欧姆接触,所述异质结构包括沿设定方向依次设置的第一半导体层和第二半导体层,第一半导体层设置于源极和漏极之间,且第一半导体层表面还设有栅极,所述栅极与第一半导体层之间还设有第一绝缘介质层以形成MIS结构,而在与所述栅极相应的异质结构的局部区域内还分布有二维电子气耗尽区,并且,该增强型MIS-HEMT器件还包括背场板电极,所述背场板电极设置于第二半导体层的远离第一半导体层的一侧表面。

[0007]作为较为优选的实施方案之一,所述栅极与源极之间的距离小于所述栅极与漏极之间的距离。

[0008]作为可行的实施方案之一,至少所述背场板电极的一侧边缘向源极或漏极方向延伸,同时所述背场板电极的正投影与栅极两侧边缘均交叠。

[0009]进一步的,所述背场板电极与栅极或源极电连接形成背栅场板或背源场板。

[0010]进一步的,所述源极和漏极分别与电源的低电位和高电位连接。

[0011]作为可行的实施方案之一,所述背场板电极的两侧边缘分别向源极和漏极方向延伸。

[0012]或者,作为可行的实施方案之一,所述背场板电极仅有一侧边缘向源极或漏极方向延伸。

[0013]进一步的,在所述增强型MIS-HEMT器件工作时,所述栅极和背场板电极分别由一控制信号控制。

[0014]进一步的,该增强型MIS-HEMT器件还包括支撑基座,所述支撑基座包括支撑基板,所述支撑基板上设有次源极、次漏极和次栅极,所述次源极、次漏极和次栅极分别与所述源极、漏极和栅极电连接。

[0015]作为较为优选的实施方案之一,所述第一半导体层与第二半导体层之间还可设有用以提高异质结界面的二维电子气的迀移率的插入层。

[0016]作为具体的实施方案之一,所述第一半导体层包括AlGaN层,所述第二半导体层包括GaN层ο

[0017]作为具体的实施方案之一,所述插入层可包括AlN层。

[0018]进一步的,所述第二半导体层的厚度小于现有增强型MIS-HEMT器件中相应第二半导体层的厚度。或者,从另一个角度讲,所述第二半导体层的厚度应足够小,使背场板电极与形成于异质结界面处的二维电子气足够的近,从而能够有效地调控二维电子气的面密度。

[0019]又及,此处所述的“现有增强型MIS-HEMT器件”,系指具有图2所示基础器件结构的、在本发明专利申请日之前可通过任何公知途径获得的增强型MIS-HEMT器件。

[0020]进一步的,所述支撑基板主要由具有易导热不易导电特性的材料形成。

[0021]进一步的,当所述漏极接高电位,源极接低电位,栅极接低于阈值电压的电位,该增强型MIS-HEMT器件处于关态时,背场板电极接负电压;而当所述栅极接高于阈值电压的电位,该增强型MIS-HEMT器件处于导通状态时,背场板电极接高电位。

[0022]本发明的另一目的在于提供一种制备该具有背面场板结构的增强型MIS-HEMT器件的方法,其包括如下步骤:

[0023] (I)在选定衬底上形成主要由第一半导体层和第二半导体层组成的异质结构、与异质结构形成欧姆接触的源极和漏极,以及主要由形成于第一半导体层表面的第一绝缘介质层与栅极形成的MIS结构,从而获得增强型MIS-HEMT基体结构,其中,在与所述栅极相应的第一半导体层的局部区域内还分布有二维电子气耗尽区;

[0024] (2)去除所述选定衬底,并在该第二半导体层的远离第一半导体层的一侧表面设置背场板电极。

[0025]作为优选的实施方案之一,步骤(2)还包括:在去除所述选定衬底后,对该第二半导体层进行减薄处理,而后在该第二半导体层上设置背场板电极。

[0026]作为优选的实施方案之一,步骤(2)还包括:在去除所述选定衬底后,对该第二半导体层进行减薄处理,而后在该第二半导体层上设置背场板电极。

[0027]作为优选的实施方案之一,步骤(2)还包括:在该第二半导体层的远离第一半导体层的一侧表面形成第二绝缘介质层,而后在该第二绝缘介质层上设置背场板电极。

[0028]进一步的,该方法还包括:将该增强型MIS-HEMT基体结构与一主要由支撑基板组成的支撑基座连接,且使分布在所述支撑基板上的次源极、次漏极和次栅极分别与所述源极、漏极和栅极电连接,而后进行去除所述选定衬底的操作。

[0029]进一步的,用以将所述支撑基座和增强型MIS-HEMT基体结构连接的方法包括倒装焊接或晶片键合技术。

[0030]前述二维电子气耗尽区可通过槽栅结构、F等离子体注入、栅注入晶体管等效现有的已知技术手段实现。

[0031]与现有技术相比,本发明至少具有如下优点:通过对现有增强型MIS-HEMT器件结构进行改良,包括在器件结构中设置背场板电极,并与栅极配合使用,实现对沟道中二维电子气的有效调控,以及对器件工作时的电场重新分配,使得增强型MIS-HEMT即使工作在极高电压下,其漏极输出电流可以跟得上栅极电压的变化,并最大程度地抑制“电流崩塌效应”,同时,电场的重新分配又可以起到提高击穿电压的作用。

附图说明

[0032]图1是本发明中一种具有背面场板结构的增强型MIS-HEMT器件的剖面结构示意图;

[0033]图2是现有增强型HEMT器件的结构示意图;

[0034]图3是本发明实施例1中增强型MIS-HEMT器件的结构示意图之一,其中背场板向漏极5和源极6方向各有延伸;

[0035]图4是本发明实施例1中增强型MIS-HEMT器件的结构示意图之二,其中背场板仅向源极6方向有延伸;

[0036]图5是本发明实施例1中增强型MIS-HEMT器件的结构示意图之三,其中背场板仅向漏极5方向有延伸;

[0037]图6是本发明实施例2中增强型MIS-HEMT器件的结构示意图,其中背场板电极10与栅极7电连接;

[0038]图7是本发明实施例3中的增强型MIS-HEMT器件的结构示意图,其中背场板电极1与源极6电连接;

[0039]图8是本发明一典型实施方案中一种具有背面场板结构的增强型MIS-HEMT器件的结构示意图;

[0040]图9是本发明一典型实施方案中一种具有背面场板结构的增强型MIS-HEMT器件的制备工艺流程图。

具体实施方式

[0041 ] 参阅图2,现有增强型MIS-HEMT器件(如AlGaN/GaN器件)产生电流崩塌现象的原因为:当器件的漏极5施加高电压,栅极7施加低于阈值的电压时,器件将处于关断状态,在电场的作用下,在AlGaN表面11和GaN体内12的高场区域类施主陷阱态将俘获电子而呈带负电,在静电感应的作用下,这些负电荷又会使对应的AlGaN/GaN界面处13的二维电子气等量减少,当这些陷阱态的面密度足够高的时候,甚至可以将沟道中的二维电子气完全耗尽。这些被俘获在陷阱中的电子,需要一定的时间才能释放出来,最短的时间也要到微秒量级,甚至会到秒量级。当器件瞬态开启时,栅下面沟道中的二维电子气数量将会在栅压的感应下大幅度的提高,但是在栅极7不能控制的区域,沟道中的二维电子气仍然受控于陷阱俘获的负电荷,其数量仍然很小,使器件的导通电阻变大,必须等到陷阱态完全释放电子才能达到应有的数量,这种具有导通延迟和导通电阻变大的现象,就是“电流崩塌”。

[0042]为解决前述普通增强型MIS-HEMT器件的缺陷,本发明提出了一种具有背场板结构的增强型MIS-HEMT器件,其核心结构参阅图1,其中支撑基座所起的作用为机械支撑和电极引出,在说明器件原理时,此部分予以省略。该器件的源极6、漏极5位于第一半导体层3(如AlGaN)—面,且分列两端,栅极7也位于第一半导体层3—面,且在源极6、漏极5之间,并且,栅极7距离源极6距离较近。而在与栅极相应的异质结构的局部区域内还分布有二维电子气耗尽区(图中未直接示出),背场板电极10位于第二半导体层2(如GaN)—面,且由于第二半导体层2已经进行过减薄,背场板电极10距离异质结界面的二维电子气较近,可以有效地调控二维电子气的面密度。当器件的漏极55接高电压,源极6接O电位,栅极7接低于阈值电压的电位,器件处于关态时,背场板电极10可以施加负电压,从而抑制第一半导体层3表面11处和第二半导体层体内12对于电子的俘获,阻止异质结界面二维电子气的减少。当器件的栅极7施加高于阈值电压的电位时,器件处于导通状态时,背场板电极10施加高电压,可以在异质结界面处额外感生出二维电子气14,弥补其损失,从而起到抑制导通电阻减小,减小导通延迟的作用,从而解决“电流崩塌”效应。

[0043] 再请参阅图8所示系本发明一典型实施方案中的一种AlGaN/GaN增强型MIS-HEMT器件,其包括源极6、漏极5和栅极7,背场板电极10、支撑基座,绝缘介质层及AlGaN/GaN异质结构以及位于异质结界面的二维电子气,源、漏极5通过二维电子气实现电连接。源、漏极5位于AlGaN—面,并与AlGaN形成欧姆接触,栅极7位于AlGaN—面,并与AlGaN隔以一绝缘介质层4形成MIS结构,而在与所述栅极相应的异质结构的局部区域内还分布有二维电子气耗尽区(参阅图8中二维电子气断开区域),背场板电极10位于GaN—面,并与GaN隔以另一绝缘介质层9。该支撑基座具有次源极6’、次漏极5’、次栅极7’和支撑基板8。背场板电极10具有比栅极7更宽的覆盖范围。

[0044]前述次源极6’、次漏极5’、次栅极7’可以通过倒装焊接或晶片键合技术等分别与源极6、漏极5、栅极7结合。

[0045]需要说明的是,前述设置于第二半导体层与背场板电极之间的绝缘介质层亦可省去。

[0046] 再请参阅图9,该增强型MIS-HEMT器件可通过如下工艺制备:

[0047] a)在衬底I材料上完成传统AlGaN/GaN增强型MIS-HEMT器件结构,即,增强型MIS-HEMT器件基体;

[0048] b)在支撑基板8上,形成包含次源极6,、次漏极5,、次栅极7,的支撑基座。该支撑基板材料可以是任一种可适用的材料;

[0049] c)将增强型MIS-HEMT器件基体和支撑基座结合,形成一结合体,其特点是增强型MIS-HEMT器件基体的衬底在最上面。将源极6、漏极5、栅极7分别与次源极6,、次漏极5,、次栅极7’电连接;

[0050] d)采用现有的半导体加工工艺,将结合体的衬底I材料去除,仅剩余AlGaNGaN外延结构,且此时GaN层在最上面。

[0051] e)将GaN—层利用现有的减薄工艺手段减薄至合适的厚度。

[0052 ] f)在减薄的GaN上面,构造背场板电极1;

[0053] g)将背场板电极10与源极6或者栅极7互连,或者将背场板电极10悬空使用。

[0054]前述二维电子气的耗尽区可通过槽栅结构、F等离子体注入、栅注入晶体管等效现有的已知技术手段实现。

[0055]当然,本发明的技术方案也可应用于HEMT(金属-绝缘层-半导体HEMT),其结构包括:源极、漏极以及异质结构(如AlGaN/GaN)及位于异质结界面的二维电子气,背场板电极,支撑基座。所述源极与漏极位于AlGaN—面,与AlGaN形成欧姆接触,通过形成于异质结构中的二维电子气电连接。所述栅极位于AlGaN—面,与衬底形成肖特基接触。所述HEMT器件具有背场板电极及支撑基座,背场板电极位于第二半导体层(如GaN)—面。所述支撑基座包含次源极、次漏极、次栅极,其分别与源极、漏极、栅极结合。

[0056]以上对本发明技术方案进行了概述,为了使公众能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下对本发明的技术方案作进一步的说明。

[0057] 实施例1参阅图3,该增强型MIS-HEMT具有AlGaN/GaLGaN未进行特意掺杂。在AlGaN中可以掺入η型杂质,也可以不进行掺杂。AlGaN的厚度约为15至30nm。

[0058] 该MIS-HEMT具有漏极5和源极6。漏极5与源极66与AlGaN/GaN形成欧姆接触,且与沟道中二维电子气形成良好电连接。漏极5和源极6是由多层金属(如Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触。

[0059] 进一步的,该增强型MIS-HEMT具有栅极7,在源极6和漏极5之间,靠近源极6的距离较近,栅极7位于一介质层4之上,该介质层4又位于AlGaN之上。

[0060] 其中,介质层4、9均可以由Al2O3等构成,并可以PECVD、ALD等工艺手段淀积至AlGaN或GaN之上。

[0061]背场板电极10位于GaN之上,在垂直方向上与栅极7有交叠,并且向源、漏极5方向各有延伸(或者,仅向漏极5或源极6方向延伸,参阅图4所示为背场板电极10仅向源极6方向延伸)。

[0062]支撑基座的支撑基板8可采用AlN基片,厚度为100〜lOOOum,次源极6’、次漏极5’、次栅极7’都可以采用Ti(50~100)/Au(50~1000nm)金属层。

[0063]该具有背场板的增强型MIS-HEMT的工作原理如下:当栅极7上加高于阈值电压的电位时,沟道中二维电子气浓度较高,器件处于开启状态;当栅极7上加低于阈值电压的电位时,沟道中二维电子气被耗尽,器件处于关闭状态;可以通过对栅极7上的电位进行控制,控制栅极7下所对应沟道中的二维电子气浓度,从而控制器件沟道的开关状态。

[0064]对背场板电极10可以施加独立的电信号控制(也可以施加与栅极7或者源极6相同的电位,如图6所示的即为背场板电极10与栅极7电连接,实现与栅极7等电位的例子),而通过对背场板电极10加不同的电信号可以实现对其对应沟道中二维电子气14浓度的控制。

[0065] 实施例2参阅图6,该增强型MIS-HEMT具有AlGaN/GaLGaN未进行特意掺杂。在AlGaN中可以掺入η型杂质,也可以不进行掺杂。AlGaN的厚度约为15至30nm。

[0066] 该MIS-HEMT具有漏极5和源极6。漏极5与源极66与AlGaN/GaN形成欧姆接触,且与沟道中二维电子气形成良好电连接。漏极5和源极6是由多层金属(如Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触。

[0067] 进一步的,该增强型MIS-HEMT具有栅极7,在源极6和漏极5之间,靠近源极6的距离较近,栅极7位于一介质层4之上,该介质层4又位于AlGaN之上。该介质层4可以由Al2O3等构成,并可以PECVD、ALD等工艺手段淀积至AlGaN之上。

[0068]背场板电极10位于GaN之上,在垂直方向上与栅极7有交叠,并且向源、漏极5方向各有延伸(或者,仅向漏极5或源极6方向延伸,参阅图5所示为背场板电极10仅向漏极5方向延伸)。

[0069]支撑基座的支撑基板8可采用AlN基片,厚度为100〜lOOOum,次源极6’、次漏极5’、次栅极7’都可以采用Ti(50~100)/Au(50~1000nm)金属层。

[0070]该具有背场板的增强型MIS-HEMT的工作原理如下:当栅极7上加高于阈值电压的电位时,沟道中二维电子气浓度较高,器件处于开启状态;当栅极7上加低于阈值电压的电位时,沟道中二维电子气被耗尽,器件处于关闭状态;可以通过对栅极7上的电位进行控制,控制栅极7下所对应沟道中的二维电子气浓度,从而控制器件沟道的开关状态。

[0071 ]背场板电极10施加与栅极7等电位的控制信号,实现对其对应沟道中二维电子气14浓度的控制。

[0072] 实施例3参阅图7,该增强型MIS-HEMT具有AlGaN/GaLGaN未进行特意掺杂。在AlGaN中可以掺入η型杂质,也可以不进行掺杂。AlGaN的厚度约为15至30nm。

[0073] 该MIS-HEMT具有漏极5和源极6。漏极5与源极6与AlGaN/GaN形成欧姆接触,且与沟道中二维电子气形成良好电连接。漏极5和源极6是由多层金属(如Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触。

[0074] 进一步的,该增强型MIS-HEMT具有栅极7,在源极6和漏极5之间,靠近源极6的距离较近,栅极7位于一介质层4之上,该介质层4又位于AlGaN之上。该介质层4可以由Al2O3等构成,并可以PECVD、ALD等工艺手段淀积至AlGaN之上。

[0075]背场板电极10位于GaN之上,在垂直方向上与栅极7有交叠,并且向源、漏极5方向各有延伸。

[0076]支撑基座的支撑基板8可采用AlN基片,厚度为100〜lOOOum,次源极6’、次漏极5’、次栅极7’都可以采用Ti(50~100)/Au(50~1000nm)金属层。

[0077]该具有背场板的增强型MIS-HEMT的工作原理如下:当栅极7上加高于阈值电压的电位时,沟道中二维电子气浓度较高,器件处于开启状态;当栅极7上加低于阈值电压的电位时,沟道中二维电子气被耗尽,器件处于关闭状态;可以通过对栅极7上的电位进行控制,控制栅极7下所对应沟道中的二维电子气浓度,从而控制器件沟道的开关状态。

[0078]背场板电极10施加与源极6等电位的控制信号,实现对其对应沟道中二维电子气14浓度的控制。

[0079]最后应说明的是,以上实施方案仅用以说明本发明的技术方案,而非对其限制,本领域的普通技术人员应当理解:其依然可以对前述方案所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明装置方案的精神和范围。

Claims (10)

1.一种具有背面场板结构的增强型Mis-HEMT器件,包括源极(6)、漏极(5)以及异质结构,所述源极(6)与漏极(5)通过形成于异质结构中的二维电子气电连接,且所述源极(6)和漏极(5)与异质结构形成欧姆接触,所述异质结构包括沿设定方向依次设置的第一半导体层(3)和第二半导体层(2),所述第一半导体层(3)设置于源极(6)和漏极(5)之间,且所述第一半导体层(3)表面还设有栅极(7),所述栅极(7)与第一半导体层(3)之间还设有第一绝缘介质层(4)形成MIS结构,而在与所述栅极(7)相应的异质结构的局部区域内还分布有二维电子气耗尽区,其特征在于,它还包括背场板电极(10)和绝缘介质层(9),所述绝缘介质层(9)直接形成于第二半导体层(2)的远离第一半导体层(3)的一侧表面,所述背场板电极(10)直接设置于所述绝缘介质层(9)表面,其中所述第二半导体层(2)是经减薄处理过的,且所述第二半导体层(2)的远离第一半导体层(3)的一侧表面为平整面。
2.根据权利要求1所述具有背面场板结构的增强型MIS-HEMT器件,其特征在于,至少所述背场板电极(10)的一侧边缘向源极(6)或漏极(5)方向延伸,同时所述背场板电极(10)的正投影与栅极(7)两侧边缘均交叠。
3.根据权利要求1所述具有背面场板结构的增强型MIS-HEMT器件,其特征在于,所述背场板电极(10)与栅极(7)或源极(6)电连接形成背栅场板或背源场板。
4.根据权利要求1所述具有背面场板结构的增强型MIS-HEMT器件,其特征在于,所述源极(6)和漏极(5)分别与电源的低电位和高电位连接。
5.根据权利要求1所述具有背面场板结构的增强型MIS-HEMT器件,其特征在于,所述背场板电极(10)的两侧边缘分别向源极(6)和漏极(5)方向延伸,或者所述背场板电极(10)仅有一侧边缘向源极(6)或漏极(5)方向延伸。
6.根据权利要求1所述具有背面场板结构的增强型MIS-HEMT器件,其特征在于,在所述增强型MIS-HEMT器件工作时,所述栅极(7)和背场板电极(10)分别由一控制信号控制。
7.根据权利要求1所述具有背面场板结构的增强型MIS-HEMT器件,其特征在于,它还包括支撑基座,所述支撑基座包括支撑基板(8),所述支撑基板(8)上设有次源极(6’)、次漏极(5’)和次栅极(7’),所述次源极(6’)、次漏极(5’)和次栅极(7’)分别与所述源极(6)、漏极(5)和栅极(7)电连接。
8.根据权利要求1所述具有背面场板结构的增强型MIS-HEMT器件,其特征在于,所述第一半导体层(3)层包括AlGaN层,所述第二半导体层(2)包括GaN层。
9.一种具有背面场板结构的增强型MIS-HEMT器件的制备方法,其特征在于,包括如下步骤: (1)在选定衬底(I)上形成由第一半导体层(3)和第二半导体层(2)组成的异质结构、与异质结构形成欧姆接触的源极(6)和漏极(5),以及由形成于第一半导体层(3)表面的第一绝缘介质层(4)与栅极(7 )形成的MIS结构,从而获得MIS-HEMT基体结构,其中,在与所述栅极(7)相应的异质结构的局部区域内还分布有二维电子气耗尽区; (2)去除所述选定衬底(I),并对该第二半导体层(2)进行减薄处理,并使所述第二半导体层(2)的远离第一半导体层(3)的一侧表面为平整面,之后在该第二半导体层(2)的远离第一半导体层(3)的一侧表面直接设置绝缘介质层(9),其后在该绝缘介质层(9)上直接设置背场板电极(10)。
10.根据权利要求9所述具有背面场板结构的增强型MIS-HEMT器件的制备方法,其特征在于,它还包括:将该MIS-HEMT基体结构与由支撑基板(8)组成的支撑基座连接,且使分布在所述支撑基板(8)上的次源极(6’)、次漏极(5’)和次栅极(7’)分别与所述源极(6)、漏极(5)和栅极(7)电连接,而后进行去除所述选定衬底(I)的操作。
CN201410008777.2A 2014-01-09 2014-01-09 具有背面场板结构的增强型mis‑hemt器件及其制备方法 CN103715235B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410008777.2A CN103715235B (zh) 2014-01-09 2014-01-09 具有背面场板结构的增强型mis‑hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410008777.2A CN103715235B (zh) 2014-01-09 2014-01-09 具有背面场板结构的增强型mis‑hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103715235A CN103715235A (zh) 2014-04-09
CN103715235B true CN103715235B (zh) 2017-01-18

Family

ID=50408064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410008777.2A CN103715235B (zh) 2014-01-09 2014-01-09 具有背面场板结构的增强型mis‑hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103715235B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601807A (zh) * 2016-12-12 2017-04-26 西安电子科技大学 基于倒装芯片的AlGaN/GaN高电子迁移率晶体管器件及制作方法
CN109037326A (zh) * 2018-07-18 2018-12-18 大连理工大学 一种具有p型埋层结构的增强型hemt器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894863A (zh) * 2009-05-21 2010-11-24 瑞萨电子株式会社 场效应晶体管
CN102820325A (zh) * 2012-09-05 2012-12-12 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN103178108A (zh) * 2011-12-20 2013-06-26 英飞凌科技奥地利有限公司 具有掩埋式场板的化合物半导体器件
CN103493206A (zh) * 2011-02-02 2014-01-01 特兰斯夫公司 Iii-n器件结构和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63216380A (en) * 1987-03-05 1988-09-08 Fujitsu Ltd Semiconductor device
JP5417693B2 (ja) * 2007-08-22 2014-02-19 日本電気株式会社 半導体装置
US9112009B2 (en) * 2008-09-16 2015-08-18 International Rectifier Corporation III-nitride device with back-gate and field plate for improving transconductance
US9214538B2 (en) * 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
US8969924B2 (en) * 2012-05-21 2015-03-03 The Board Of Trustees Of The Leland Stanford Junior University Transistor-based apparatuses, systems and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894863A (zh) * 2009-05-21 2010-11-24 瑞萨电子株式会社 场效应晶体管
CN103493206A (zh) * 2011-02-02 2014-01-01 特兰斯夫公司 Iii-n器件结构和方法
CN103178108A (zh) * 2011-12-20 2013-06-26 英飞凌科技奥地利有限公司 具有掩埋式场板的化合物半导体器件
CN102820325A (zh) * 2012-09-05 2012-12-12 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管

Also Published As

Publication number Publication date
CN103715235A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
TWI534906B (zh) 具有隔離區之電晶體
JP6080938B2 (ja) トランジスタセルおよびエンハンスメントセルを有する半導体装置
US7795642B2 (en) III-nitride devices with recessed gates
CN104395993B (zh) 半导体装置
CN102903746B (zh) 一种大电流密度的横向超薄绝缘栅双极型晶体管
US8772832B2 (en) GaN HEMTs with a back gate connected to the source
US7285822B2 (en) Power MOS device
US9543389B2 (en) Semiconductor device with recombination region
JP5557581B2 (ja) 半導体装置および電力変換装置
CN102299174B (zh) 用于高功率的、基于GaN的FET的布图设计
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
US10134845B2 (en) Method and power semiconductor device having an insulating region arranged in an edge termination region
CN103930997B (zh) 具有凹陷电极结构的半导体器件
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
US10586851B2 (en) Silicon carbide semiconductor device and method of manufacturing
US20080308813A1 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
US20090072269A1 (en) Gallium nitride diodes and integrated components
JP2016537809A (ja) 高エネルギードーパント注入技術を用いた半導体構造
CN105720097A (zh) 增强型高电子迁移率晶体管及制备方法、半导体器件
US20160104766A1 (en) Power Semiconductor Device with Source Trench and Termination Trench Implants
CN102820325B (zh) 一种具有背电极结构的氮化镓基异质结场效应晶体管
JP2016009869A (ja) 絶縁ゲート・バイポーラ・トランジスタ・デバイス、半導体デバイス、および前記デバイスを形成するための方法
CN107004705A (zh) 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管
CN102368501B (zh) 一种GaN基增强型MOSHFET器件的制备方法
CN101320751B (zh) Hemt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model