CN103178108A - 具有掩埋式场板的化合物半导体器件 - Google Patents

具有掩埋式场板的化合物半导体器件 Download PDF

Info

Publication number
CN103178108A
CN103178108A CN2012105577247A CN201210557724A CN103178108A CN 103178108 A CN103178108 A CN 103178108A CN 2012105577247 A CN2012105577247 A CN 2012105577247A CN 201210557724 A CN201210557724 A CN 201210557724A CN 103178108 A CN103178108 A CN 103178108A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor materials
field plate
type field
buried type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105577247A
Other languages
English (en)
Other versions
CN103178108B (zh
Inventor
G.库拉托拉
O.赫贝尔伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103178108A publication Critical patent/CN103178108A/zh
Application granted granted Critical
Publication of CN103178108B publication Critical patent/CN103178108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及具有掩埋式场板的化合物半导体器件。一种半导体器件包括第一化合物半导体材料和在第一化合物半导体材料上的第二化合物半导体材料。第二化合物半导体材料包括与第一化合物半导体材料不同的材料，使得第一化合物半导体材料具有二维电子气（2DEG）。该半导体器件还包括设置在第一化合物半导体材料中并被电连接至半导体器件的端子的掩埋式场板。2DEG被插入掩埋式场板与第二化合物半导体材料之间。

Description

具有掩埋式场板的化合物半导体器件
技术领域
本申请涉及化合物半导体器件，特别地涉及用于化合物半导体器件的掩埋式场板（field plate）。
背景技术
MESFET（金属半导体场效应晶体管）包括位于源极和漏极区之间的导电沟道。由肖特基金属栅来控制从源极至漏极的载流子流。通过改变在金属接触下面的耗尽层宽度来控制该沟道，所述金属接触调节导电沟道的厚度并从而调节电流。基于GaN的当前功率晶体管主要被认为是HEMT（高电子迁移率晶体管），其也称为异质结（heterostructure）FET（HFET）或调制掺杂FET（MODFET）。HEMT是在诸如GaN和AlGaN的具有不同带隙的两个材料之间具有结的场效应晶体管，所述两个材料形成沟道而不是掺杂区，诸如在MOSFET（金属氧化物半导体场效应晶体管）中。HEMT提供二维电子气（2DEG），其在例如AlGaN势垒层与GaN缓冲层之间的边界上形成。在没有其他措施的情况下，此类构造导致自传导（self-conducting），即正常导通晶体管。也就是说，HEMT在不存在正栅极电压的情况下进行传导。
常规正常导通GaN HEMT通常利用被连接至源极端子的顶部场板以便降低器件内的电场峰值，这又增加器件的击穿电压。顶部金属场板被设置在栅极电极之上并通过电介质材料与栅极电极绝缘。顶部金属场板不仅影响GaN HEMT器件中的电场分布，而且深深地影响器件的AC行为。事实上，可以修改晶体管的主电容（main capacitance），并且晶体管的开关性能相应地受到影响。通过降低水平和垂直电场并因此减小场相关俘获和释放（de-trapping）机制，顶部金属场板还可以减轻电流‘崩溃’，其通常由于存在于基于GaN器件中的高浓度陷阱/缺陷而发生，该高浓度陷阱/缺陷在开关周期期间引发晶体管的电流驱动能力的大的变化。期望具有更高效的场板，其通过以降低最大电场峰值并增强器件的击穿强度的方式对电场进行成形（shaping）来增加GaN HEMT的击穿强度。
发明内容
在本文中公开了包括在诸如HEMT的化合物半导体器件中的掩埋式场板的实施例。掩埋式场板被设置在器件的沟道下面并以降低最大电场峰值且增强器件击穿强度的方式来帮助对电场进行成形。
根据半导体器件的实施例，该器件包括第一化合物半导体材料和在第一化合物半导体材料上的第二化合物半导体材料。第二化合物半导体材料包括与第一化合物半导体材料不同的材料，使得第一化合物半导体材料具有二维电子气（2DEG）。该半导体器件还包括设置在第一化合物半导体材料中并被电连接至半导体器件的端子的掩埋式场板。2DEG被插入掩埋式场板与第二化合物半导体材料之间。
根据半导体器件的另一实施例，该器件包括第一III-V半导体材料和在第一III-V半导体材料上的第二III-V半导体材料。第二III-V半导体材料包括与第一III-V半导体材料不同的材料，使得第一III-V半导体材料具有2DEG。该器件还包括在第二III-V半导体材料上的栅极区，被插入2DEG和栅极区之间的第二III-V半导体材料、通过第二III-V半导体材料延伸至第一III-V半导体材料的源极区、以及通过第二III-V半导体材料延伸至第一III-V半导体材料并且与源极区间隔开的漏极区。该器件还包括在背对第二III-V半导体材料的第一III-V半导体材料的侧面上的金属化。第一III-V半导体材料具有在从源极区横向地延伸至漏极区的方向上增加的厚度。
根据制造半导体器件的方法的实施例，该方法包括：在半导体衬底上形成第一化合物半导体材料；在第一化合物半导体材料上形成第二化合物半导体材料，第二化合物半导体材料包括与第一化合物半导体材料不同的材料，使得第一化合物半导体材料具有二维电子气（2DEG）；在第一化合物半导体材料中形成掩埋式场板，使得2DEG被插入掩埋式场板与第二化合物半导体材料之间；将掩埋式场板电连接至半导体器件的端子。
在阅读以下详细描述时和在观看附图时，本领域的技术人员将认识到附加特征和优点。
附图说明
附图的元件相对于彼此不一定按比例。相同的参考标号指定相应的类似部分。可以将各种所示实施例的特征组合，除非它们相互排斥。在图中描绘了实施例并在随后的描述中详述。
图1图示了具有掩埋式场板的化合物半导体器件的实施例的截面图。
图2A至2C图示了制造具有掩埋式场板的化合物半导体器件的方法的实施例的截面图。
图3A至3C图示了制造具有掩埋式场板的化合物半导体器件的方法的另一实施例的截面图。
图4A至4C图示了制造具有掩埋式场板的化合物半导体器件的方法的又一实施例的截面图。
图5A至5C图示了制造具有掩埋式场板的化合物半导体器件的方法的另一实施例的截面图。
图6A至6C图示了制造具有多个掩埋式场板的化合物半导体器件的方法的实施例的截面图。
图7图示了具有掩埋式场板的化合物半导体器件的另一实施例的截面图。
图8A和8B图示了将化合物半导体器件的端子电连接至掩埋式场板的方法的实施例的截面图。
图9A和9B图示了将化合物半导体器件的端子电连接至掩埋式场板的方法的另一实施例的截面图。
图10A和10B图示了将化合物半导体器件的端子电连接至掩埋式场板的方法的又一实施例的截面图。
图11A和11B图示了制造具有带有可变厚度的缓冲区和在缓冲区的背面上形成的金属化的化合物半导体器件的方法的实施例的截面图。
具体实施方式
图1图示了化合物半导体器件的实施例。根据本实施例，半导体器件是高电子迁移率晶体管（HEMT），一般也称为异质结FET（HFET）或调制掺杂FET（MODFET）。半导体器件是在诸如Si或SiC衬底的半导体衬底100上制造的，并且包括用于向衬底100提供热和晶格匹配的成核（籽晶）层110，诸如AIN层。在本文中也称为缓冲区的化合物半导体材料120被设置在成核层110上。在本文中也称为势垒区的另一化合物半导体材料130被设置在缓冲区120上。势垒区130包括与缓冲区120不同的材料，使得缓冲区120具有在图1中用短划线和点线图示出的二维电子气（2DEG）。在一个实施例中，缓冲区120包括GaN且势垒区130包括AlGaN。可以使用 III-V半导体材料的其他组合以便在缓冲区120中形成2DEG。
图1所示的半导体器件还包括在缓冲区120中的掩埋式场板140。掩埋式场板140被电连接至半导体器件的端子，2DEG被插入掩埋式场板140与势垒区130之间。在本实施例中，被电连接至掩埋式场板140的端子是晶体管的源极区150。源极区150通过势垒区130延伸至缓冲区120中并与掩埋式场板140电接触。源极区150和掩埋式场板140之间的电连接在图1中被示为插头（plug）152，但是可以以如稍后在本文中更详细地解释的各种方式来形成。
晶体管的漏极区160类似地通过势垒区130延伸至缓冲区120中，并且与源极区150和掩埋式场板140间隔开。栅极区170被设置在诸如GaN帽层的帽层180上的2DEG之上，并且电介质层190在栅极区170和帽层180之上形成。2DEG提供源极和漏极区150、160之间的沟道，其由施加于栅极区170的电压来控制。掩埋式场板140被设置在2DEG下面，并且以降低最大电场峰值且增强器件的击穿强度的方式来帮助对电场进行成形。在一个实施例中，掩埋式场板140比栅极区170更远地横向地朝着漏极区160延伸，如图1中的标记为‘Lext’的距离所指示的。可以使用帽层180来减小总漏电流并改善钝化方案，但是原则上可以省略。
图2A至2C图示了制造具有掩埋式场板的化合物半导体器件的方法的一个实施例。根据本实施例，成核层110在衬底100上形成且缓冲区120在成核层110上外延地生长。在形成势垒区130之前在缓冲区120上形成掩膜（mask）200，使得缓冲区120的一部分被暴露。通过暴露表面将掺杂剂种类注入到缓冲区120中以在缓冲区120中的一定深度处形成掺杂剂种类210的浓度。可以例如用不同的能量和注入种类的剂量来执行多次注入。在图2A中通过一系列朝下的箭头来指示掺杂剂注入过程。
然后在掺杂剂种类注入和掩膜200的去除之后在缓冲区120上外延地生长势垒区130，如图2B所示。由于极化效应，当在缓冲区120上形成势垒区120时，在缓冲区120中出现2DEG。2DEG被插入势垒区130和缓冲区120中的一定浓度的掺杂剂种类210之间。如图2C所示，然后形成帽层180以及器件的源极、漏极和栅极区150、160、170，如在本领域中众所周知的。还可以在栅极区170和帽层180上形成电介质层190。
在半导体器件的处理期间，对器件进行退火（anneal），这促使缓冲区120的一定深度处的掺杂剂种类210的浓度激活并形成掩埋式场板140。根据如图2C所示的本实施例，2DEG被插入掩埋式场板140与势垒区130之间，并且掩埋式场板140被电连接至器件的源极区150。根据本实施例，掩埋式场板140从缓冲区120的更加高度掺杂区形成且被缓冲区120的不太高度掺杂区围绕并与延伸直至场板140的源极区150接触。可以使用N型或p型掺杂剂种类来形成掩埋式场板140。可以替代地通过例如图1中所示的导电插头来形成源极区150与掩埋式场板140之间的电连接。
图3A至3C图示了制造具有掩埋式场板的化合物半导体器件的方法的另一实施例。根据本实施例，在底层衬底100上一个在另一个之上地（one above the other）外延生长用来形成器件的III-V半导体材料的堆叠。也就是说，在衬底100上外延生长成核层110，在成核层110上外延生长缓冲区120，在缓冲区120上外延生长势垒区130，并且在势垒区130上外延生长帽层180，这在本领域中众所周知且如图3A中所示。然后在帽层180上形成掩膜200，使得掩膜200暴露（uncover）势垒区130的一部分。通过势垒区130的暴露部分将掺杂剂种类注入到缓冲区120中以在缓冲区120的一定深度处形成掺杂剂种类210的浓度。在图3A中用一系列朝下箭头来指示掺杂剂注入过程。如在先实施例的情况一样，可以例如用不同的能量和注入种类的剂量来执行多次注入。
图3B示出了注入过程和掩膜200的去除之后的器件。在处理期间对器件进行退火，这促使掺杂剂种类210的浓度激活并形成掩埋式场板140。2DEG被插入掩埋式场板140与势垒区130之间。根据本实施例，掩埋式场板140从缓冲区130的更加高度掺杂区形成并被缓冲区130的不太高度掺杂区围绕。可以使用N型或p型掺杂剂种类来形成掩埋式场板140。如在本领域中众所周知的且如图3C中所示，形成器件的源极、漏极和栅极区150、160、170。还可以在栅极区170和帽层180上形成电介质层190。源极区150根据本实施例延伸直至掩埋式场板140，以便形成与掩埋式场板140的电连接。如在先实施例的情况一样，可以替代地由例如如图1中所示的导电插头来形成到掩埋式场板140的电连接。
替代地，可以通过经由背对势垒区130的缓冲区120的侧面而不是邻近于势垒区130的缓冲区120的侧面注入掺杂剂种类来在缓冲区120中形成掩埋式场板140。例如，可以去除衬底100，使得衬底100暴露缓冲区120的侧面，并且通过缓冲区120的暴露侧面来注入掺杂剂种类。在任一情况下，掩埋式场板140与2DEG间隔开第一距离d1，并且栅极区170与2DEG间隔开第二距离d2，如图1中所示。在一个实施例中，d1>d2。
图4A至4C图示了具有掩埋式场板的化合物半导体器件的方法的又一实施例。根据本实施例，掩埋式场板140由与势垒区130相同的材料制成，使得在缓冲区120中出现第二2DEG。第二（下）2DEG比第一（上）2DEG与势垒区130更远地间隔开，并且掩埋式场板140被插入上和下2DEG之间。上2DEG横向地从源极区150延伸至漏极区160，并且形成半导体器件的沟道，如图4C中所示。下2DEG横向地从源极区150朝着漏极区160延伸，但是在到达漏极区160之前终止并起到掩埋式场板的作用。根据本实施例，通过在衬底110上生长成核层110、外延地生长在成核层110上生长的缓冲区120的下部并在部分生长的缓冲区120上外延地生长中间III-V半导体材料220来形成下2DEG，如图4A所示。中间III-V半导体材料220具有与势垒区130相同的材料，例如AlGaN。
在形成势垒区130之前在中间III-V半导体材料220上形成掩膜230，使得中间材料220的一部分被暴露，如图4A中所示。例如经由蚀刻工艺来去除中间III-V半导体材料220的暴露（未掩盖）部分，使得底层缓冲区120在无掩膜的区域中被暴露。中间III-V半导体材料220的其余部分根据本实施例形成掩埋式场板140，并且促使2DEG在缓冲区120的底层部分中出现，如在图4B中由（下）短划和点线所示。然后外延地生长缓冲区120的上部，后面是势垒区130和帽层180，如本领域中众所周知的且如图4B中所示。如本领域中众所周知的且如图4C中所示，然后形成器件的源极、漏极和栅极区150、160、170。还可以在栅极区150和帽层180上形成电介质层190。源极区150根据本实施例延伸直至形成与掩埋式场板140的电连接，并且该场板包括与势垒区130相同的材料（例如AlGaN）。可以替代地通过导电插头来形成到掩埋式场板140的电连接，例如，如图1中所示。
图5A至5C图示了制造具有掩埋式场板的化合物半导体器件的方法的另一实施例。图5A和5C中所示的实施例类似于图4A至4C中所示的那个，然而掩埋式场板140由与缓冲和势垒区130、140不同的化合物半导体材料制成。掩埋式场板140的材料被选择为使得在缓冲区120中出现二维空穴气（2DHG）而不是2DEG。在一个实施例中，掩埋式场板140由InGaN制成。可以通过在衬底100上生长成核层110、在成核层110上外延地生长缓冲区120的下部并在部分缓冲区120上外延生长InGaN层240来形成InGaN场板140。
在形成势垒区130之前在InGaN层240上形成掩膜250，使得InGaN层240的一部分被暴露，如图5A中所示。例如经由蚀刻工艺来去除InGaN层240的暴露（未掩盖）部分，使得底层缓冲区120在无掩膜区域中被暴露。InGaN层240的其余部分根据本发明的实施例形成掩埋式场板140，并且促使在缓冲区120的底层部分中出现2DHG，如图5B中的第二（下）短划和点线所指示的。不同于由图5B中的第一（上）短划和点线所指示的上2DHG提供的源极和漏极区150、160之间的传导n沟道，下2DHG由于受主掺杂剂（而非施主掺杂剂）而是导电的。然后外延地生长缓冲区120的上部，后面是势垒区130和帽层180，如在本领域中众所周知的且如图5B中所示。2DHG比2DEG与势垒区130更远地间隔开，并且InGaN掩埋式场板140被插入2DEG和2DHG之间。如在本领域中众所周知的且如图5C中所示，然后形成器件的源极、漏极和栅极区150、160、170。还可以在栅极区170和帽层180上形成电介质层190。根据本实施例，源极区150延伸直至形成与InGaN掩埋式场板140的电连接。然而，可以替代地通过导电插头来形成到掩埋式场板140的电连接，例如，如图1中所示。
图6A至6C图示了制造具有多个掩埋式场板140的半导体器件的方法的实施例。在图6A中，在衬底100上形成成核层110，在成核层110上部分地外延生长GaN缓冲区120，并在GaN区120上外延生长第一AlGaN层260。在第一AlGaN层260上形成掩膜270。例如经由蚀刻工艺来去除第一AlGaN层260的暴露（未掩盖）部分，使得底层GaN缓冲区120在无掩膜区域中被暴露。在蚀刻之后仍留下的第一AlGaN层260的部分根据本实施例形成最下掩埋式场板140，并且促使在GaN缓冲区120的底层部分中出现最下2DEG，如图6A中的短划和点线所指示的。
在图6B中，去除掩膜，外延地生长更多GaN缓冲区120，后面是第二AlGaN层280。然后在第二AlGaN层280上形成新掩膜290，并且例如经由蚀刻工艺来去除第二AlGaN层280的暴露（未掩盖）部分，使得底层GaN缓冲区120在无掩膜区域中被暴露。在蚀刻之后仍留下的第二AlGaN层280的部分根据本实施例形成另一掩埋式场板140'，并且促使在GaN缓冲区120的底层部分中出现另一2DEG，如图6A中的最上短划和点线所指示的。可以将这些步骤重复任何期望的次数以在GaN缓冲区120中形成多个掩埋式场板140，如图6C中所示。在形成所有场板140之后外延地生长缓冲区120和势垒区130及帽层180的其余部分，并且还形成器件的源极、漏极和栅极区150、160、170，如在本领域中众所周知的且如图6C中所示。还可以在栅极区170和帽层180上形成电介质层190。
每个掩埋式场板140与半导体器件的端子、例如源极区150接触，并且掩埋式场板140中的相邻的一些通过GaN缓冲区120的一部分相互间隔开，如图6C中所示。如果掩埋式场板140被连接至源极区150，则源极区150可以如图6C所示比漏极区160更深地延伸至缓冲区120中以形成到掩埋式场板140的电连接。最深掩埋式场140从源极区150比掩埋式场板140'、140"中的较浅的一些更远地朝着漏极区160延伸，如图6C中的标记为‘Lext1’和‘Lext2’的距离所指示的。另外或替代地，掩埋式场板140中的任何一个可以从诸如InGaN的化合物半导体材料形成，其促使2DHG而不是2DEG在GaN缓冲区120中出现，例如，如先前在本文中参考图5A至5C所解释的。
图7图示了具有掩埋式场板140的化合物半导体器件的另一实施例。根据本实施例，掩埋式场板140和形成器件的沟道的底层2DEG之间的距离在从源极区150朝着漏极区160横向地延伸的方向上增加。例如，在图7中，掩埋式场板140被示为具有台阶，并且具有到更接近于源极区150的2DEG的较短距离dL1和到从源极区150朝着漏极区160更远地横向延伸的2DEG的较长距离dL2。掩埋式场板140可以包括缓冲区120的掺杂部，如先前在本文中参考图2A至2C或图3A至3C所述的。替代地，掩埋式场板140可以由与势垒区130相同的材料制成，使得第二2DEG在缓冲区120中出现，例如，如先前在本文中参考图4A至4C所述。在又一实施例中，掩埋式场板140可以由诸如InGaN的化合物半导体材料制成，其促使2DHG而不是2DEG在缓冲区120中出现，如先前在本文中参考图5A至5C所述。
接下来描述用于将掩埋式场板电连接至化合物半导体器件的端子的实施例。在某些实施例中，掩埋式场板被连接至器件的源极区。在其他实施例中，将掩埋式场板被连接至与源极区不同的端子，诸如专用于场板偏置的端子。
图8A和8B图示了将掩埋式场板140电连接至化合物半导体器件的端子的方法的一个实施例。根据本文所述的任何实施例形成器件的掩埋式场板140和化合物半导体材料。然后在帽层110上形成掩膜300，并且去除帽层110的暴露部分和暴露势垒区130的至少一部分，如图8A中所示。然后将掺杂剂种类注入到势垒区130的其余暴露部分中和缓冲区120的相应底层部分中，如图8B中的朝下箭头所指示的。掺杂过程形成器件的源极和漏极区150、160。掺杂源极区150接触掩埋式场板140且掺杂漏极区160与源极区150和场板140间隔开。可以例如用不同的能量和注入种类的剂量来执行多次注入。
图9A和9B图示了将掩埋式场板140电连接至化合物半导体器件的端子的方法的另一实施例。图9A至9B中所示的实施例类似于图8A至8B中所示的那个，然而，例如通过蚀刻来去除被掩膜300暴露的整个势垒区130，如图9A中所示。同样地，将掺杂剂种类直接注入到缓冲区120的暴露部分中以增强垂直掺杂剂穿透，如图9B中所示。如上文所解释的，可以例如用不同的能量和注入种类的剂量来执行多次注入。在图9B中通过一系列朝下的箭头来指示掺杂剂注入过程，并且其可以包括成角度注入以在受到掩膜300保护的势垒区130的部分下面形成较浅源极和漏极区310、320。
图10A和10B图示了将掩埋式场板140电连接至化合物半导体器件的端子的方法的又一实施例。根据本文所述的任何实施例形成化合物半导体材料和掩埋式场板140。然后在帽层110上形成掩膜330，通过帽层110和势垒区130形成凹部340，其延伸到缓冲区120中至少至掩埋式场板140的深度，如图10A中所示。可以使用任何常规掩膜和蚀刻处理来形成凹部340。用导电材料来填充凹部340，导电材料诸如掺杂多晶硅或钨，其形成器件的源极区150。掩埋式场板140的侧面接触导电材料/源极150，如图10B中所示。形成漏极和栅极区160、170，如在本领域中众所周知的。可以在不形成凹部的情况下如先前在本文中所述地使用例如通过掺杂剂注入形成的标准欧姆接触来将掩埋式场板电连接至化合物半导体器件的端子。
图11A和11B图示了制造化合物半导体器件的方法的另一实施例。根据本实施例，在底层衬底100上一个在另一个之上地外延生长用来形成器件的III-V半导体材料的堆叠。例如，在衬底100上外延生长III-V半导体成核层110，在成核层110上外延生长III-V半导体缓冲区120，在缓冲区120上外延生长III-V半导体势垒区130，并在势垒区120上外延生长III-V半导体帽层180，使得在缓冲区120中出现2DEG，如在本领域中众所周知的。如在本领域中众所周知的，还形成源极、栅极和漏极区150、160、170。在图11A中示出了该过程的此点处的器件。
如图11B所示，然后处理器件的背面400，使得例如使用诸如CMP（化学机械抛光）、蚀刻等任何已知常规处理来去除衬底100和成核层110。这样做使缓冲区120的背面、即背对势垒区130的缓冲区120的侧面122暴露。蚀刻缓冲区120的暴露背面122，使得缓冲区120具有在从源极区150朝着器件的漏极区160横向地延伸的方向上增加的厚度。同样地，缓冲区120越接近于漏极区160越厚且越接近于源极区150越薄。缓冲区120的厚度可以在从源极区150朝着漏极区160横向地延伸的方向上逐渐地增加，或者如图11B中所示地逐步增加或其某种组合。在每种情况下，在背对势垒区130的缓冲区120的侧面122上提供金属化410。
诸如“下面”、“之下”、“下”、“之上”、“上”等空间相对术语是为了易于描述而使用的以解释一个元件相对于第二元件的定位。这些术语意图除与在图中描述的那些不同的取向之外还涵盖器件的不同取向。此外，诸如“第一”、“第二”等术语也用来描述各种元件、区、部分等，并且也并不意图限制。相同的术语贯穿本描述指代相同的元件。
如本文所使用的，术语“具有”、“包含”、“包括”等是开放式术语，其指示所述元件或特征的存在，但是不排除附加元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另外清楚地指出。
应理解的是除非另外具体指出，可以将本文描述的各种实施例的特征相互组合。
虽然在本文中已经图示出并描述了具体实施例，但本领域的技术人员应认识到的是在不脱离本发明的范围的情况下可以用多种替代和/或等同实施来代替所示和所描述的具体实施例。本申请意图覆盖在本文中所讨论的具体实施例的任何修改或变化。因此，意图在于本发明仅仅由权利要求书及其等价物来限制。

Claims (27)

1. 一种半导体器件，包括：
第一化合物半导体材料；
在所述第一化合物半导体材料上的第二化合物半导体材料，所述第二化合物半导体材料包括与所述第一化合物半导体材料不同的材料，使得所述第一化合物半导体材料具有二维电子气（2DEG）；以及
掩埋式场板，其设置在所述第一化合物半导体材料中并被电连接至所述半导体器件的端子，2DEG被插入所述掩埋式场板与所述第二化合物半导体材料之间。
2. 根据权利要求1所述的半导体器件，其中，所述掩埋式场板包括与所述第二化合物半导体材料相同的材料。
3. 根据权利要求2所述的半导体器件，其中，所述掩埋式场板和所述第二化合物半导体材料的每个包括AlGaN。
4. 根据权利要求1所述的半导体器件，其中，所述掩埋式场板包括InGaN。
5. 根据权利要求1所述的半导体器件，其中，所述掩埋式场板包括所述第一化合物半导体材料的更加高度掺杂区，其被所述第一化合物半导体材料的不太高度掺杂区围绕。
6. 根据权利要求1所述的半导体器件，还包括：
在所述2DEG上的栅极区；
源极区，其通过所述第二化合物半导体材料延伸至所述第一化合物半导体材料并与所述掩埋式场板接触；以及
漏极区，其通过所述第二化合物半导体材料延伸至所述第一化合物半导体材料并与所述源极区和所述掩埋式场板间隔开。
7. 根据权利要求6所述的半导体器件，其中，所述掩埋式场板与所述2DEG之间的距离大于所述栅极区与所述2DEG之间的距离。
8. 根据权利要求6所述的半导体器件，其中，所述掩埋式场板比所述栅极区更远地从所述源极区朝着所述漏极区横向地延伸。
9. 根据权利要求6所述的半导体器件，其中，所述掩埋式场板和所述源极区包括相同掺杂类型的掺杂区。
10. 根据权利要求6所述的半导体器件，还包括设置在所述2DEG下面且与所述源极区接触的所述第一化合物半导体材料中的至少一个附加掩埋式场板，所述掩埋式场板中的相邻的一些通过所述第一化合物半导体材料的区域相互间隔开。
11. 根据权利要求10所述的半导体器件，其中，所述源极区比所述漏极区更深地延伸至所述第一化合物半导体材料中。
12. 根据权利要求10所述的半导体器件，其中，所述掩埋式场板中的第二个比所述掩埋式场板中的第一个更远地与所述第二化合物半导体材料间隔开，并且比所述掩埋式场板中的第一个更远地从所述源极区朝着所述漏极区横向地延伸。
13. 根据权利要求6所述的半导体器件，其中，所述掩埋式场板与所述2DEG之间的距离在从所述源极区横向延伸至所述漏极区的方向上增加。
14. 根据权利要求1所述的半导体器件，还包括在所述第一化合物半导体材料中并比第一2DEG更远地与所述第二化合物半导体材料间隔开的第二2DEG，并且其中，所述掩埋式场板被插入第一和第二2DEG之间。
15. 根据权利要求14所述的半导体器件，其中，所述第一2DEG从所述半导体器件的源极区横向地延伸至所述半导体器件的漏极区并且形成所述半导体器件的沟道，并且所述第二2DEG从所述源极区朝着所述漏极区横向地延伸并在到达所述漏极区之前终止。
16. 根据权利要求1所述的半导体器件，还包括在所述第一化合物半导体材料中且比2DEG更远地与所述第二化合物半导体材料间隔开的二维空穴气（2DHG），并且其中，所述掩埋式场板被插入2DEG和2DHG之间。
17. 一种半导体器件，包括：
第一III-V半导体材料；
在所述第一III-V半导体材料上的第二III-V半导体材料，所述第二III-V半导体材料包括与所述第一III-V半导体材料不同的材料，使得所述第一III-V半导体材料具有二维电子气（2DEG）；
在所述第二III-V半导体材料上的栅极区，所述第二III-V半导体材料被插入2DEG和所述栅极区之间；
源极区，其通过所述第二III-V半导体材料延伸至所述第一III-V半导体材料；
漏极区，其通过所述第二III-V半导体材料延伸至所述第一III-V半导体材料并与所述源极区间隔开；以及
在背对所述第二III-V半导体材料的所述第一III-V半导体材料的一侧上的金属化，所述第一III-V半导体材料具有在从所述源极区横向地延伸至所述漏极区的方向上增加的厚度。
18. 根据权利要求17所述的半导体器件，其中，所述第一III-V半导体材料的厚度在从所述源极区横向地延伸至所述漏极区的方向上逐步地增加。
19. 一种制造半导体器件的方法，包括；
在半导体衬底上形成第一化合物半导体材料；
在所述第一化合物半导体材料上形成第二化合物半导体材料，所述第二化合物半导体材料包括与所述第一化合物半导体材料不同的材料，使得所述第一化合物半导体材料具有二维电子气（2DEG）；以及
在所述第一化合物半导体材料中形成掩埋式场板，使得2DEG被插入所述掩埋式场板与所述第二化合物半导体材料之间；以及
将所述掩埋式场板电连接至所述半导体器件的端子。
20. 根据权利要求19所述的方法，其中，在所述第一化合物半导体材料中形成所述掩埋式场板包括：
在形成所述第二化合物半导体材料之前在所述第一化合物半导体材料上形成掩膜，使得所述第一化合物半导体材料的一部分被暴露；
将所述掺杂剂种类注入到所述第一化合物半导体材料中以在所述第一化合物半导体材料中的一定深度处形所述掺杂剂种类的浓度；
在注入所述掺杂剂种类之后在所述第一化合物半导体材料上形成所述第二化合物半导体材料，所述2DEG被插入所述掺杂剂种类的浓度与所述第二化合物半导体材料之间；以及
对所述半导体器件进行退火以激活所述掺杂剂种类并形成所述掩埋式场板。
21. 根据权利要求19所述的方法，其中，在所述第一化合物半导体材料中形成所述掩埋式场板包括：
在所述第二化合物半导体材料上面形成掩膜，使得所述第二化合物半导体材料的一部分由所述掩膜暴露；
通过所述第二化合物半导体材料的暴露部分并向所述第一化合物半导体材料中注入掺杂剂种类以在所述第一化合物半导体材料的一定深度处形成所述掺杂剂种类的浓度，所述2DEG被插入掺杂剂种类的所述浓度与所述第二化合物半导体材料之间；以及
对所述半导体器件进行退火以激活所述掺杂剂种类并形成所述掩埋式场板。
22. 根据权利要求19所述的方法，包括形成与所述第二化合物半导体材料相同的材料的所述掩埋式场板，使得第二2DEG在所述第一化合物半导体材料中出现，其比第一2DEG更远地与所述第二化合物半导体材料间隔开，所述掩埋式场板被插入第一和第二2DEG之间。
23. 根据权利要求19所述的方法，包括形成与所述第一和第二化合物半导体材料不同的化合物半导体材料的所述掩埋式场板，使得二维空穴气（2DHG）在所述第一化合物半导体材料中出现，其比2DEG更远地与所述第二化合物半导体材料间隔开，所述掩埋式场板被插在2DEG和2DHG之间。
24. 根据权利要求19所述的方法，其中，在所述第一化合物半导体材料中形成所述掩埋式场板包括：
通过背对所述第二化合物半导体材料的所述第一化合物半导体材料的侧面注入掺杂剂种类以在所述第一化合物半导体材料的一定深度处形成所述掺杂剂种类的浓度；以及
对所述半导体器件进行退火以激活所述掺杂剂种类并形成所述掩埋式场板。
25. 根据权利要求19所述的方法，还包括在2DEG下面且与所述半导体器件的端子接触的所述第一化合物半导体材料中形成至少一个附加掩埋式场板，所述掩埋式场板中的相邻的一些通过所述第一化合物半导体材料的区域相互间隔开。
26. 根据权利要求19所述的方法，其中，被电连接至所述掩埋式场板的端子是通过以下形成的：
去除所述半导体器件的区域中的所述第二化合物半导体的至少一部分；
在其中第二化合物半导体的至少一部分被去除的区域中向所述第一化合物半导体材料中注入掺杂剂种类；以及
对所述半导体器件进行退火以激活所述掺杂剂种类并形成端子。
27. 根据权利要求19所述的方法，其中，被电连接至所述掩埋式场板的端子是通过以下形成的：
通过所述第二化合物半导体材料向所述第一化合物半导体材料中蚀刻凹部；以及
用导电材料来填充所述凹部，使得所述掩埋式场板的侧面接触所述导电材料。
CN201210557724.7A 2011-12-20 2012-12-20 具有掩埋式场板的化合物半导体器件 Active CN103178108B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/331970 2011-12-20
US13/331,970 US9024356B2 (en) 2011-12-20 2011-12-20 Compound semiconductor device with buried field plate
US13/331,970 2011-12-20

Publications (2)

Publication Number Publication Date
CN103178108A true CN103178108A (zh) 2013-06-26
CN103178108B CN103178108B (zh) 2016-12-28

Family

ID=48575876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210557724.7A Active CN103178108B (zh) 2011-12-20 2012-12-20 具有掩埋式场板的化合物半导体器件

Country Status (4)

Country Link
US (3) US9024356B2 (zh)
JP (1) JP5628276B2 (zh)
CN (1) CN103178108B (zh)
DE (1) DE102012224047B4 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715257A (zh) * 2014-01-09 2014-04-09 苏州能屋电子科技有限公司 具有背面场板结构的hemt器件及其制备方法
CN103715235A (zh) * 2014-01-09 2014-04-09 苏州能屋电子科技有限公司 具有背面场板结构的增强型mis-hemt器件及其制备方法
CN103730492A (zh) * 2014-01-09 2014-04-16 苏州能屋电子科技有限公司 具有背面场板结构的mis-hemt器件及其制备方法
CN103730360A (zh) * 2014-01-09 2014-04-16 苏州能屋电子科技有限公司 具有背面场板结构的增强型hemt器件及其制备方法
CN104241351A (zh) * 2014-09-05 2014-12-24 电子科技大学 具有体内复合场板结构的氮化镓基异质结场效应管
CN105609550A (zh) * 2014-11-13 2016-05-25 英飞凌科技奥地利有限公司 用于iii族氮化物半导体器件的图案化的背势垒
CN105932062A (zh) * 2016-05-19 2016-09-07 杭州电子科技大学 一种具有埋氧场板的soi ldmos器件
CN106992210A (zh) * 2016-01-21 2017-07-28 罗伯特·博世有限公司 用于制造横向hemt的装置和方法
TWI607565B (zh) * 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件
CN112368843A (zh) * 2018-07-06 2021-02-12 美国亚德诺半导体公司 具有后场板的复合器件
CN113950748A (zh) * 2019-01-28 2022-01-18 沃孚半导体公司 具有隐埋p型层的iii族氮化物高电子迁移率晶体管及其制造方法
US11862719B2 (en) 2016-06-24 2024-01-02 Wolfspeed, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
US12009207B2 (en) 2017-05-12 2024-06-11 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4423745B2 (ja) 2000-04-28 2010-03-03 株式会社デンソー ガスセンサ
US9024356B2 (en) 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
KR102127441B1 (ko) 2013-12-02 2020-06-26 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
US9123791B2 (en) 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method
US9728630B2 (en) * 2014-09-05 2017-08-08 Infineon Technologies Austria Ag High-electron-mobility transistor having a buried field plate
US9590087B2 (en) * 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
US10256294B2 (en) * 2015-05-18 2019-04-09 Qorvo Us, Inc. Vertical gallium nitride power field-effect transistor with a field plate structure
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP2017157589A (ja) * 2016-02-29 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10354879B2 (en) 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
US10192980B2 (en) 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
CN107611107A (zh) * 2017-08-30 2018-01-19 广东省半导体产业技术研究院 一种背面场板结构hemt器件及其制备方法
TWI791888B (zh) * 2018-09-11 2023-02-11 美商美國亞德諾半導體公司 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
CN110212028B (zh) * 2019-05-22 2023-03-31 山东建筑大学 一种集成反向二极管和内嵌漏极场板的横向扩散eGaN HEMT器件
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
CN113130644B (zh) * 2020-12-18 2023-03-24 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US20220199817A1 (en) 2020-12-18 2022-06-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220367695A1 (en) * 2021-05-17 2022-11-17 Cree, Inc. Circuits and group iii-nitride transistors with buried p-layers and controlled gate voltages and methods thereof
US11575043B1 (en) * 2021-07-23 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method of the same
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
WO2023107106A1 (en) * 2021-12-08 2023-06-15 Analog Devices, Inc. Dynamic threshold voltage control of power amplifiers
WO2024087955A1 (zh) * 2022-10-25 2024-05-02 湖南三安半导体有限责任公司 Hemt器件及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291181A (ja) * 1986-06-11 1987-12-17 Fujitsu Ltd 電界効果型半導体装置
JP2008135575A (ja) * 2006-11-28 2008-06-12 Furukawa Electric Co Ltd:The 半導体電子デバイス
US20090065810A1 (en) * 2007-09-12 2009-03-12 James Honea Iii-nitride bidirectional switches
CN101410985A (zh) * 2006-03-29 2009-04-15 克里公司 高效率和/或高功率密度宽带隙晶体管
JP2011238701A (ja) * 2010-05-07 2011-11-24 Toyota Motor Corp Ｈｆｅｔ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125698A (ja) 1996-10-24 1998-05-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4645034B2 (ja) 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
JP4579116B2 (ja) 2004-09-24 2010-11-10 インターナショナル レクティフィアー コーポレイション パワー半導体デバイス
US7326962B2 (en) * 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
JP2007103451A (ja) 2005-09-30 2007-04-19 Toshiba Corp 半導体装置及びその製造方法
JP2007112633A (ja) * 2005-10-17 2007-05-10 Toshiba Corp 窒化物半導体ウェーハ及び窒化物半導体素子
EP1921669B1 (en) * 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US8039301B2 (en) 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010232503A (ja) * 2009-03-27 2010-10-14 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
DE102009018054B4 (de) 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US7999287B2 (en) * 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
US9024356B2 (en) 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291181A (ja) * 1986-06-11 1987-12-17 Fujitsu Ltd 電界効果型半導体装置
CN101410985A (zh) * 2006-03-29 2009-04-15 克里公司 高效率和/或高功率密度宽带隙晶体管
JP2008135575A (ja) * 2006-11-28 2008-06-12 Furukawa Electric Co Ltd:The 半導体電子デバイス
US20090065810A1 (en) * 2007-09-12 2009-03-12 James Honea Iii-nitride bidirectional switches
JP2011238701A (ja) * 2010-05-07 2011-11-24 Toyota Motor Corp Ｈｆｅｔ

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715257A (zh) * 2014-01-09 2014-04-09 苏州能屋电子科技有限公司 具有背面场板结构的hemt器件及其制备方法
CN103715235A (zh) * 2014-01-09 2014-04-09 苏州能屋电子科技有限公司 具有背面场板结构的增强型mis-hemt器件及其制备方法
CN103730492A (zh) * 2014-01-09 2014-04-16 苏州能屋电子科技有限公司 具有背面场板结构的mis-hemt器件及其制备方法
CN103730360A (zh) * 2014-01-09 2014-04-16 苏州能屋电子科技有限公司 具有背面场板结构的增强型hemt器件及其制备方法
CN103730492B (zh) * 2014-01-09 2016-08-31 苏州能屋电子科技有限公司 具有背面场板结构的mis-hemt器件及其制备方法
CN103715235B (zh) * 2014-01-09 2017-01-18 苏州能屋电子科技有限公司 具有背面场板结构的增强型mis‑hemt器件及其制备方法
CN103715257B (zh) * 2014-01-09 2017-01-18 杭州电子科技大学 具有背面场板结构的hemt器件及其制备方法
CN104241351A (zh) * 2014-09-05 2014-12-24 电子科技大学 具有体内复合场板结构的氮化镓基异质结场效应管
CN104241351B (zh) * 2014-09-05 2018-04-20 电子科技大学 具有体内复合场板结构的氮化镓基异质结场效应管
CN105609550A (zh) * 2014-11-13 2016-05-25 英飞凌科技奥地利有限公司 用于iii族氮化物半导体器件的图案化的背势垒
CN106992210A (zh) * 2016-01-21 2017-07-28 罗伯特·博世有限公司 用于制造横向hemt的装置和方法
CN105932062A (zh) * 2016-05-19 2016-09-07 杭州电子科技大学 一种具有埋氧场板的soi ldmos器件
CN105932062B (zh) * 2016-05-19 2019-04-02 杭州电子科技大学 一种具有埋氧场板的soi ldmos器件
US11862719B2 (en) 2016-06-24 2024-01-02 Wolfspeed, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
TWI607565B (zh) * 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件
US10217855B2 (en) 2016-12-20 2019-02-26 Nuvoton Technology Corporation Semiconductor substrate and semiconductor device
US12009207B2 (en) 2017-05-12 2024-06-11 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
CN112368843A (zh) * 2018-07-06 2021-02-12 美国亚德诺半导体公司 具有后场板的复合器件
CN113950748A (zh) * 2019-01-28 2022-01-18 沃孚半导体公司 具有隐埋p型层的iii族氮化物高电子迁移率晶体管及其制造方法
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same

Also Published As

Publication number Publication date
CN103178108B (zh) 2016-12-28
US9196693B2 (en) 2015-11-24
DE102012224047B4 (de) 2019-07-04
US9397208B2 (en) 2016-07-19
US9024356B2 (en) 2015-05-05
US20160043210A1 (en) 2016-02-11
JP5628276B2 (ja) 2014-11-19
US20130153967A1 (en) 2013-06-20
JP2013131755A (ja) 2013-07-04
DE102012224047A1 (de) 2013-06-27
US20150214311A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN103178108B (zh) 具有掩埋式场板的化合物半导体器件
CN207664048U (zh) 半导体器件
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
EP2165367B1 (en) Improved power switching transistors
US6791143B2 (en) Power semiconductor devices having laterally extending base shielding regions that inhibit base reach-through
CN110392929A (zh) 氮化镓晶体管
CN103890923A (zh) 半导体器件
CN107482059B (zh) 一种GaN异质结纵向逆导场效应管
CN104380458A (zh) 利用电导调制在氮化镓材料中用于结终端的方法和系统
KR20180063848A (ko) 고전자이동도 트랜지스터 디바이스
CN114447102A (zh) 具有衬底上复合半导体层的氮化镓异质结场效应晶体管
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
CN112993007A (zh) 超结结构及超结器件
US11923448B2 (en) High voltage blocking III-V semiconductor device
CN104409500A (zh) 射频ldmos及其制作方法
CN101512738B (zh) 半导体器件和形成半导体器件的方法
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN109888010B (zh) 具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法
CN113707709B (zh) 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法
GB2548126A (en) A SiC trench transistor
EP0890183B1 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
KR100933383B1 (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법
CN102810563B (zh) 横向沟槽mesfet
JP2002246397A (ja) 炭化珪素半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant