KR100933383B1 - 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법 - Google Patents

접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100933383B1
KR100933383B1 KR1020070108447A KR20070108447A KR100933383B1 KR 100933383 B1 KR100933383 B1 KR 100933383B1 KR 1020070108447 A KR1020070108447 A KR 1020070108447A KR 20070108447 A KR20070108447 A KR 20070108447A KR 100933383 B1 KR100933383 B1 KR 100933383B1
Authority
KR
South Korea
Prior art keywords
type
high concentration
schottky
junction
ion implantation
Prior art date
Application number
KR1020070108447A
Other languages
English (en)
Other versions
KR20090042598A (ko
Inventor
강인호
김상철
김남균
방욱
주성재
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020070108447A priority Critical patent/KR100933383B1/ko
Publication of KR20090042598A publication Critical patent/KR20090042598A/ko
Application granted granted Critical
Publication of KR100933383B1 publication Critical patent/KR100933383B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 접합장벽 쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법에 관한 것으로, 트렌치 구조의 상단에 위치한 게이트 전극과; 상기 전극 아래 누설전류를 감소시키며 항복전압을 증가시키는 고농도 p형 접합장벽쇼트키 구조와; 상기 트렌치 측면벽에 오믹특성을 향상시키기 위한 고농도 n형 SiC 반도체와; 상기 고농도 n형 SiC 반도체에 오믹접촉된 소스전극과; 상기 고농도 p형 SiC 반도체 및 소스전극 아래에 형성되고 트렌치의 중심을 향해 상기 고농도 n형 SiC 반도체 보다 더 깊이 형성된 고농도 p형 반도체와; 상기 고농도 p형 SiC 반도체 아래 항복전압을 높이기 위한 저농도 n형 SiC 드리프트층과; 상기 드리프트층 아래 오믹특성을 향상하기 위한 고농도 n형 SiC 기판과; 상기 기판 아래 오믹접촉된 드레인전극을 갖는 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터 게이트 구조를 갖도록 구성된 것을 특징으로 한다.
이와 같은 본 발명에 의한 MESFET 구조에서는 기존의 전력용 SiC MESFET의 단점인 높은 누설전류와 낮은 항복전압을 개선하고 게이트와 소스간의 기생 커패시턴스를 감소시켜 스위칭속도를 증가시킬 수 있다.
탄화규소(SiC), 쇼트키 접합형 전계효과 트랜지스트(MESFET), 접합장벽쇼트키 게이트 구조, 항복전압, 누설전류

Description

접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법{A SiC power metal semiconductor field effect transistor having a junction barrier Schottky gate structure and manufacturing thereof}
본 발명은 접합장벽 쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법에 관한 것이다.
기존의 전력용 쇼트키 접합형 전계효과 트랜지스터(MESFET)는 게이트가 트렌치의 아래쪽에 위치하여 일부 트렌치벽 위에 위치하는 게이트 전극에 음의 전압을 인가하여 확장된 공핍층으로 소스와 드레인간의 채널을 차단하고 있다.
이러한 구조는 비교적 낮은 동작전압을 필요로 하는 고주파용 소자로서는 유용하나 높은 항복전압을 요구하는 전력응용으로는 부적합하다. 잘 알려진 바와 같이 순수한 쇼트키접합은 이러한 접합을 갖는 다이오드에서와 같이 드레인전압이 증가할수록 금속층에 의한 image force에 의해 동일 구조를 갖는 소자의 누설전류에 지대한 영향을 미치는 쇼트키장벽이 낮아지는 특징을 가지고 있다.
도1은 종래의 종래의 전력용 쇼트키 접합형 전계효과 트랜지스터(MESFET)의 구조를 보여주고 있다.
MESFET는 게이트가 트렌치의 아래쪽에 위치하여 일부 트렌치벽 위에 위치하는 게이트전극(100)에 음의 전압을 인가하여 확장된 공핍층(120)으로 상술한 바와같이 소스와 드레인 간의 채널을 차단한다. 이러한 구조는 비교적 낮은 동작전압을 필요로 하는 고주파용 소자로서는 유용하나 높은 항복전압을 요구하는 전력응용으로는 부적합하다.
잘 알려진 바와 같이 순수한 쇼트키접합은 이러한 접합을 갖는 다이오드에서와 같이 드레인전압(150)이 증가할수록 금속층에 의한 전기 영상력(image force)에 의해 동일 구조를 갖는 소자의 누설전류에 지대한 영향을 미치는 쇼트키 장벽이 낮아지는 특징을 가지고 있다.
또한 동일 구조를 갖는 트랜지스터에서 게이트 전극에서의 누설전류는 공핍층(120)내에 모빌 캐리어(mobile carrier)를 증가시키고 전계강도가 가장 높은 게이트-드레인 영역에서 충돌 이온 비율(impact ionization rate)을 높여 결국 항복전압의 감소를 가져온다.
또한 기존의 구조는 게이트와 드레인간의 간격이 작아 이들 사이의 기생 커패시턴스를 증가시킨다. 게이트-드레인의 기생 커패시턴스는 소위 밀러 커패시턴스로서 이득이 곱해진 만큼의 크기로 입력측 커패시턴스에 추가되어 스위칭특성에 중요한 요소인 라이즈 타임(rise time) 및 폴 타임(fall time)을 증가시키는 요인이 된다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로서,
본 발명의 목적은 순수한 쇼트키 게이트 구조 대신 고농도 p형 접합을 순수한 쇼트키 게이트 사이에 삽입시킨 이른바 접합장벽쇼트키 게이트 구조를 사용함으로써 드레인전압의 증가에 따르는 누설전류를 감소시키고 항복전압을 증가시키는 것이다.
다른 목적은 게이트와 드레인간의 이격거리를 증대시켜 이들 사이에 존재하는 기생커패시턴스를 줄여 향상된 스위칭특성을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 쇼트키 접합형 전계효과 트랜지스터(MESFET)는 트렌치 구조의 상단에 위치한 게이트 전극과; 상기 전극 아래 누설전류를 감소시키며 항복전압을 증가시키는 고농도 p형 접합장벽쇼트키 구조와; 상기 트렌치 측면벽에 오믹특성을 향상시키기 위한 고농도 n형 SiC 반도체와; 상기 고농도 n형 SiC 반도체에 오믹접촉된 소스전극과; 상기 고농도 p형 SiC 반도체 및 소스전극 아래에 형성되고 트렌치의 중심을 향해 상기 고농도 n형 SiC 반도체 보다 더 깊이 형성된 고농도 p형 반도체와; 상기 고농도 p형 SiC 반도체 아래 항복전압을 높이기 위한 저농도 n형 SiC 드리프트층과; 상기 드리프트층 아래 오믹특성을 향상하기 위한 고농도 n형 SiC 기판과; 상기 기판 아래 오믹접촉된 드레인전극을 갖는 접합장벽쇼트키 게이트 구조를 갖도록 구성된 것을 특징으로 한다.
또한 게이트를 트렌치 아래쪽이 아닌 트렌치의 위쪽에 배치시킴으로써 게이트와 드레인간의 이격거리를 증가시켜 기생커패시턴스를 줄이고 스위칭특성을 향상시키는 것을 특징으로 한다.
이상에서와 같이 본발명에 의한 SiC 쇼트키 접합형 전계효과 트랜지스터(MESFET)는 접합장벽쇼트키 구조를 게이트에 적용하여 누설전류를 감소시켜 항복전압을 향상시킬 수 있으며 게이트와 드레인간의 이격거리를 증가시켜 이들 전극간에 존재하는 기생커패시턴스를 줄임으로써 스위칭속도를 개선시킬 수 있다.
부가적으로 본 발명에 의한 MESFET를 SiC 전력소자에서 흔히 사용되는 발리거 페어( Baliga pair)를 사용하면 Si MOSFET와 함께 높은 항복전압을 가지면서도 본 발명에 의한 구조에 기생적으로 존재하는 쇼트키다이오드로 인해 스위칭특성을 크게 향상할 수 있는 장점도 있다.
이하 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 접합장벽 쇼트키 게이트 구조를 갖는 쇼트키 접합형 전계효과 트랜지스터(MESFET)의 제 1 실시예를 나타낸다.
먼저 소자에 사용될 4H-SiC 기판의 구조를 도2를 참조하면서 설명한다.
기판(270)은 4H-SiC로서 농도는 가능하면 높을수록 좋으나 0.03Ωcm 이하면 적당하다.
또 이론적으로 계산된 결과보다 낮은 항복이 일어나지 않도록 격자결함이 적은 것을 사용한다. 기판 위에는 소자의 응용에 적당한 항복전압을 제공하면서도 가능한 낮은 저항을 갖는 드리프트층(260)이 존재한다. 드리프트층의 두께(d) 및 농도(ND)는 응용에 따라 달라지지만 펀치쓰루(punch-though)형의 항복이 일어난다고 가정하면 다음과 같은 수식에 의해 결정할 수 있다.
(수학식1)
Figure 112007077035340-pat00001
(수학식2)
Figure 112007077035340-pat00002
여기서, εSiC, Ec, q, BV는 각각 4H-SiC의 유전상수, 4H-SiC의 절연강도, 기본전하량, 항복전압을 의미한다.
그러나 수학식1 및 수학식2를 이용하는 것은 이상적인 경우에 해당하며 다만 이를 기준으로 적당히 두꺼운 드리프트층을 선택하는데 일반적으로 1000V급의 MESFET을 제작한다고 가정하면 두께는 14um이며 n형의 도핑농도 4×1015cm-3인 것을 사용한다.
본 발명의 쇼트키 접합형 전계효과 트랜지스터는 도 2에서와 같이 트렌치(1) 구조의 상단에 위치한 게이트 전극(200)이 위치한다.
그리고 상기 게이트전극(200) 아래 누설전류를 감소시키며 항복전압을 증가시키기위하여 고농도 p형 접합장벽쇼트키 구조를 형성한다.
다음에 상기 트렌치(1) 측면벽에 오믹특성을 향상시키기 위한 고농도 n형 SiC 반도체(210)을 형성한 후 이 고농도 n형 SiC 반도체(210)에 오믹접촉된 소스전극(220)을 형성한다.
그리고 고농도 p형 SiC 반도체 및 소스전극 아래에 형성되도록 트렌치(1)의 중심을 향해 상기 고농도 n형 SiC 반도체(210) 보다 더 깊이 형성되도록 고농도 p형 반도체(240) 층이 형성되게 한다.
다음에 상기 고농도 p형 SiC 반도체층(240)의 아래 항복전압을 높이기 위한 저농도 n형 SiC 드리프트층(260)을 형성하고, 상기 드리프트층(260) 아래에 있는 기판(270)에 오믹특성이 향상하기 위하여 고농도 n형 SiC 기판(270)을 사용한다.
상기 기판 아래 오믹접촉된 드레인전극(280)이 형성되게 하여 전력용 SiC 쇼트키 접합형 전계효과 트랜지스터가 완성된다.
상기와 같은 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터를 제조방법을 도3의 제 1 실시예에 의하여 설명한다.
(a)트렌치 형성단계
도 3a 도면과 같은 사양의 4H-SiC 기판(270)에 트렌치(1)를 형성한다.
이 트렌치는 종래의 MESFET와 달리 게이트전극과 드레인전극간의 이격거리를 증가시키기 위해 형성한다.
트렌치의 깊이는 MESFET의 핀치오프(pinch-off) 전압 및 턴온저항과 밀접한 관계가 있는 것으로 트렌치 깊이가 깊을수록 핀치 오프전압은 낮아지며(절대값은 커진다), 소스전극의 유효면적이 넓어져 턴온저항이 감소한다.
이후 단계에서 형성될 고농도 p층을 고려하면 1.5um 이상이 적당하며 폭도 1.5um 이상이 적당하다.
그러나 폭은 게이트의 실효길이에 해당하므로 폭을 너무 증가시키면 스위칭속도가 저하되기 때문에 5um 이상을 넘어가는 것은 좋지 않다.
또 게이트 폭을 증가하면 소자전체의 전류밀도가 낮아지므로 앞서 언급한 범위 내에서 가능하면 줄이는 것이 유리하다.
(b)제 1이온 주입단계
형성된 트렌치(1)에서 종래의 게이트구조에서 발생하는 드레인 전압의 증가에 따른 쇼트키장벽이 낮아지는 현상을 억제하여 누설전류를 감소시킬 필요가 있다.
누설전류가 감소되면, 항복전압이 증가되는 것으로 접합장벽 쇼트키 게이트 구조를 만들기 위해 고농도 p형의 반도체를 형성한다.
즉, 알루미늄(Al)이나 보론(B)을 이온주입 방식으로 주입한다. 다만 SiC는 단단한 물질이므로 일반적으로 600oC 이상의 고온에서 이온을 주입한다는 점이 기존 의 실리콘공정과의 차이이다.
이온주입은 최종적으로 형성된 접합이 상자형태가 되도록 다단계로 주입한다. 특히 이 단계에서는 실질적으로 두 번의 주입과정이 필요한데 첫 번째는 트렌치 상단에 접합장벽쇼트키 구조 및 소스전극이 형성될 트렌치의 골 부위에 이온을 수직으로 실시하는 것이며, 두 번째는 측면쪽에 이온이 주입될 수 있도록 40o 이상의 주입각도를 가지고 실시하고 있는 특징이 있다(도 3b).
(c) 제 2이온주입 단계
소스 오믹특성을 향상 시킬 수 있도록 n형 반도체를 형성하는 과정으로 질소(N)을 도 3b 단계보다 낮은 각도로 주입한다. 이렇게 하는 이유는 이온이 들어가는 깊이를 조절하여 트렌치 골부근의 측면에 주입된 Al(혹은 B) 이온들이 확산공정을 거친 뒤 n형 접합보다 더 깊이 들어가 게이트가 충분히 채널을 핀치(pinch-off)시킬 수 있도록 하기 위함이다.
(c1) 이온 활성화 단계
이온주입 공정을 완료하면 제 1이온주입 단계(b)와 제 2이온주입단계(c)에서 주입된 이온들이 전기적으로 활성화되도록 이온활성화공정을 수행한다.
이온활성화공정은 아르곤(Ar) 분위기 및 1600oC 이상의 고온에서 30분 가량 수행한다.
(d) 소스 및 드레인 전극 형성단계
이 단계에서는 소스와 드레인의 오믹전극을 형성하기 위해 니켈(Ni) 혹은 티 타늄/알루미늄(Ti/Al)을 일반적인 반도체 제조공정을 사용하여 도3d와 같이 증착하고 950oC 이상의 열처리를 수행한다.
(e) 게이트 전극 형성단계
이 단계에서는 쇼트키 접합형 게이트전극을 형성하기 위해 Ti나 Ni을 증착하여 도 3e와 같이 완성한다.
다음은 또 다른 제 2실시예에 의하여 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터를 제조라는 과정을 도 4에 의하여 설명한다.
상기 도면에서 도3과 도4의 차이는 트렌치(1) 골 아래의 p형 반도체를 형성하는 방법의 차이의 차이가 있다.
(a) 제 1 이온주입단계
이 단계에서 일반적인 반도체 제조공정을 사용하여 p형의 반도체를 형성하는 것으로 앞에서 언급한 것처럼 알루미늄(Al)이나 보론(B)을 일반적인 이온주입 방식으로 주입하여 도 4a와 같이 기판이 형성되게한다.
(b) 에피탁시 성장단계
다음 단계에서 에피탁시 성장기법을 이용하여 4H-SiC를 성장시켜 도 4b와 같은 상태를 유지한다.
(c) 트렌치 형성단계
종래의 MESFET와 달리 게이트전극과 드레인전극의 이격거리를 증가시키기 위해 형성하며, 여기서 트랜치의 형성은 포토레지스트 층을 도포하여 이온주입용 마스크를 형성한후 식각 처리하여 도 4d의 트렌치(1)얻는다.
(d) 제 2이온주입단계
이 단계에서는 트렌치 상단에 접합장벽 쇼트키를 형성하기 위해 Al이나 B을 주입함으로써 도3의 (b) 단계까지 완성시킨다. 제 2실시 예에서와 같이 트렌치 골아래의 p형 반도체를 형성하면 확산에 의존하지 않고서도 이 접합을 n형 반도체보다 트렌치 안쪽으로 깊이 넣을 수 있다는 장점이 있으며, 이후 공정은 제 1실시 예의 (c) 단계 이후와 동일하여 생략한다.
이상과 같이 본 발명은 게이트 누설전류를 감소하고 항복전압을 향상시킬 수가 있으며, 순수한 쇼트키접합이 아닌 접합장벽쇼트키(Junction Barrier Schottky) 구조를 사용하여 드레인 전압의 증가에 따른 쇼트키 장벽감소 현상을 억제할 수가 있다.
또한 MESFET의 스위칭속도를 향상시키기 위하여 게이트를 트렌치 아래쪽이 아닌 트렌치의 위쪽에 배치시킴으로써 게이트와 드레인 사이 거리를 증대시켜 기생 커패시턴스를 감소시켜 스위칭 속도를 증가시킬 수 있는 특징이 있다.
도 1은 종래의 전력용 쇼트키 접합형 전계효과 트랜지스터의 구조를 나타낸 단면도,
도 2는 본 발명에 의한 전력용 쇼트키 접합형 전계효과 트랜지스터의 구조를 나타낸 단면도,
도 3은 본 발명의 제 1실시예에 의한 전력용 쇼트키 접합형 전계효과 트랜지스터의 제조방법을 나타낸 공정도,
도 4는 본 발명의 제 2실시예에 의한 전력용 쇼트키 접합형 전계효과 트랜지스터의 제조방법을 나타낸 공정도이다.
<본 발명의 주요 부호에 대한 설명>
100, 200: 게이트전극 110, 210: 소스전극
120, 250: 공핍영역 130, 260: n형 SiC 드리프트층
140, 270: n+형 SiC 기판 150, 280: 드레인전극
220, 240: p+형 SiC 230: n+형 SiC

Claims (6)

  1. 트렌치(1) 구조의 상단에 위치한 게이트 전극(200)과;
    상기 전극 아래 누설전류를 감소시키며 항복전압을 증가시키는 고농도 p형 접합장벽쇼트키 구조와;
    상기 트렌치 측면벽에 오믹특성을 향상시키기 위한 고농도 n형 SiC 반도체(210)와;
    상기 고농도 n형 SiC 반도체에 오믹접촉된 소스전극(220)과;
    상기 고농도 p형 SiC 반도체 및 소스전극 아래에 형성되고 트렌치의 중심을 향해 상기 고농도 n형 SiC 반도체 보다 더 깊이 형성된 고농도 p형 반도체(240)와;
    상기 고농도 p형 SiC 반도체 아래 항복전압을 높이기 위한 저농도 n형 SiC 드리프트층(260)과;
    상기 드리프트층 아래 오믹특성을 향상하기 위한 고농도 n형 SiC 기판(270)과;
    상기 기판 아래 오믹접촉된 드레인전극(280)을 갖는 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터
  2. 제 1항에 있어서,
    상기 고농도 p형 반도체(240)의 접합장벽 쇼트키 게이트에서 p형 라인의 너 비 및 간격을 변화시킨 구조로 이루어져 있는 것을 특징으로 하는 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터
  3. 제 1항에 있어서,
    상기 고농도 p형 반도체(240)의 접합장벽 쇼트키 게이트에서 p형 반도체의 패턴을 선이 아닌 원이나 육각형 구조로 이루어져 있는 것을 특징으로 하는 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터
  4. 게이트전극과 드레인전극간의 이격거리를 증가시키기 위하여 형성되는 트렌치 형성단계와;
    상기 트렌치(1) 형성 후 p형의 반도체를 형성하기 위하여 알루미늄(Al)이나 보론(B)을 이온주입 방식으로 주입하는 제 1이온주입 단계와;
    제 1이온주입 단계를 수행후 소스 오믹특성을 향상 시킬 수 있도록 n형 반도체를 형성하기 위하여 질소(N)를 주입시키는 제 2이온주입 단계와;
    상기 이온주입 공정의 완료시 아르곤(Ar) 분위기 및 1600oC 이상의 고온에서 30분 가량 실행하는 이온 활성화 단계와;
    이온 활성화 단계후 소스와 드레인의 오믹전극을 형성하기 위해 니켈(Ni) 혹은 티타늄/알루미늄(Ti/Al)을 증착하고 950oC 이상의 열처리를 수행하는 소스 및 드레인 전극 형성단계와;
    소스 및 드레인 전극 형성단계 후 쇼트키 접합형 게이트전극을 형성하기 위해 Ti나 Ni을 증착하여 형성되는 전극 형성단계와;
    로 이루어진 것을 특징으로 하는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터의 제조방법
  5. 제 4항에 있어서,
    제 1이온 주입단계에서 알루미늄(Al)이나 보론(B)을 40o 이상의 각도로 주입하고, 제 2이온주입 단계에서 질소(N)를 40o 이하의 각도로 주입하는 것을 특징으로 하는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터의 제조방법
  6. p형의 반도체를 형성하기 위하여 알루미늄(Al)이나 보론(B)을 일반적인 이온주입 방식으로 주입하는 제 1이온주입단계와;
    제 1이온주입단계 후 에피탁시 성장기법을 이용하여 4H-SiC를 성장시키는 에피탁시 성장단계와;
    에피탁시 성장단계 후 게이트전극과 드레인전극간의 이격거리를 증가시키기 위하여 트렌치를 형성하는 트렌치 형성단계와;
    트렌치형성 후 p형의 반도체를 형성하기 위하여 알루미늄(Al)이나 보론(B)을 이온주입 방식으로 주입하는 제 2이온주입단계와;
    상기 이온주입 공정의 완료시 아르곤(Ar) 분위기 및 1600oC 이상의 고온에서 30분 가량 실행하는 이온 활성화 단계와;
    이온 활성화 단계후 소스와 드레인의 오믹전극을 형성하기 위해 니켈(Ni) 혹은 티타늄/알루미늄(Ti/Al)을 증착하고 950oC 이상의 열처리를 수행하는 소스 및 드레인 전극 형성단계와;
    소스 및 드레인 전극 형성단계 후 쇼트키 접합형 게이트전극을 형성하기 위해 Ti나 Ni을 증착하여 형성되는 전극 형성단계와;
    로 이루어진 것을 특징으로 하는 고전압 탄화규소 쇼트키 접합형 전계효과 트랜지스터의 제조방법
KR1020070108447A 2007-10-26 2007-10-26 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법 KR100933383B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108447A KR100933383B1 (ko) 2007-10-26 2007-10-26 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108447A KR100933383B1 (ko) 2007-10-26 2007-10-26 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090042598A KR20090042598A (ko) 2009-04-30
KR100933383B1 true KR100933383B1 (ko) 2009-12-22

Family

ID=40765303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108447A KR100933383B1 (ko) 2007-10-26 2007-10-26 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100933383B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216407A (ja) 1999-01-20 2000-08-04 Fuji Electric Co Ltd 炭化けい素縦形fetおよびその製造方法
JP2003031591A (ja) 2001-05-08 2003-01-31 Denso Corp 炭化珪素半導体装置及びその製造方法
KR20070083844A (ko) * 2004-11-18 2007-08-24 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 탄화규소 mos 전계 효과 트랜지스터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216407A (ja) 1999-01-20 2000-08-04 Fuji Electric Co Ltd 炭化けい素縦形fetおよびその製造方法
JP2003031591A (ja) 2001-05-08 2003-01-31 Denso Corp 炭化珪素半導体装置及びその製造方法
KR20070083844A (ko) * 2004-11-18 2007-08-24 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 탄화규소 mos 전계 효과 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090042598A (ko) 2009-04-30

Similar Documents

Publication Publication Date Title
US10784338B2 (en) Field effect transistor devices with buried well protection regions
US10700192B2 (en) Semiconductor device having a source electrode contact trench
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10741682B2 (en) High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US20210098568A1 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US10355123B2 (en) Silicon-carbide trench gate MOSFETs and methods of manufacture
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP5586887B2 (ja) 半導体装置及びその製造方法
CN109920854B (zh) Mosfet器件
US9306061B2 (en) Field effect transistor devices with protective regions
US11888032B2 (en) Method of producing a silicon carbide device with a trench gate
CN107039268B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
KR100933383B1 (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법
KR20200039235A (ko) 반도체 소자 및 그 제조 방법
US20230049364A1 (en) Transistor device and method for producing thereof
US20230352520A1 (en) Wide band gap semiconductor device
EP0890183B1 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
KR20230093791A (ko) 절연 또는 반절연 SiC 기판에 구현된 SiC 반도체 소자 및 그 제조 방법
Zhihong GaN Vertical Power Devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee