WO2012131898A1 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
WO2012131898A1
WO2012131898A1 PCT/JP2011/057787 JP2011057787W WO2012131898A1 WO 2012131898 A1 WO2012131898 A1 WO 2012131898A1 JP 2011057787 W JP2011057787 W JP 2011057787W WO 2012131898 A1 WO2012131898 A1 WO 2012131898A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
gate insulating
silicon carbide
film
metal oxide
Prior art date
Application number
PCT/JP2011/057787
Other languages
English (en)
French (fr)
Inventor
浩孝 濱村
泰洋 嶋本
泰之 沖野
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to US13/884,956 priority Critical patent/US9000448B2/en
Priority to JP2013506914A priority patent/JP5584823B2/ja
Priority to PCT/JP2011/057787 priority patent/WO2012131898A1/ja
Publication of WO2012131898A1 publication Critical patent/WO2012131898A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a silicon carbide semiconductor device.
  • Silicon carbide is a material that can reduce the loss of FET (Field Effect Transistor) because the dielectric breakdown electric field is about 10 times larger than Si, and the drift layer that maintains the breakdown voltage can be made thin and highly concentrated. It is. For this reason, MOSFETs (Metal Oxide Semiconductor FETs) using SiC are attracting attention as next-generation high breakdown voltage / low loss switching devices.
  • FET Field Effect Transistor
  • reference numeral 1 denotes an n + substrate serving as a drain region
  • 2 denotes an n ⁇ drift layer
  • 3 denotes a p base region
  • 4 denotes a p + contact region
  • 5 denotes an n + source region
  • 6 denotes a gate insulating film
  • 7 denotes a gate.
  • An electrode, 8 is an interlayer insulating film for electrically insulating the source / gate
  • 9 is a source electrode
  • 10 is a drain electrode.
  • the quality of the interface between SiC and the gate insulating film is one of the factors that have a great influence on the device performance of this MOSFET.
  • silicon dioxide is generally used by a method such as thermal oxidation or chemical vapor deposition (CVD), but there are many interface states at the so-called MOS interface of silicon dioxide / silicon carbide. Since (trap) exists, the channel mobility becomes very low, the on-resistance of the element increases, and there is a problem that the loss during the on operation increases.
  • Patent Document 2 reports a method in which an oxide film is formed by a deposition method after direct heat treatment of SiC using dinitrogen monoxide gas (N 2 O) or nitrogen monoxide (NO).
  • N 2 O dinitrogen monoxide gas
  • NO nitrogen monoxide
  • Non-Patent Document 1 reports a method of forming a gate insulating film after performing nitrogen implantation on a SiC substrate.
  • Patent Document 3 reports a method of forming 0.3 to 0.9 nm of SiO 2 as a gate insulating film on a SiC substrate and depositing aluminum oxide on the SiC substrate at a temperature of 300 degrees or less and 10 to 100 nm. Yes.
  • SiO 2 is formed as a gate insulating film on a SiC substrate, and then a high dielectric film is deposited, and further SiO 2 is deposited thereon. Methods for depositing and improving dielectric breakdown properties have been reported.
  • a silicon carbide semiconductor including a silicon carbide substrate, a gate insulating film formed on the silicon carbide substrate, a gate electrode formed on the gate insulating film, and a MOSFET having a source region formed on the silicon carbide substrate
  • nitrogen introduced into the channel region of the MOSFET or the interface between the silicon carbide substrate and the gate insulating film, and a metal oxide film having a thickness of 10% or less of the thickness of the gate insulating film in the gate insulating film.
  • the threshold voltage (Vth) of the MOSFET can be shifted in the positive direction. That is, it is possible to realize both high mobility and normally-off when combined with a means for improving the mobility by introducing nitrogen into the channel region or the SiC substrate interface of the SiC substrate.
  • Vth threshold voltage
  • a metal oxide film having a thickness of 10% or less of the thickness of the gate insulating film it is possible to provide a silicon carbide semiconductor device that achieves both high mobility and normally-off and has higher reliability. be able to.
  • FIG. 4 is the film thickness dependence of the mobility of the SiC MOSFET according to one embodiment of the present invention.
  • FIG. 5 is a relationship between the threshold (Vth) shift amount of the SiC MOSFET according to one embodiment of the present invention and the ratio of the aluminum oxide film thickness to the entire gate insulating film.
  • 3 shows the relationship between the gate voltage shift amount after electrical stress of the SiC MOSFET according to one embodiment of the present invention and the ratio of the aluminum oxide film thickness to the entire gate insulating film. It is sectional drawing which showed the outline of SiC MOSFET in connection with Example 2 of this invention.
  • FIG. 1 is a cross-sectional view of a silicon carbide semiconductor device according to Example 1 of the present invention.
  • reference numeral 1 denotes an n + substrate serving as a drain region
  • 2 denotes an n ⁇ drift layer
  • 3 denotes a p base region
  • 4 denotes a p + contact region
  • 5 denotes an n + source region
  • 6 denotes a gate insulating film
  • 7 denotes a gate.
  • An electrode, 8 is an interlayer insulating film for electrically insulating the source / gate
  • 9 is a source electrode
  • 10 is a drain electrode.
  • reference numerals 1 and 2 may be collectively referred to as a SiC substrate, and nitrogen is introduced into the surface (channel region) of the n ⁇ drift layer 2 or the interface between the gate insulating film and the SiC substrate.
  • the gate insulating film 6 is composed of a laminated film in which a first gate insulating film 6a, a metal oxide film 6b, and a second gate insulating film 6c are sequentially formed from the SiC substrate side.
  • the second gate insulating film 6c is made of, for example, a silicon oxide film
  • the metal oxide film 6b is made of, for example, a metal oxide film such as aluminum oxide.
  • the film thickness of the first gate insulating film 6a is 3 nm or more, and the metal oxide film 6b is separated from the surface of the SiC substrate by 3 nm or more.
  • the total film thickness of the gate insulating film 6 is not less than 30 nm and not more than 100 nm.
  • the thickness ratio of the metal oxide film 6b to the entire gate insulating film 6 is 10% or less.
  • a substrate on which an n ⁇ drift layer 2 is laminated on an SiC substrate 1 is prepared.
  • the n ⁇ drift layer 2 formed on the SiC substrate 1 is patterned with an ion implantation mask material, and Al is ion-implanted to form the p-type base region 3.
  • the ion implantation conditions at this time are a dose of 3 ⁇ 10 13 cm ⁇ 2 .
  • the p-type base region 3 is formed with a doping concentration of about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3 and a thickness of about 0.5 to 3.0 ⁇ m.
  • an ion implantation mask material is patterned on the surfaces of the n ⁇ drift layer 2 and the p-type base region 3, and Al is ion-implanted to form the p + contact region 4.
  • the nitrogen to form a n + source region 5 Ion implantation.
  • the ion implantation masking agent is patterned, and nitrogen is ion-implanted only into the n ⁇ drift layer 2 (channel region). Thereby, nitrogen is introduced into the channel region.
  • the first gate insulating film 6a is formed by thermal oxidation within a process temperature range of about 1000 to 1300 degrees.
  • the first gate insulating film 6a is formed using NO gas or N 2 O gas, for example. Thereby, nitrogen is introduced into the interface between the SiC substrate and the gate insulating film.
  • the film thickness of the first gate insulating film 6a is 3 nm or more.
  • a metal oxide film 6b and a second gate insulating film are sequentially formed.
  • the thickness of the metal oxide film 6b is 10% or less of the entire thickness of the gate insulating film 6.
  • the entire thickness of the gate insulating film 6 is not less than 30 nm and not more than 100 nm.
  • the metal oxide film is, for example, aluminum oxide.
  • the gate electrode 7 is formed from polycrystalline silicon. Thereafter, an insulating interlayer 8 is formed on the surface of the gate electrode 7. Then, an etching mask material is patterned on the interlayer insulating film 8, and the interlayer insulating film 8 and the gate insulating film 6 are processed by dry etching to form a contact window in which the p + contact region 4 and the n + source region 5 are exposed. . Finally, after removing the mask material, the drain electrode 10 is formed on the surface of the n + substrate 1. Thereafter, the source electrode 9 is formed in a predetermined contact window where the p + contact region 4 and the n + source region 5 are exposed, whereby the MOSFET shown in FIG. 1 is completed.
  • FIG. 3 shows the relationship between the thickness of the first gate insulating film thickness of the silicon carbide semiconductor device according to the first embodiment of the present invention and the mobility of the MOSFET.
  • the mobility when the thickness of the first gate insulating film was 5 nm was defined as 100. Since the mobility tends to saturate at 3 nm or more, the first gate insulating film thickness is more preferably 3 nm or more.
  • the shift amount of the threshold voltage (Vth) was evaluated by variously changing the ratio of the aluminum oxide film thickness 6b of the silicon carbide semiconductor device according to Example 1 of the present invention to the total film thickness of the gate insulating film 6.
  • FIG. 4 shows the result.
  • the vertical axis represents the shift amount of the threshold voltage (Vth) to the positive side
  • the horizontal axis represents the ratio of the aluminum oxide film thickness 6b to the total film thickness of the gate insulating film 6.
  • the amount of shift is 10% of the total thickness of the gate oxide film 6 of the aluminum oxide film thickness 6b. It shows a saturation tendency around%. It can also be seen that the threshold voltage (Vth) shift effect can be obtained even at a very small ratio of 0.5% or more.
  • the electrical characteristics were evaluated by variously changing the ratio of the metal oxide film 6b to the total thickness of the gate insulating film 6 of the metal oxide film of the silicon carbide semiconductor device according to Example 1 of the present invention, which exceeded 10%.
  • Vth threshold voltage
  • the thickness ratio of the metal oxide film 6b is desirably 10% or less from the viewpoint of reliability.
  • the amount of change in the stress voltage can be reduced if it is 5% or less. From the above results, the ratio of the metal oxide film 6b to the total film thickness of the gate oxide film 6 is preferably 10% or less, and more preferably 5% or less.
  • metal oxide film aluminum oxide is exemplified as the metal oxide film, but the present invention is not limited to this, and any of titanium oxide, tantalum oxide, hafnium oxide, and zirconium oxide may be used. Good.
  • reference numeral 1 denotes an n + substrate serving as a drain region
  • 2 denotes an n ⁇ drift layer
  • 3 denotes a p base region
  • 4 denotes a p + contact region
  • 5 denotes an n + source region
  • 6 denotes a gate insulating film
  • 7 denotes a gate.
  • An electrode, 8 is an interlayer insulating film for electrically insulating the source / gate
  • 9 is a source electrode
  • 10 is a drain electrode.
  • reference numerals 1 and 2 may be collectively referred to as a SiC substrate, and nitrogen is introduced into the surface (channel region) of the n ⁇ drift layer 2 or the interface between the gate insulating film and the SiC substrate.
  • a first gate insulating film 6a, a silicon nitride film (SiN film) 6d, a metal oxide film 6b, a silicon nitride film (SiN film) 6e, and a second gate insulating film 6c are sequentially formed from the SiC substrate side.
  • the first gate insulating film 6a and the second gate insulating film 6c are made of, for example, a silicon oxide film
  • the metal oxide film 6b is made of, for example, a metal oxide film such as aluminum oxide.
  • silicon nitride films (6d, 6e) are formed above and below, and each film is in contact with the metal oxide film.
  • the film thickness of the first gate insulating film 6a is 3 nm or more, and the metal oxide film 6b is separated from the surface of the SiC substrate by 3 nm or more.
  • the total film thickness of the gate insulating film 6 is not less than 30 nm and not more than 100 nm.
  • the thickness ratio of the metal oxide film 6b to the entire gate insulating film 6 is 10% or less.
  • a substrate in which an n ⁇ drift layer 2 is laminated on a SiC substrate 1 is prepared.
  • the n ⁇ drift layer 2 formed on the SiC substrate 1 is patterned with an ion implantation mask material, and Al is ion-implanted to form the p-type base region 3.
  • the ion implantation conditions at this time are a dose of 3 ⁇ 10 13 cm ⁇ 2 .
  • the p-type base region 3 is formed with a doping concentration of about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3 and a thickness of about 0.5 to 3.0 ⁇ m.
  • an ion implantation mask material is patterned on the surfaces of the n ⁇ drift layer 2 and the p-type base region 3, and Al is ion-implanted to form the p + contact region 4.
  • the nitrogen to form a n + source region 5 Ion implantation.
  • the ion implantation masking agent is patterned, and nitrogen is ion-implanted only into the n ⁇ drift layer 2 (channel region). This introduces nitrogen into the channel region.
  • the first gate insulating film 6a is formed by thermal oxidation within a process temperature range of about 1000 to 1300 degrees.
  • the first gate insulating film 6a is formed using NO gas or N 2 O gas, for example. Thereby, nitrogen is introduced into the interface between the SiC substrate and the gate insulating film.
  • the film thickness of the first gate insulating film 6a is 3 nm or more.
  • a silicon nitride film (SiN film) 6d, a metal oxide film 6b, a silicon nitride film 6e, and a second gate insulating film 6c are sequentially formed.
  • the thickness of the metal oxide film 6b is 10% or less of the entire thickness of the gate insulating film 6.
  • the entire thickness of the gate insulating film 6 is not less than 30 nm and not more than 100 nm.
  • the metal oxide film is, for example, aluminum oxide.
  • the gate electrode 7 is formed from polycrystalline silicon. Thereafter, an insulating interlayer 8 is formed on the surface of the gate electrode 7. Then, an etching mask material is patterned on the interlayer insulating film 8, and the interlayer insulating film 8 and the gate insulating film 6 are processed by dry etching to form a contact window in which the p + contact region 4 and the n + source region 5 are exposed. . Finally, after removing the mask material, the drain electrode 10 is formed on the surface of the n + substrate 1. Thereafter, the source electrode 9 is formed in a predetermined contact window where the p + contact region 4 and the n + source region 5 are exposed, whereby the MOSFET shown in FIG. 6 is completed.
  • Example 2 In the silicon carbide semiconductor device of Example 2, an evaluation result equivalent to that of Example 1 is obtained, and the ratio of metal oxide film 6b to the total thickness of gate insulating film 6 of the metal oxide film is 10% or less. Desirably, 5% or less is more desirable.
  • the reliability was improved as compared with the structure of Example 1 in which the silicon nitride film was not provided. Specifically, TDDB (Time-Dependent Dielectric Breakdown) life, Vth stability, etc. have been improved. This is presumably because the diffusion of metal atoms in the metal oxide film into the gate insulating film could be suppressed by this silicon nitride film.
  • TDDB Time-Dependent Dielectric Breakdown
  • metal oxide film aluminum oxide is exemplified as the metal oxide film, but the present invention is not limited to this, and any of titanium oxide, tantalum oxide, hafnium oxide, and zirconium oxide may be used. Good.
  • n + type SiC substrate 1: n + type SiC substrate, 2: n ⁇ type drift layer, 3: p type base region, 4: p + type contact region, 5: n + type source region, 6: gate insulating film, 7: gate electrode, 8: interlayer insulating film, 9: source electrode, 10: drain electrode

Abstract

　ＳｉＣのＭＯＳＦＥＴのチャネル領域若しくはゲート絶縁膜とＳｉＣ基板界面に窒素を導入することで高い移動度のＭＯＳＦＥＴが得られるもののノーマリオンのＭＯＳＦＥＴとなるという課題があった。そこで、高い移動度とノーマリオフを両立させ、更に信頼性の高いＳｉＣのＭＯＳＦＥＴを提供するために、ＳｉＣ基板のチャネル領域若しくはゲート絶縁膜とＳｉＣ基板界面に窒素を導入し、さらにゲート絶縁膜中にゲート絶縁膜全体の膜厚の１０％以下の金属酸化膜を挿入した。

Description

炭化珪素半導体装置
　本発明は炭化珪素半導体装置に関する。
　炭化珪素(ＳｉＣ)は、絶縁破壊電界がＳｉに比べ約１０倍大きく、耐圧を維持するドリフト層を薄く、且つ高濃度にすることができるため、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の損失を低減できる材料である。そのため次世代の高耐圧・低損失なスイッチングデバイスとしてＳｉＣを用いたＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＦＥＴ）が注目されている。
　このＭＯＳＦＥＴの例として図２を用いて動作原理を説明する。図において、符号１はドレイン領域となるｎ＋基板、２はｎ－ドリフト層、３はｐベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース領域、６はゲート絶縁膜、７はゲート電極、８はソース／ゲート間を電気的に絶縁するための層間絶縁膜、９はソース電極、１０はドレイン電極である。このＭＯＳＦＥＴの動作としては、ドレイン電極１０とソース電極９との間に電圧が印加された状態で、ゲート電極７に正の電圧が印加されると、ベース領域３の表層に電子の反転層が形成される。その結果、ドレイン電極１０からドレイン領域１、ドリフト層２、ソース領域５を経て、ソース電極１０に電流が流れる。
　本ＭＯＳＦＥＴのデバイスの性能に対して大きな影響を与える要因のひとつにＳｉＣとゲート絶縁膜との界面の品質が挙げられる。このゲート絶縁膜には熱酸化法あるいは化学気相堆積法(ＣＶＤ)などの方法によって二酸化珪素を用いることが一般的であるが、二酸化珪素/炭化珪素のいわゆるＭＯＳ界面には多数の界面準位（トラップ）が存在するため、チャネル移動度が非常に低くなり、素子のオン抵抗が大きくなり、オン動作時の損失が増大してしまう不具合があった。
　界面準位を低減し、移動度を向上させる方法として例えば特許文献１のように熱酸化後に一酸化二窒素ガス(Ｎ２Ｏ)を用いて熱処理を行う、または上記窒化処理により酸化膜を形成する方法が報告されている。
　また、例えば特許文献２では直接ＳｉＣを一酸化二窒素ガス(Ｎ２Ｏ)もしくは一酸化窒素(ＮＯ)を用いて熱処理を行った後に酸化膜を堆積法により形成する方法が報告されている。
　また、例えば非特許文献１ではＳｉＣ基板へ窒素インプラを行った後にゲート絶縁膜を形成する方法が報告されている。
　また、例えば特許文献３ではＳｉＣ基板上にゲート絶縁膜として０．３ｎｍから０．９ｎｍのＳｉＯ２を形成し、その上にアルミ酸化物を３００度以下で１０ｎｍから１００ｎｍ堆積する方法が報告されている。
　また、例えば高誘電体膜をゲート酸化膜に用いる例として特許文献４ではＳｉＣ基板上にゲート絶縁膜としてＳｉＯ２を形成し、その後に高誘電体膜を堆積し、更にその上にＳｉＯ２を堆積し、絶縁破壊特性を向上させる方法が報告されている。
特表２００４－５１１１０１号公報 特開２００８－１１７８７８号公報 特開２００９－１６５３０号公報
ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ、２００１年、第２２巻、第６号、ｐ．２７２－２７４
　しかしながら、上記方法で移動度を向上させた場合には以下に説明する技術課題が存在する。本発明者らが検討したところ、熱酸化後にＮ２Ｏを用いて熱処理を行う、または上記窒化処理により酸化膜を形成する、または直接ＳｉＣ基板をＮ２ＯもしくはＮＯを用いて熱処理を行った後に酸化膜を堆積法により形成する、またはＳｉＣ基板へ窒素インプラを行ったのちにゲート絶縁膜を形成した場合にはＭＯＳＦＥＴの閾値電圧(Ｖｔｈ)が負の方向にシフトすることが明らかになった。閾値電圧(Ｖｔｈ)が負の方向にシフトするとノーマリオンとなってしまうため、フェイルセーフの観点から望ましくない。また、本発明者らが検討したところ、ゲート絶縁膜へ高誘電体膜を用いる際にはゲート絶縁膜全体の膜厚に占める高誘電体膜の膜厚の割合が１０％を超えると信頼性（絶縁破壊特性、電気ストレス印加による閾値電圧の安定性）が悪化するという問題があることが明らかになった。ゲート絶縁膜全体の膜厚に占める高誘電体膜の膜厚の割合が特許文献３では９０％以上、特許文献４では３４％以上となり、いずれも信頼性の観点から問題となる。
　上記課題を解決するため代表的な本発明は以下のとおりである。即ち、炭化珪素基板と、炭化珪素基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、炭化珪素基板に形成されたソース領域を備えたＭＯＳＦＥＴを含む炭化珪素半導体装置において、ＭＯＳＦＥＴのチャネル領域若しくは前記炭化珪素基板とゲート絶縁膜との界面に導入された窒素と、ゲート絶縁膜内にゲート絶縁膜の膜厚の１０％以下の膜厚の金属酸化膜を有する炭化珪素半導体装置である。
　本発明を用いて得られる代表的な効果を簡単に説明すれば以下のとおりである。ゲート絶縁膜中に負の固定電荷を有する金属酸化膜を有することによりＭＯＳＦＥＴの閾値電圧(Ｖｔｈ)を正の方向にシフトさせることができる。すなわち、ＳｉＣ基板のチャネル領域若しくはＳｉＣ基板界面に窒素を導入し移動度を向上させる手段と組み合わせれば、高い移動度とノーマリオフの両立を実現することが可能となる。また、上記手段に加え、ゲート絶縁膜の膜厚の１０％以下の膜厚の金属酸化膜とすることで、高い移動度とノーマリオフを両立し、更に高い信頼性の炭化珪素半導体装置を提供することができる。
本発明の実施例１に関わるＳｉＣのＭＯＳＦＥＴの概略を示した断面図である。 従来技術により形成されたＳｉＣのＭＯＳＦＥＴの概略を示した断面図である。 本発明の１実施の形態によるＳｉＣのＭＯＳＦＥＴの移動度の第１ゲート絶縁膜膜厚依存性である。 本発明の１実施の形態によるＳｉＣのＭＯＳＦＥＴの閾値(Ｖｔｈ)シフト量とゲート絶縁膜全体に占めるアルミ酸化物膜厚の割合の関係である。 本発明の１実施の形態によるＳｉＣのＭＯＳＦＥＴの電気ストレス後のゲート電圧シフト量とアルミ酸化物膜厚のゲート絶縁膜全体に占める割合との関係を示したものである。 本発明の実施例２に関わるＳｉＣのＭＯＳＦＥＴの概略を示した断面図である。
　本発明の実施例１による炭化珪素半導体装置の断面図を図１により説明する。図において、符号１はドレイン領域となるｎ＋基板、２はｎ－ドリフト層、３はｐベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース領域、６はゲート絶縁膜、７はゲート電極、８はソース／ゲート間を電気的に絶縁するための層間絶縁膜、９はソース電極、１０はドレイン電極である。本明細書では符号１及び２を合わせてＳｉＣ基板と称することもあり、ｎ－ドリフト層２の表面（チャネル領域）若しくはゲート絶縁膜とＳｉＣ基板界面には窒素が導入されている。
　ゲート絶縁膜６はＳｉＣ基板側から第１のゲート絶縁膜６ａ、金属酸化膜６ｂ、第２のゲート絶縁膜６ｃを順次形成した積層膜により構成されており、第１のゲート絶縁膜６ａ、第２のゲート絶縁膜６ｃは例えば酸化シリコン膜からなり、金属酸化膜６ｂは例えばアルミ酸化物などの金属酸化膜からなる。第１のゲート絶縁膜６ａの膜厚は３ｎｍ以上であり、金属酸化膜６ｂはＳｉＣ基板の表面と３ｎｍ以上離れている。ゲート絶縁膜６の全体膜厚は３０ｎｍ以上１００ｎｍ以下である。金属酸化膜６ｂのゲート絶縁膜６全体に占める膜厚割合は１０％以下である。
　このＭＯＳＦＥＴの動作としては、ドレイン電極１０とソース電極９との間に電圧が印加された状態で、ゲート電極７に正の電圧が印加されると、ｐベース領域３の表層に電子の反転層が形成される。その結果、ドレイン電極１０からドレイン領域１、ドリフト層２、ソース領域５を経て、ソース電極１０に電流が流れる。
　次に本発明の実施例１による炭化珪素半導体装置の製造方法を説明する。ＳｉＣ基板１上に、ｎ－ドリフト層２が積層された基体を準備する。そして、前記ＳｉＣ基板１上の形成されたｎ－ドリフト層２に、イオン注入用マスク材によりパターニングし、ｐ型ベース領域３を形成するためにＡｌをイオン注入する。このときのイオン注入条件は、ドーズ量を３×１０１３ｃｍ－２としている。これにより、ｐ型ベース領域３は、ドーピング濃度が１×１０１７ｃｍ－３～１×１０１８ｃｍ－３程度、厚さが０．５～３．０μｍ程度で形成される。
　前記ｐ型ベース領域３を形成後、ｎ－ドリフト層２及びｐ型ベース領域３の表面上にイオン注入用マスク材をパターニングし、ｐ＋コンタクト領域４を形成するために、Ａｌをイオン注入する。ｐ＋コンタクト領域４を形成後、ｎ－ドリフト層２、ｐ型ベース領域３及びｐ＋コンタクト領域４の表面上にイオン注入用マスク材をパターニングし、ｎ＋ソース領域５を形成するために窒素をイオン注入する。ｎ＋ソース領域５を形成後、イオン注入用マスク剤をパターニングし、ｎ－ドリフト層２（チャネル領域）のみに窒素をイオン注入する。これにより、チャネル領域に窒素が導入される。
　イオン注入用マスク材を除去後、注入されたＡｌ及び窒素を活性化するために１７００度で熱処理する。次に、１０００～１３００度程度のプロセス温度範囲内において熱酸化により第１ゲート絶縁膜６ａを形成する。第１ゲート絶縁膜６ａは例えばＮＯガスもしくはＮ２Ｏガスを用いて形成する。これにより、ＳｉＣ基板とゲート絶縁膜との界面に窒素が導入される。また、第１ゲート絶縁膜６ａの膜厚は３ｎｍ以上である。次に金属酸化膜６ｂ、第２ゲート絶縁膜を順次形成する。ここで金属酸化膜６ｂの膜厚はゲート絶縁膜６全体の膜厚の１０％以下である。またゲート絶縁膜６全体の膜厚は３０ｎｍ以上１００ｎｍ以下である。金属酸化膜は例えばアルミ酸化物である。
　次に、多結晶シリコンによりゲート電極７を形成する。この後、ゲート電極７表面に絶縁分離用の層間絶縁膜８を形成する。そして、層間絶縁膜８にエッチングマスク材をパターニングし、層間絶縁膜８、ゲート絶縁膜６をドライエッチにより加工し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクト窓を形成する。最後にマスク材を除去後、ｎ＋基板１の表面にドレイン電極１０を形成する。この後、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出する所定のコンタクト窓にソース電極９を形成することにより、図１に示したＭＯＳＦＥＴが完成する。
　なお、本製造工程においては、チャネルに窒素を導入する工程とＳｉＣ基板とゲート絶縁膜との界面に窒素を導入する工程の両方を説明したが、一方の工程を実施せず、他方の工程を実施して窒素を導入する製造工程も本実施例に含まれる。
　次に本発明の実施例１による炭化珪素半導体装置の第１ゲート絶縁膜膜厚の膜厚とＭＯＳＦＥＴの移動度との関係を図３に示す。第１ゲート絶縁膜膜厚を５ｎｍとした際の移動度を１００と定義した。３ｎｍ以上で移動度が飽和する傾向を示すことから第１ゲート絶縁膜膜厚は３ｎｍ以上であることがより望ましい。
　次に本発明の実施例１による炭化珪素半導体装置のアルミ酸化物膜厚６ｂのゲート絶縁膜６全体の膜厚に対する割合を様々に変化させて閾値電圧(Ｖｔｈ)のシフト量を評価した。図４にその結果を示す。縦軸は閾値電圧(Ｖｔｈ)の正側へのシフト量、横軸はアルミ酸化物膜厚６ｂのゲート絶縁膜６全体の膜厚に対する割合である。この結果よりアルミ酸化物を挿入することにより閾値電圧(Ｖｔｈ)を正側へシフトさせることが可能となり、そのシフト量はアルミ酸化物膜厚６ｂのゲート絶縁膜６全体の膜厚に対する割合が１０％あたりで飽和傾向を示している。また、０．５％以上という極わずかな割合でも閾値電圧(Ｖｔｈ)シフトの効果が得られることが分かる。
　次に本発明の実施例１による炭化珪素半導体装置の金属酸化膜のゲート絶縁膜６全体の膜厚に対する金属酸化膜６ｂの割合を様々に変化させて電気特性を評価したところ、１０％を超える割合になるとゲート絶縁膜へストレス電圧を印加した際にトランジスタの閾値電圧(Ｖｔｈ)が大きく変化することが明らかになった。これは、１０％を超えるとトランジスタの信頼性が大きく低下することを示している。すなわち、金属酸化膜６ｂの膜厚の割合は信頼性の観点から１０％以下が望ましいことが分かる。また、５％以下であればストレス電圧の変化量を少なく抑制することが出来ることが分かる。以上の結果より金属酸化膜のゲート絶縁膜６全体の膜厚に対する金属酸化膜６ｂの割合は１０％以下であることが望ましく、５％以下であればなお望ましい。
　本実施例においては金属酸化膜としてアルミ酸化物を例示したが、本発明はこれに限定されるものではなくチタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれかであってもよい。
　本発明の実施例２による炭化珪素半導体装置の断面図を図６により説明する。図において、符号１はドレイン領域となるｎ＋基板、２はｎ－ドリフト層、３はｐベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース領域、６はゲート絶縁膜、７はゲート電極、８はソース／ゲート間を電気的に絶縁するための層間絶縁膜、９はソース電極、１０はドレイン電極である。本明細書では符号１及び２を合わせてＳｉＣ基板と称することもあり、ｎ－ドリフト層２の表面（チャネル領域）若しくはゲート絶縁膜とＳｉＣ基板界面には窒素が導入されている。
　ゲート絶縁膜６はＳｉＣ基板側から第１のゲート絶縁膜６ａ、窒化珪素膜（ＳｉＮ膜）６ｄ、金属酸化膜６ｂ、窒化珪素膜（ＳｉＮ膜）６ｅ、第２のゲート絶縁膜６ｃを順次形成した積層膜により構成されており、第１のゲート絶縁膜６ａ、第２のゲート絶縁膜６ｃは例えば酸化シリコン膜からなり、金属酸化膜６ｂは例えばアルミ酸化物などの金属酸化膜からなる。金属酸化膜６ｂは上下に窒化珪素膜（６ｄ、６ｅ）が形成され、夫々の膜は金属酸化膜に接している。第１のゲート絶縁膜６ａの膜厚は３ｎｍ以上であり、金属酸化膜６ｂはＳｉＣ基板の表面と３ｎｍ以上離れている。ゲート絶縁膜６の全体膜厚は３０ｎｍ以上１００ｎｍ以下である。金属酸化膜６ｂのゲート絶縁膜６全体に占める膜厚割合は１０％以下である。
　このＭＯＳＦＥＴの動作としては、ドレイン電極１０とソース電極９との間に電圧が印加された状態で、ゲート電極７に正の電圧が印加されると、ｐベース領域３の表層に電子の反転層が形成される。その結果、ドレイン電極１０からドレイン領域１、ドリフト層２、ソース領域５を経て、ソース電極１０に電流が流れる。
　次に本発明の実施例２による炭化珪素半導体装置の製造方法を説明する。ＳｉＣ基板１上に、ｎ－ドリフト層２が積層された基体を準備する。そして、前記ＳｉＣ基板１上の形成されたｎ－ドリフト層２に、イオン注入用マスク材によりパターニングし、ｐ型ベース領域３を形成するためにＡｌをイオン注入する。このときのイオン注入条件は、ドーズ量を３×１０１３ｃｍ－２としている。これにより、ｐ型ベース領域３は、ドーピング濃度が１×１０１７ｃｍ－３～１×１０１８ｃｍ－３程度、厚さが０．５～３．０μｍ程度で形成される。
　前記ｐ型ベース領域３を形成後、ｎ－ドリフト層２及びｐ型ベース領域３の表面上にイオン注入用マスク材をパターニングし、ｐ＋コンタクト領域４を形成するために、Ａｌをイオン注入する。ｐ＋コンタクト領域４を形成後、ｎ－ドリフト層２、ｐ型ベース領域３及びｐ＋コンタクト領域４の表面上にイオン注入用マスク材をパターニングし、ｎ＋ソース領域５を形成するために窒素をイオン注入する。ｎ＋ソース領域５を形成後、イオン注入用マスク剤をパターニングし、ｎ－ドリフト層２（チャネル領域）のみに窒素をイオン注入する。これによりチャネル領域に窒素が導入される。
　イオン注入用マスク材を除去後、注入されたＡｌ及び窒素を活性化するために１７００度で熱処理する。次に、１０００～１３００度程度のプロセス温度範囲内において熱酸化により第１ゲート絶縁膜６ａを形成する。第１ゲート絶縁膜６ａは例えばＮＯガスもしくはＮ２Ｏガスを用いて形成する。これにより、ＳｉＣ基板とゲート絶縁膜との界面に窒素が導入される。また、第１ゲート絶縁膜６ａの膜厚は３ｎｍ以上である。次に窒化珪素膜（ＳｉＮ膜）６ｄ、金属酸化膜６ｂ、窒化珪素膜６ｅ、第２ゲート絶縁膜６ｃを順次形成する。ここで金属酸化膜６ｂの膜厚はゲート絶縁膜６全体の膜厚の１０％以下である。またゲート絶縁膜６全体の膜厚は３０ｎｍ以上１００ｎｍ以下である。金属酸化膜は例えばアルミ酸化物である。
　次に、多結晶シリコンによりゲート電極７を形成する。この後、ゲート電極７表面に絶縁分離用の層間絶縁膜８を形成する。そして、層間絶縁膜８にエッチングマスク材をパターニングし、層間絶縁膜８、ゲート絶縁膜６をドライエッチにより加工し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクト窓を形成する。最後にマスク材を除去後、ｎ＋基板１の表面にドレイン電極１０を形成する。この後、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出する所定のコンタクト窓にソース電極９を形成することにより、図６に示したＭＯＳＦＥＴが完成する。
　なお、本製造工程においては、チャネルに窒素を導入する工程とＳｉＣ基板とゲート絶縁膜との界面に窒素を導入する工程の両方を説明したが、一方の工程を実施せず、他方の工程を実施して窒素を導入する製造工程も本実施例に含まれる。
　実施例２の炭化珪素半導体装置においては、実施例１と同等の評価結果が得られ、金属酸化膜のゲート絶縁膜６全体の膜厚に対する金属酸化膜６ｂの割合は１０％以下であることが望ましく、５％以下であればなお望ましい。それに加え、実施例１の窒化珪素膜を設けない構造に比べ、信頼性が向上することが確認できた。具体的にはＴＤＤＢ（Ｔｉｍｅ－Ｄｅｐｅｎｄｅｎｔ　Ｄｉｅｌｅｃｔｒｉｃ　Ｂｒｅａｋｄｏｗｎ）寿命、Ｖｔｈの安定性などが向上した。これは、金属酸化膜中の金属原子のゲート絶縁膜中への拡散をこの窒化珪素膜により抑制することができたためと考えられる。
　本実施例においては金属酸化膜としてアルミ酸化物を例示したが、本発明はこれに限定されるものではなくチタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれかであってもよい。
１：ｎ＋型ＳｉＣ基板、２：ｎ－型ドリフト層、３：ｐ型ベース領域、４：ｐ＋型コンタクト領域、５：ｎ＋型ソース領域、６：ゲート絶縁膜、７：ゲート電極、８：層間絶縁膜、９：ソース電極、１０：ドレイン電極

Claims (10)

  1. 　炭化珪素基板と、前記炭化珪素基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記炭化珪素基板に形成されたソース領域を備えたＭＯＳＦＥＴを含む炭化珪素半導体装置において、
    　前記ＭＯＳＦＥＴのチャネル領域若しくは前記炭化珪素基板と前記ゲート絶縁膜との界面に導入された窒素と、
    　前記ゲート絶縁膜内に前記ゲート絶縁膜の膜厚の１０％以下の膜厚の金属酸化膜を有することを特徴とする炭化珪素半導体装置。
  2. 　請求項１記載の炭化珪素半導体装置において、前記金属酸化膜の膜厚は前記ゲート絶縁膜の膜厚の５％以下であることを特徴とする炭化珪素半導体装置。
  3. 　請求項１記載の炭化珪素半導体装置において、前記金属酸化膜は、前記炭化珪素基板の表面と３ｎｍ以上離れていることを特徴とする炭化珪素半導体装置。
  4. 　請求項２記載の炭化珪素半導体装置において、前記金属酸化膜は、前記炭化珪素基板の表面と３ｎｍ以上離れていることを特徴とする炭化珪素半導体装置。
  5. 　請求項１記載の炭化珪素半導体装置において、前記ゲート絶縁膜の膜厚は３０ｎｍ以上１００ｎｍ以下であることを特徴とする炭化珪素半導体装置。
  6. 　請求項２記載の炭化珪素半導体装置において、前記ゲート絶縁膜の膜厚は３０ｎｍ以上１００ｎｍ以下であることを特徴とする炭化珪素半導体装置。
  7. 　請求項１記載の炭化珪素半導体装置において、前記金属酸化膜の上下に窒化珪素膜が形成され、前記窒化珪素膜の夫々は前記金属酸化膜に接していることを特徴とする炭化珪素半導体装置。
  8. 　請求項２記載の炭化珪素半導体装置において、前記金属酸化膜の上下に窒化珪素膜が形成され、前記窒化珪素膜の夫々は前記金属酸化膜に接していることを特徴とする炭化珪素半導体装置。
  9. 　請求項１記載の炭化珪素半導体装置において、前記金属酸化膜は、アルミ酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物を含むことを特徴とする炭化珪素半導体装置。
  10. 　請求項２記載の炭化珪素半導体装置において、前記金属酸化膜は、アルミ酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物を含むことを特徴とする炭化珪素半導体装置。
PCT/JP2011/057787 2011-03-29 2011-03-29 炭化珪素半導体装置 WO2012131898A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/884,956 US9000448B2 (en) 2011-03-29 2011-03-29 Silicon carbide semiconductor device
JP2013506914A JP5584823B2 (ja) 2011-03-29 2011-03-29 炭化珪素半導体装置
PCT/JP2011/057787 WO2012131898A1 (ja) 2011-03-29 2011-03-29 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/057787 WO2012131898A1 (ja) 2011-03-29 2011-03-29 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
WO2012131898A1 true WO2012131898A1 (ja) 2012-10-04

Family

ID=46929731

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/057787 WO2012131898A1 (ja) 2011-03-29 2011-03-29 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US9000448B2 (ja)
JP (1) JP5584823B2 (ja)
WO (1) WO2012131898A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120641A (ja) * 2012-12-18 2014-06-30 Mitsubishi Electric Corp 炭化珪素半導体装置及びその製造方法
JP2016063111A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2016181673A (ja) * 2015-03-24 2016-10-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両及び、昇降機
JP2017188687A (ja) * 2017-04-27 2017-10-12 豊田合成株式会社 半導体装置の動作方法および設計方法
JP2017195251A (ja) * 2016-04-19 2017-10-26 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP2017224700A (ja) * 2016-06-15 2017-12-21 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2019091941A (ja) * 2015-03-24 2019-06-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10546931B2 (en) 2015-03-24 2020-01-28 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
CN109037332A (zh) * 2017-06-12 2018-12-18 中兴通讯股份有限公司 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN111326573A (zh) * 2018-12-14 2020-06-23 深圳比亚迪微电子有限公司 场效应晶体管及制备方法、电子设备
CN113544858A (zh) * 2019-03-18 2021-10-22 三菱电机株式会社 碳化硅半导体装置及其制造方法、电力变换装置
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
CN112599524B (zh) * 2020-12-18 2022-09-20 浙江大学杭州国际科创中心 一种具有增强可靠性的碳化硅功率mosfet器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524860A (ja) * 1998-08-28 2002-08-06 クリー インコーポレイテッド 炭化珪素半導体構造における積層誘電体
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
WO2003047000A1 (fr) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Dispositif à semi-conducteur et procédé de fabrication
JP2003297826A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2004289061A (ja) * 2003-03-25 2004-10-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005217409A (ja) * 2004-01-29 2005-08-11 Samsung Electronics Co Ltd 半導体素子の多層誘電体構造物、半導体及びその製造方法
JP2006086511A (ja) * 2004-08-17 2006-03-30 Nec Electronics Corp 半導体装置
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009016530A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 炭化珪素電界効果型トランジスタ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE518238T1 (de) 2000-10-03 2011-08-15 Cree Inc Verfahren zur herstellung von einer oxydschicht auf einem siliziumkarbidschicht mittels n2o
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2008117878A (ja) 2006-11-02 2008-05-22 Mitsubishi Electric Corp 半導体装置の製造方法
JP5307381B2 (ja) * 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524860A (ja) * 1998-08-28 2002-08-06 クリー インコーポレイテッド 炭化珪素半導体構造における積層誘電体
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
WO2003047000A1 (fr) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Dispositif à semi-conducteur et procédé de fabrication
JP2003297826A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2004289061A (ja) * 2003-03-25 2004-10-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005217409A (ja) * 2004-01-29 2005-08-11 Samsung Electronics Co Ltd 半導体素子の多層誘電体構造物、半導体及びその製造方法
JP2006086511A (ja) * 2004-08-17 2006-03-30 Nec Electronics Corp 半導体装置
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009016530A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 炭化珪素電界効果型トランジスタ及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120641A (ja) * 2012-12-18 2014-06-30 Mitsubishi Electric Corp 炭化珪素半導体装置及びその製造方法
JP2016063111A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
US9893153B2 (en) 2014-09-19 2018-02-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2016181673A (ja) * 2015-03-24 2016-10-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両及び、昇降機
JP2019091941A (ja) * 2015-03-24 2019-06-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10546931B2 (en) 2015-03-24 2020-01-28 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
US10923568B2 (en) 2015-03-24 2021-02-16 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
JP2017195251A (ja) * 2016-04-19 2017-10-26 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP2017224700A (ja) * 2016-06-15 2017-12-21 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2017188687A (ja) * 2017-04-27 2017-10-12 豊田合成株式会社 半導体装置の動作方法および設計方法

Also Published As

Publication number Publication date
US9000448B2 (en) 2015-04-07
US20130234163A1 (en) 2013-09-12
JP5584823B2 (ja) 2014-09-03
JPWO2012131898A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5584823B2 (ja) 炭化珪素半導体装置
JP6373822B2 (ja) シールドゲートを有する炭化珪素装置を形成する方法
JP4647211B2 (ja) 半導体装置及びその製造方法
TWI501322B (zh) 用於製造具有提升的通道遷移率之半導體裝置的濕式化學方法
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
US9269781B2 (en) Semiconductor device and method for manufacturing the same
JP2011060930A (ja) 半導体装置および半導体装置の製造方法
WO2013145022A1 (ja) 炭化珪素半導体装置の製造方法
US9978842B2 (en) Semiconductor device and method for manufacturing the same
WO2013027471A1 (ja) 半導体装置
JP6095902B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
JP2006156478A (ja) 炭化珪素半導体装置およびその製造方法
WO2010073991A1 (ja) 半導体装置およびその製造方法
JP5072482B2 (ja) 炭化珪素半導体装置の製造方法
WO2015015629A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5036399B2 (ja) 炭化珪素半導体装置の製造方法
KR100712523B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
JP7204547B2 (ja) 半導体装置
JP2010123669A (ja) 半導体装置およびその製造方法
JP2006245306A (ja) 半導体装置の製造方法
JP2015069989A (ja) 炭化珪素半導体装置の製造方法
JP2014116350A (ja) 炭化珪素半導体装置の製造方法
WO2023112312A1 (ja) 半導体装置およびその製造方法
JP2001291869A (ja) 半導体装置及びその製造方法
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11862779

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013506914

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13884956

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11862779

Country of ref document: EP

Kind code of ref document: A1