DE102019120692A1 - Leistungshalbleitervorrichtung und Verfahren - Google Patents

Leistungshalbleitervorrichtung und Verfahren Download PDF

Info

Publication number
DE102019120692A1
DE102019120692A1 DE102019120692.8A DE102019120692A DE102019120692A1 DE 102019120692 A1 DE102019120692 A1 DE 102019120692A1 DE 102019120692 A DE102019120692 A DE 102019120692A DE 102019120692 A1 DE102019120692 A1 DE 102019120692A1
Authority
DE
Germany
Prior art keywords
boron nitride
semiconductor device
layer
power semiconductor
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019120692.8A
Other languages
English (en)
Inventor
Dethard Peters
Stephan Pindl
Josef Schaetz
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019120692.8A priority Critical patent/DE102019120692A1/de
Priority to US16/944,325 priority patent/US11652022B2/en
Priority to CN202010758116.7A priority patent/CN112310202A/zh
Publication of DE102019120692A1 publication Critical patent/DE102019120692A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Abstract

Eine Leistungshalbleitervorrichtung (1) umfasst Folgendes: einen Halbleiterkörper (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist und zum Leiten eines Laststroms zwischen der Vorderseite (10-1) und der Rückseite (10-2) konfiguriert ist; und mehrere Steuerzellen (14), die zum Steuern des Laststroms konfiguriert sind, wobei jede Steuerzelle (14) wenigstens teilweise in dem Halbleiterkörper (10) auf der Vorderseite (10-1) enthalten ist und eine Gate-Elektrode (143) umfasst, die mittels einer Gate-Isolationsschicht (144) elektrisch von dem Halbleiterkörper (10) isoliert ist, wobei die Gate-Isolationsschicht (144) eine erste Bornitridschicht (1443) ist oder umfasst.

Description

  • TECHNISCHES GEBIET
  • Diese Patentschrift bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zum Bilden einer Leistungshalbleitervorrichtung. Insbesondere verweist diese Patentschrift auf eine vertikale Leistungshalbleitervorrichtung, die mehrere Steuerzellen umfasst, die jeweils eine Gate-Elektrode und eine Gate-Isolationsschicht aufweisen.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, hängen von Leistungshalbleitervorrichtungen ab. Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, werden zum Beispiel für verschiedenste Anwendungen verwendet, einschließlich unter anderem für Schalter in Leistungsversorgungen und Leistungswandlern.
  • Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Halbleiterkörper, der dazu konfiguriert ist, einen Laststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen der Vorrichtung zu leiten. Zum Beispiel kann im Fall einer vertikalen Leistungshalbleitervorrichtung der Laststrom zwischen einer Vorderseite und einer Rückseite des Halbleiterkörpers fließen.
  • Ferner kann die Leistungshalbleitervorrichtung mehrere Steuerzellen umfassen, die in einem sogenannten aktiven (Zellen-) Bereich der Leistungshalbleitervorrichtung angeordnet sein können. Zum Beispiel kann ein Laststrompfad mittels einer isolierten Elektrode, die üblicherweise als Steuerelektroden oder Gate-Elektroden bezeichnet wird, gesteuert werden. Eine solche Gate-Elektrode kann in jeder der Steuerzellen angeordnet sein. Zum Beispiel kann die Gate-Elektrode beim Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen leitenden Zustand oder einen sperrenden Zustand versetzen. In manchen Fällen kann die Gate-Elektrode eine planare Gestaltung aufweisen, die sich hauptsächlich in einer Ebene parallel zu einer Vorderseitenoberfläche des Halbleiterkörpers erstreckt. Bei anderen Varianten kann die Gate-Elektrode innerhalb eines Grabens enthalten sein, der sich von der Vorderseitenoberfläche vertikal in den Halbleiterkörper hinein erstreckt, wobei der Graben z. B. eine Streifenkonfiguration oder eine Nadelkonfiguration aufweisen kann.
  • Es ist eine allgemeine Herausforderung bei der Gestaltung von solchen Leistungshalbleitervorrichtungen, eine ausreichende Wärmedissipation bereitzustellen, z. B. von Positionen innerhalb der Vorrichtung, wo relative hohe Stromdichten (und daher Wärmeproduktion) während des Betriebs auftreten. Zum Beispiel sollte die Erzeugung von Hotspots, die Selbsterwärmungseffekte herbeiführen könnten und schlussendlich zu der Zerstörung der Vorrichtung führen könnten, allgemein vermieden werden.
  • KURZDARSTELLUNG
  • Hier beschriebene Aspekte betreffen eine spezielle neuartige Gestaltung einer Gate-Isolationsschicht einer Leistungshalbleitervorrichtung, die zum Beispiel eine verbesserte thermische Leistungsfähigkeit liefern kann.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: einen Halbleiterkörper, der eine Vorderseite und eine Rückseite aufweist und zum Leiten eines Laststroms zwischen der Vorderseite und der Rückseite konfiguriert ist; und mehrere Steuerzellen, die zum Steuern des Laststroms konfiguriert sind, wobei jede Steuerzelle wenigstens teilweise in dem Halbleiterkörper auf der Vorderseite enthalten ist und eine Gate-Elektrode umfasst, die mittels einer Gate-Isolationsschicht elektrisch von dem Halbleiterkörper isoliert ist, wobei die Gate-Isolationsschicht eine erste Bornitridschicht ist oder umfasst.
  • Gemäß einer weiteren Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: einen Halbleiterkörper, der eine Vorderseite und eine Rückseite aufweist und zum Leiten eines Laststroms zwischen der Vorderseite und der Rückseite konfiguriert ist; und eine dielektrische Schicht, die auf der Vorderseite angeordnet ist und eine kubische Bornitridschicht und/oder eine hexagonale Bornitridschicht umfasst.
  • Gemäß einer anderen Ausführungsform ist ein Verfahren zum Bilden einer Leistungshalbleitervorrichtung präsentiert, wobei die Leistungshalbleitervorrichtung Folgendes umfasst: einen Halbleiterkörper, der eine Vorderseite und eine Rückseite aufweist und zum Leiten eines Laststroms zwischen der Vorderseite und der Rückseite konfiguriert ist; und mehrere Steuerzellen, die zum Steuern des Laststroms konfiguriert sind, wobei jede Steuerzelle wenigstens teilweise in dem Halbleiterkörper auf der Vorderseite enthalten ist und eine Gate-Elektrode umfasst, die mittels einer Gate-Isolationsschicht elektrisch von dem Halbleiterkörper isoliert ist, wobei die Gate-Isolationsschicht eine Bornitridschicht ist oder umfasst. Das Verfahren umfasst Bilden der Bornitridschicht mittels eines Abscheidungsprozesses.
  • Es ist anzumerken, dass die oben und nachfolgend erwähnten Bornitridschichten bei manchen Ausführungsformen in einer horizontalen Ebene, d. h. bei Betrachtung von oberhalb, strukturiert sind. Mit anderen Worten muss sich die jeweilige Bornitridschicht nicht kontinuierlich in der horizontalen Ebene erstrecken, sondern kann unterbrochen sein.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu. Stattdessen wird Wert auf die Veranschaulichung von Prinzipien der Erfindung gelegt. Zudem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 2 veranschaulicht Wärmeleitungspfade während des Betriebs der Halbleitervorrichtung aus 1 schematisch und beispielhaft;
    • 3 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 4 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 5 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 6A veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 6B veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft, einschließlich Wärmeleitungspfaden während des Betriebs; und
    • 7A-H veranschaulichen jeweils Schritte eines Verfahrens zum Bilden einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen als Veranschaulichung gezeigt sind, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann Richtungsterminologie wie etwa „oben“, „unten“, „unterhalb“, „vor“, „hinter“, „rück“, „führend“, „folgend“, „oberhalb“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf unterschiedliche Ausführungsformen Bezug genommen, von welchen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht beschränken. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, auf andere Ausführungsformen angewandt oder mit diesen kombiniert werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele werden unter Gebrauch einer speziellen Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche beschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Klarheit halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Ausdruck „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die oder eines Chips sein. Sowohl die unten erwähnte und/oder in den Figuren gezeigte erste laterale (oder horizontale) Richtung X als auch die unten erwähnte und/oder in den Figuren gezeigte zweite laterale (oder horizontale) Richtung Y können zum Beispiel horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Ausdruck „vertikal“, wie in dieser Beschreibung verwendet, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche ausgerichtet ist, d. h. parallel zu der Normalenrichtung der Oberfläche des Halbleiterwafers/-chips/-Die. Die unten erwähnte und/oder in den Figuren gezeigte vertikale Richtung Z kann zum Beispiel eine Richtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht steht.
  • In dieser Beschreibung wird n-dotiert allgemein als ein „erster Leitfähigkeitstyp“ bezeichnet, wohingegen p-dotiert als ein „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ dazu können umgekehrte Dotierungsbeziehungen eingesetzt werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • In dem Zusammenhang der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Anteilen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Anteil oder einem Teil einer Halbleitervorrichtung vorliegt. Ferner soll der Ausdruck „in Kontakt“ in dem Zusammenhang der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung vorliegt; z. B. beinhaltet ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Zusätzlich wird in dem Zusammenhang der vorliegenden Beschreibung der Ausdruck „elektrische Isolation“ in dem Kontext seines allgemein gültigen Verständnisses, falls nicht anderweitig angegeben, verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Jedoch können Komponenten, die elektrisch voneinander isoliert sind, trotzdem miteinander gekoppelt, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und können gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
  • Spezielle in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne darauf zu beschränkt zu sein, eine Leistungshalbleitervorrichtung, die eine Einzelzellen-, eine Streifenzellen- oder eine zellulare (auch als „Nadel-“ oder „Säulenzelle“ bezeichnet) Zellenkonfiguration aufweist, z. B. eine Leistungshalbleitervorrichtung, die innerhalb eines Leistungswandlers oder einer Leistungsversorgung verwendet werden kann. Dementsprechend kann eine solche Vorrichtung bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der jeweils einer Last zugeführt werden soll und/oder der von einer Stromversorgung bereitgestellt wird. Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleiterzellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle aus zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte IGBT- oder MOSFET-Zelle und/oder Ableitungen davon. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Leistungszellen können ein Zellenfeld darstellen, das mit einem aktiven Bereich der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Beschreibung verwendet, soll eine Halbleitervorrichtung auf einem einzigen Chip mit hohen Spannungssperr- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist eine solche Leistungshalbleitervorrichtung für einen starken Strom, typischerweise im Ampere-Bereich z. B. von bis zu mehreren zehn oder hundert Ampere, und/oder für hohe Sperrspannungen, typischerweise oberhalb von 15 V, wie etwa oberhalb von 40 V, typischer 100 V und darüber, z. B. bis zu wenigstens 400 V oder sogar darüber, z. B. bis zu wenigstens 3 kV oder sogar bis zu 6 kV oder darüber, gedacht.
  • Zum Beispiel kann die unten beschriebene Leistungshalbleitervorrichtung ein einzelner Halbleiterchip sein, der eine Streifenzellenkonfiguration oder eine zellulare Zellenkonfiguration aufweist und dazu konfiguriert sein kann, als eine Leistungskomponente in einer Anwendung mit niedriger, mittlerer und/oder hoher Spannung eingesetzt zu werden.
  • Zum Beispiel bezieht sich der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Patentschrift verwendet, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • 1A zeigt einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft. Die Leistungshalbleitervorrichtung 1 umfasst einen Halbleiterkörper 10 mit einer Vorderseite 10-1 und einer Rückseite 10-2. Zum Beispiel kann der Halbleiterkörper 10 ein siliciumbasiertes Substrat, ein siliciumcarbidbasiertes Substrat, ein galliumbasiertes Substrat oder z. B. ein anderes Halbleitersubstrat mit breiter Bandlücke umfassen oder daraus bestehen.
  • Die Leistungshalbleitervorrichtung 1 des veranschaulichten Ausführungsbeispiels kann zum Leiten eines Laststroms zwischen der Vorderseite 10-1 und der Rückseite 10-2 konfiguriert sein. Mit anderen Worten kann die Leistungshalbleitervorrichtung 1 als eine vertikale Leistungshalbleitervorrichtung 1 konfiguriert sein. Zum Beispiel kann die Leistungshalbleitervorrichtung 1 eine IGBT-Konfiguration oder eine MOSFET-Konfiguration aufweisen. Allgemeiner kann die Leistungshalbleitervorrichtung auch eine JFET-Konfiguration oder eine Diodenkonfiguration (in den Figuren nicht veranschaulicht) aufweisen.
  • Gemäß dem in 1 veranschaulichten Ausführungsbeispiel kann die Vorderseite 10-1 mit einer ersten Lastanschlussstruktur 11 gekoppelt sein und kann die Rückseite 10-2 mit einer zweiten Lastanschlussstruktur 12 gekoppelt sein, so dass der Laststrom zwischen der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 fließen kann. 1 zeigt z. B. beispielhaft eine Vorderseitenmetallisierung 11, die wenigstens einen Teil der ersten Lastanschlussstruktur 11 bilden kann, sowie eine Rückseitenmetallisierung 12, die wenigstens einen Teil der zweiten Lastanschlussstruktur 12 bilden kann.
  • Ferner kann der Halbleiterkörper 10 ein Driftgebiet 100 eines ersten Leitfähigkeitstyps (z. B. n-Typs) beinhalten. Das Driftgebiet 100 kann zum Leiten des Laststroms zwischen der ersten Lastanschlussstruktur 11 und der zweiten Lastanschlussstruktur 12 konfiguriert sein, wobei der Laststrompfad zusätzliche Halbleitergebiete 141, 142, 103 neben dem Driftgebiet 100 beinhalten kann, wie nachfolgend weiter erklärt wird.
  • Zum Steuern des Laststroms können mehrere Steuerzellen 14 z. B. in einem aktiven Zellenbereich der Leistungshalbleitervorrichtung 1 bereitgestellt werden. Der Abschnitt des in 1 dargestellten Querschnitts veranschaulicht nur eine solche Steuerzelle 14 schematisch als ein Beispiel. Jedoch versteht es sich, dass die Leistungshalbleitervorrichtung 1 mehrere, wie etwa hunderte oder sogar tausende, solcher Steuerzellen 14 umfassen kann, die elektrisch parallel verbunden sein können, so dass sie den Laststrom zusammen leiten und steuern.
  • Zum Beispiel kann, wie in 1 schematisch und beispielhaft veranschaulicht, jede Steuerzelle 14 wenigstens teilweise in dem Halbleiterkörper 10 auf der Vorderseite 10-1 enthalten sein. Jede Steuerzelle 14 kann wenigstens ein Source-Gebiet 141 des ersten Leitfähigkeitstyps umfassen, wobei das Source-Gebiet 141 in dem Halbleiterkörper 10 enthalten ist und elektrisch mit der ersten Lastanschlussstruktur 11 verbunden ist.
  • Ferner kann jede Steuerzelle wenigstens ein Körpergebiet 142 eines zweiten Leitfähigkeitstyps (z. B. p-Typs) aufweisen, der komplementär zu dem ersten Leitfähigkeitstyp ist, wobei das Körpergebiet 142 in dem Halbleiterkörper 10 enthalten ist und das Source-Gebiet 141 von dem Driftgebiet 100 separiert.
  • Bei dem Ausführungsbeispiel aus 1 umfasst die Steuerzelle 14 zwei solche Source-Gebiete 141 und zwei entsprechende Körpergebiete 142, die eine gemeinsame Gate-Elektrode 143 teilen. Bei dieser Ausführungsform weist die Gate-Elektrode 143 eine planare Anordnung auf und erstreckt sich hauptsächlich parallel zu einer Vorderseitenoberfläche des Halbleiterkörpers 10 (d. h. parallel zu der horizontalen Ebene XY in 1). Bei anderen Ausführungsformen kann die Gate-Elektrode 143 in einem vertikalen Gate-Graben angeordnet sein, wie unten unter Bezugnahme auf 6A weiter erklärt ist.
  • Die Gate-Elektrode 143 kann zum Induzieren eines (jeweiligen) Leitungskanals in dem (den) Körpergebiet(en) 142 in Abhängigkeit von einem Steuersignal konfiguriert sein, wobei sich der Leitungskanal von dem (den) Source-Gebiet(en) 141 zu dem Driftgebiet 100 erstreckt. Zum Beispiel kann die Leistungshalbleitervorrichtung 1 einen (nicht veranschaulichten) Gate-Anschluss zum Empfangen eines solchen Steuersignals von außerhalb der Leistungshalbleitervorrichtung 1, z. B. in Form einer Gate-Spannung, umfassen, wobei der Gate-Anschluss elektrisch mit der Gate-Elektrode 143 verbunden sein kann.
  • Zum Beispiel kann die Gate-Elektrode 143 aus Polysilicium bestehen oder dieses umfassen. Alternativ dazu kann die Gate-Elektrode 143 aus einem Metall bestehen oder dieses umfassen.
  • Die Gate-Elektrode 143 kann durch eine Gate-Isolationsschicht 144, die eine erste Bornitridschicht 1443 beinhaltet, elektrisch von dem Halbleiterkörper 10, wie etwa von dem (den) Source-Gebiet(en) 141, dem (den) Körpergebiet(en) 142 und dem Driftgebiet 100, isoliert sein. Es ist anzumerken, dass die Gate-Isolationsschicht 144 bei manchen Ausführungsformen ein Schichtstapel sein kann, der die erste Bornitridschicht 1443 zusätzlich zu weiteren Schichten umfassen kann.
  • Zum Beispiel kann die erste Bornitridschicht 1443 bei einer Ausführungsform aus hexagonalem Bornitrid (hBN) bestehen oder dieses umfassen. Die erste Bornitridschicht 1443 kann bei einer anderen Ausführungsform aus kubischem Bornitrid (cBN) bestehen oder dieses umfassen.
  • Gemäß dem in 1 gezeigten Ausführungsbeispiel kann die Gate-Isolationsschicht 144 in der Form eines Stapels aus z. B. drei Schichten 1441, 1443, 1442 bereitgestellt werden, wobei die erste dielektrische Schicht 1441 auf einer Vorderseitenoberfläche des Halbleiterkörpers 10 angeordnet sein kann, die erste Bornitridschicht 1443 auf der ersten dielektrischen Schicht 1441 angeordnet sein kann und eine zweite dielektrische Schicht 1442 auf der ersten Bornitridschicht 1443 angeordnet sein kann. Anders gesagt und allgemeiner kann die erste Bornitridschicht 1443 bei einer Ausführungsform sandwichartig zwischen zwei anderen dielektrischen Schichten 1441, 1442 eingeschlossen (oder eingebettet) sein.
  • Zum Beispiel können die anderen dielektrischen Schichten 1441, 1442, wie etwa die erste dielektrische Schicht 1441 und die zweite dielektrische Schicht 1442, die in 1 gezeigt sind, Oxidschichten sein.
  • Allgemeiner kann gemäß einer oder mehreren Ausführungsformen die Gate-Isolationsschicht 144 ferner eine erste dielektrische Schicht 1441, die wenigstens teilweise zwischen der ersten Bornitridschicht 1443 und dem Halbleiterkörper 10 angeordnet ist, und/oder eine zweite dielektrische Schicht 1442, die wenigstens teilweise zwischen der ersten Bornitridschicht 1443 und der Gate-Elektrode 143 angeordnet ist, umfassen.
  • In Bezug auf Abmessungen und weiter unter Bezugnahme auf das Ausführungsbeispiel aus 1 kann eine Schichtdicke T (wie z. B. entlang der vertikalen Richtung Z gemessen) der Gate-Isolationsschicht 144 zum Beispiel in dem Bereich von 50 nm bis 120 nm liegen. Ferner kann die erste dielektrische Schicht 1441 bei einer Ausführungsform eine (z. B. vertikale) Schichtdicke T1 in dem Bereich von z. B. 5 nm bis 10 nm aufweisen.
  • Bei einer Ausführungsform gemäß 1 kann eine horizontale Ausdehnung W der Gate-Isolationsschicht zum Beispiel in dem Bereich von 6 µm bis 10 µm liegen, wie etwa z. B. 8 µm.
  • Ferner kann bei einer Ausführungsform eine vertikale Ausdehnung T3 der planaren Gate-Elektrode 143 zum Beispiel in dem Bereich von 100 nm bis 500 nm liegen.
  • Bei einer Ausführungsform, wie beispielhaft und schematisch in 1 veranschaulicht, kann die Leistungshalbleitervorrichtung 1 ferner eine Zwischenschichtdielektrikum(ILD: Interlayer Dielectric)-Struktur 13 umfassen, die wenigstens teilweise zwischen der Gate-Elektrode 143 und der Vorderseitenmetallisierung 11 angeordnet ist. Die ILD-Struktur 13 kann zum Isolieren der Gate-Elektrode 143 von der Vorderseitenmetallisierung 11 konfiguriert sein. Zum Beispiel kann die Zwischenschichtdielektrikumstruktur 13 eine oder mehrere dielektrischen Schichten, wie etwa eine oder mehrere Oxidschichten, umfassen. Die ILD-Struktur 13 kann als ein sogenanntes Zwischenoxid 13 konfiguriert sein. Eine vertikale Schichtdicke T4 der Zwischendielektrikumstruktur 13 (wie in einem Teil gemessen, der sich oberhalb der Gate-Elektrode 143 erstreckt), kann zum Beispiel in dem Bereich von 0,5 µm bis 1,0 µm liegen.
  • Ferner kann unter Bezugnahme auf 1 der Halbleiterkörper 10 bei einer Ausführungsform ein Rückseitenemittergebiet 103 des ersten Leitfähigkeitstyps oder des zweiten Leitfähigkeitstyps umfassen. Falls zum Beispiel die Leistungshalbleitervorrichtung 1 eine IGBT-Konfiguration aufweist, kann ein Rückseitenemittergebiet 103 des zweiten Leitfähigkeitstyps bereitgestellt sein, wobei das Rückseitenemittergebiet 103 auf der Rückseite 10-2 des Halbleiterkörpers 10 in Kontakt mit der Rückseitenmetallisierung 12 angeordnet sein kann. Falls die Leistungshalbleitervorrichtung 1 zum Beispiel eine MOSFET-Konfiguration aufweist, kann das Rückseitenemittergebiet 103 ein Gebiet mit Dotierungsstoffen des ersten Leitfähigkeitstyps mit einer höheren Dotierungsstoffkonzentration als das Driftgebiet 100 sein. Ein Fachmann ist mit der Gestaltung solcher Rückseitenemittergebiete 103 gut vertraut. Da solche Rückseitenstrukturen kein Schwerpunkt der vorliegenden Erfindung sind, werden sie hier nicht ausführlicher beschrieben.
  • Es ist anzumerken, dass die oben und nachfolgend erwähnte(n) Bornitridschicht(en) 1443 bei manchen Ausführungsvarianten in einer horizontalen Ebene, d. h. bei Betrachtung von oberhalb, strukturiert ist (sind). Mit anderen Worten muss sich die jeweilige Bornitridschicht 1443 nicht kontinuierlich in der horizontalen Ebene erstrecken, sondern kann unterbrochen sein.
  • In diesem Fall kann vorgesehen sein, dass die Bornitridschicht 1443 wenigstens bis zu einer Position reicht, bei der sie Kontakt zu der Vorderseitenmetallisierung 11 herstellt, wie etwa in einem Kontaktloch, so dass sie dazu in der Lage ist, Wärme effizient über das Metall 11 abzuführen.
  • Ferner kann die Bornitridschicht 1443 bei einer Ausführungsvariante kleine Löcher oder Vertiefungen (nicht veranschaulicht) aufweisen, so dass die Bornitridschicht 1443 zwischen den dielektrischen Schichten 1441, 1442 eingekeilt ist. Infolgedessen kann die Kohäsion des Schichtstapels 1441, 1442, 1443 verbessert werden.
  • 2 veranschaulicht Wärmeleitungspfaden während des Betriebs der Halbleitervorrichtung 1 aus 1 schematisch und beispielhaft. Zum Beispiel wird im Betrieb Wärme durch eine Stromdichte erzeugt, die in einem Gebiet direkt unterhalb der Gate-Isolationsschicht 144 relativ hoch sein kann. Zum Beispiel kann bei einer zentralen Position (mit Bezug auf die erste horizontale Richtung X) unterhalb der ersten dielektrischen Schicht 1441 sowie bei einer Grenzfläche zwischen der ersten dielektrischen Schicht 1441 und dem Körpergebiet 142, wo während des Betriebs ein Inversionskanal ausgebildet werden kann, viel Wärme erzeugt werden. Solche Gebiete können auch als Hotspots bezeichnet werden.
  • Ein resultierendes Wärmeprofil H ist schematisch in 2 gezeigt, wobei eine hohe Dichte der horizontalen Linien eine große Wärme anzeigen soll und umgekehrt. Die dünnen Pfeile in 2 geben Pfade an, entlang denen die Wärme dissipiert wird, z. B. durch deinen Teil des Halbleiterkörpers 10. Die dicken Pfeile geben zusätzliche Wärmedissipationspfade an, die durch die erste Bornitridschicht 1443 bereitgestellt werden. Wie beispielhaft veranschaulicht, kann der Bereich mit der höchsten Temperatur (Hotspot) eine Ebene unter 1441 sein, mit einer lateralen Ausbreitung in die Körpergebiete 142 hinein.
  • Aufgrund einer sehr kleinen Schichtdicke T1 der ersten dielektrischen Schicht 1441 kann die Bornitridschicht 1443 sehr nahe an dem Hotspot angeordnet sein, wie etwa zum Beispiel in einer Entfernung von nur 5-10 nm von dem Hotspot. Die Bornitridschicht 1443 kann die Wärme als ein Wärmeverteiler zu der Vorderseitenmetallisierung 11 dissipieren. Zum Beispiel kann die Bornitridschicht 1443 10 nm dünn sein. Zum Beispiel kann eine Dicke der Bornitridschicht 1443 wenigstens 10 nm betragen. Bei manchen Varianten kann die Schichtdicke der Bornitridschicht größer sein und kann zum Beispiel die volle Dicke T0 der Gate-Isolationsschicht 144 betragen. Dies wird unten unter Bezugnahme auf 3 erklärt.
  • Entsprechend kann die erste Bornitridschicht 1443 als ein Wärmeverteiler dienen, der Wärme, die in dem Halbleiterkörper 10, z. B. in dem Zentrum einer Steuerzelle 14, erzeugt wird, zu einem Metall leitet, wie etwa der Vorderseitenmetallisierung 11, so dass die Wärme einfacher dissipiert werden kann. Es ist in diesem Zusammenhang anzumerken, dass sich bei dem Ausführungsbeispiel aus 1 und 2 die erste Bornitridschicht 1442 (lateral) in Kontakt mit der Vorderseitenmetallisierung 10 befindet, was die Wärmedissipation zu dem Metall 11 weiter fördern kann.
  • Nun unter Bezugnahme auf 3 kann die Gate-Isolationsschicht 144 bei einer Ausführungsvariante der Leistungshalbleitervorrichtung 1 vollständig aus der ersten Bornitridschicht 1443 bestehen. Daher kann die erste Bornitridschicht 1443 bei dieser Ausführungsform in Kontakt mit dem Halbleiterkörper 10 (wie etwa mit dem (den) Source-Gebiet(en) 141, dem (den) Körpergebiet(en) 142 und dem Driftgebiet 100) sowie der Gate-Elektrode 143 angeordnet sein. Offensichtlich kann sich die erste Bornitridschicht 1443 auch bei dieser Ausführungsform in Kontakt mit der Vorderseitenmetallisierung 11 befinden. In Bezug auf mögliche Abmessungen wird auf das verwiesen, was oben, z. B. bezüglich der (vertikalen) Schichtdicke T0 der Gate-Isolationsschicht 144, angegeben wurde.
  • 4 veranschaulich noch eine andere Ausführungsvariante schematisch und beispielhaft. In diesem Fall umfasst die Gate-Isolationsschicht 144 die erste Bornitridschicht 1443, die in Kontakt mit dem Halbleiterkörper 10 angeordnet ist, und eine zweite dielektrische Schicht 1442, die auf der ersten Bornitridschicht 1443 angeordnet ist. Zum Beispiel kann die Wärmedissipation während des Betriebs aufgrund des direkten Kontakts der ersten Bornitridschicht 1443 mit einem Hotspot in dem Halbleiterkörper 10 sehr effizient sein. Die zweite dielektrische Schicht 1442 kann die erste Bornitridschicht 1443 von der Gate-Elektrode 143 und der ILD-Struktur 13 separieren, wie veranschaulicht ist. Zum Beispiel kann eine Wärmeleitfähigkeit der Gate-Isolationsschicht 144 hauptsächlich durch die Dicke der Bornitridschicht 1443 definiert sein. Ferner kann eine Durschlagfestigkeit der Gate-Isolationsschicht 144 hauptsächlich durch die Dicke der zweiten dielektrischen Schicht 1442 definiert sein. Im Prinzip kann die Durchschlagfestigkeit der Gate-Isolationsschicht 144 durch die zweite dielektrische Schicht 1442 verbessert werden (falls die Bornitridschicht eine geringere Durchschlagfestigkeit als das Material der zweiten dielektrischen Schicht, z. B. Siliciumdioxid, aufweist). Auch bei dieser Variante kann sich die erste Bornitridschicht 1443 in Kontakt mit der Vorderseitenmetallisierung 11 befinden, wie veranschaulicht ist.
  • Zum Beispiel weicht das Ausführungsbeispiel aus 5 von der oben unter Bezugnahme auf 1 erklärten Halbleitervorrichtung 1 nur bezüglich der Gestaltung der ILD-Struktur 13 ab. Wie veranschaulicht, können zum Beispiel eine oder mehrere zweite Bornitridschichten 1331 in der ILD-Struktur 13 eingebettet sein. Zum Beispiel kann (können) sich die zweite(n) Bornitridschicht(en) 1331 hauptsächlich in einer horizontalen Ebene XY, wie etwa im Wesentlichen parallel zu der Vorderseitenoberfläche des Halbleiterkörper 10, erstrecken. Ferner ist anzumerken, dass die zweite(n) Bornitridschicht(en) 1331 in Kontakt mit der Vorderseitenmetallisierung 11 angeordnet sein kann (können), wie veranschaulicht ist.
  • Bei einer Ausführungsform können wenigstens zwei solcher zweiten Bornitridschichten 1331, wie etwa drei zweite Bornitridschichten 1311, wie beispielhaft in 5 veranschaulicht, als Teil der ILD-Struktur 13 bereitgestellt werden. Zum Beispiel kann jede der zweiten Bornitridschichten 1311 sandwichartig zwischen anderen dielektrischen Schichten 1333 der ILD-Struktur 13, wie etwa Oxidschichten 1333, eingeschlossen sein. Zum Beispiel kann eine solche weitere dielektrische Schicht 1333 zwischen den wenigstens zwei zweiten Bornitridschichten 1311 angeordnet sein, wie in 5 veranschaulicht ist.
  • Bei noch einer weiteren Ausführungsform kann die gesamte ILD-Struktur 13 aus Bornitrid bestehen. Zum Beispiel kann eine solche Konfiguration einen horizontalen Querschnitt, wie in einer der 1-4 veranschaulicht, aufweisen, wobei die ILD-Struktur 13 vollständig durch eine Bornitridschicht gebildet ist.
  • Das in 6A veranschaulichte Ausführungsbeispiel unterscheidet sich von den oben mit Bezug auf 1-5 besprochenen Ausführungsformen hauptsächlich darin, dass die Gate-Elektrode 143 keine planare Konfiguration aufweist, sondern innerhalb eines Gate-Grabens angeordnet ist, der sich von der Vorderseitenoberfläche 10-1 vertikal in den Halbleiterkörper 10 hinein erstreckt. Der Gate-Graben kann z. B. eine Streifenkonfiguration oder eine zellulare Konfiguration mit mehreren separaten Grabenzellen, die einen rechteckigen oder quadratischen Umriss aufweisen, aufzeigen.
  • Ein Gate-Isolationsstapel 144, der eine erste Bornitridschicht 1443 umfasst, ähnlich dem oben unter Bezugnahme auf 1 beschriebenen, ist auf der Grabenunterseite und auf den Grabenseitenwänden angeordnet. Bei dem veranschaulichten Ausführungsbeispiel aus 6A erstreckt sich ein Teil des Gate-Isolationsstapels 144 auch oberhalb der Gate-Elektrode 143 sowie oberhalb eines Teils der Vorderseitenoberfläche des Halbleiterkörpers 10. Zum Beispiel kann ein (z. B. lateraler) Kontakt zwischen der ersten Bornitridschicht 1443 und der Vorderseitenmetallisierung 11 dementsprechend hergestellt werden, wie veranschaulicht ist.
  • Bei einer (nicht veranschaulichten) Ausführungsvariante kann die Leistungshalbleitervorrichtung 1 eine Graben-Gate-Konfiguration aufweisen, wie in 6A veranschaulicht ist, wobei die Gate-Isolationsschicht 144 ähnlich der oben unter Bezugnahme auf 3 beschriebenen Ausführungsform vollständig aus der ersten Bornitridschicht 1443 bestehen kann.
  • Bei einer anderen (nicht veranschaulichten) Variante kann die Leistungshalbleitervorrichtung 1 eine Graben-Gate-Konfiguration aufweisen, wie in 6A veranschaulicht, wobei die Gate-Isolationsschicht 144 die erste Bornitridschicht 1443, die in Kontakt mit dem Halbleiterkörper 10 angeordnet ist, und eine zweite dielektrische Schicht 1442, die die erste Bornitridschicht 1443 von der Gate-Elektrode 143 und der ILD-Struktur 13 separiert, ähnlich der oben unter Bezugnahme auf 4 beschriebenen Ausführungsform umfassen kann.
  • Ferner kann, wie in 6A beispielhaft gezeigt, eine ILD-Struktur 13 auf dem Teil des Gate-Isolationsstapels 144 angeordnet sein, der sich oberhalb der Gate-Elektrode erstreckt. Zum Beispiel können eine oder mehrere (wie etwa wenigstens zwei) zweite Bornitridschichten 1331 in der ILD-Struktur 13 integriert sein, wie oben unter Bezugnahme auf 5 erklärt wurde und in 6A beispielhaft veranschaulicht ist.
  • 6B veranschaulicht einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleitertransistors 1 mit einer Gate-Graben-Konfiguration gemäß einer oder mehreren weiteren Ausführungsformen schematisch und beispielhaft. Ferner sind einige beispielhafte Wärmeleitungspfade während des Betriebs der Leistungshalbleitervorrichtung 1 gezeigt. Dünne Pfeile in 6B geben herkömmliche Dissipationspfade durch einen Teil des Halbleiterkörpers 10 an. Die dicken Pfeile geben zusätzliche Wärmedissipationspfade an, die durch die Bornitridschicht 1443 bereitgestellt werden.
  • Bei dem in 6B veranschaulichten Ausführungsbeispiel ist ein Teil des Bornitrids 1443 oberhalb der Vorderseitenoberfläche 10-1 angeordnet, so dass es einen Teil der ILD-Struktur 13 (funktional) ersetzt. Wie schematisch mittels dicker Pfeile veranschaulicht, kann dies zu einer verbesserten Dissipation von Wärme beitragen, die während des Betriebs bei einem Hotspot H erzeugt wird, der sich angrenzend an den Gate-Graben bei einer Grenzfläche zwischen der ersten dielektrischen Schicht 1441 und dem Körpergebiet 142 befinden kann.
  • Nachfolgend werden beispielhafte Ausführungsformen eines Verfahrens zum Bilden einer Leistungshalbleitervorrichtung, die eine Gate-Isolationsschicht 144 umfasst, die die erste Bornitridschicht 1443 beinhaltet, unter Bezugnahme auf 7A-H erklärt.
  • Ausführungsformen des Verfahrens können den Ausführungsformen der Leistungshalbleitervorrichtung 1 entsprechen, die oben mit Bezug auf 1-6 erklärt wurde. Daher kann das, was oben angegeben wurde, gleichermaßen/analog auf die Leistungshalbleitervorrichtung 1 und das Verfahren zum Bilden einer Leistungshalbleitervorrichtung 1 zum Bilden weiterer Ausführungsformen angewandt werden.
  • Beginnend mit 7A kann in einem ersten Schritt ein Halbleiterkörper 10 mit einer Vorderseite 10-1 und einer Rückseite 10-2 bereitgestellt werden. Zum Beispiel kann der Halbleiterkörper 10 in der Form eines Wafers, wie etwa in der Form eines Silicium- oder Siliciumcarbid-Wafersubstrats bereitgestellt werden. Das Substrat 10 kann eine Basisdotierung, wie etwa eine n--Basisdotierung, aufweisen. Zum Beispiel kann ein Teil des Halbleiterkörpers 10 später ein Driftgebiet 100 der verarbeiteten Leistungshalbleitervorrichtung 1 bilden, wobei das Driftgebiet 100 die Basisdotierung aufweisen kann.
  • In einem nächsten Schritt (7B) kann eine erste dielektrische Schicht 1441 auf einer Vorderseitenoberfläche des Halbleiterkörpers 10 abgeschieden werden. Zum Beispiel kann die erste dielektrische Schicht 1441 mittels einer Oxidabscheidung auf der Vorderseitenoberfläche gebildet werden.
  • Dann kann eine erste Bornitridschicht 1443 auf der ersten dielektrischen Schicht 1441 abgeschieden werden (7C). Zum Beispiel kann die erste Bornitridschicht 1443 kubisches Bornitrid (cBN) und hexagonales Bornitrid (hBN) umfassen oder daraus bestehen.
  • Beide Spezies von Bornitrid, d. h. hBN sowie cBN, weisen eine relativ hohe Wärmeleitfähigkeit auf. Zum Beispiel kann cBN eine hohe Wärmeleitfähigkeit in allen Richtungen (d. h. isotrop) aufweisen, wohingegen hBN eine sehr hohe Wärmeleitfähigkeit speziell für eine Wärmepropagation in der Schicht, d. h. entlang einer Hauptausdehnungsrichtung X, Y der ersten Bornitridschicht 1443, und eine etwas geringere Wärmeleitfähigkeit senkrecht zu den Hauptausdehnungsrichtungen X, Y der ersten Bornitridschicht 1443 (d. h. entlang der vertikalen Richtung Z in 7C) aufweisen kann. Zum Beispiel können diese Eigenschaften von hBN und/oder cBN zum Steuern der Richtung des Wärmeflusses ausgenutzt werden. Mit Prozessen gemäß dem Stand der Technik kann cBN einfacher als hBN in Grabenstrukturen abgeschieden werden.
  • Zum Beispiel kann bei einer Ausführungsform cBN mittels eines oder mehrerer der folgenden Prozesse abgeschieden werden: Ein Sputterprozess, der ein Bor- oder Bornitrid-Target verwendet; ein Chemische-Gasphasenabscheidung(CVD)-Prozess unter Verwendung unterschiedlicher Gase; ein Atomlagenabscheidung(ALD)-Prozess.
  • Bei einer anderen Ausführungsform kann hBN mittels eines Sputterprozesses unter Verwendung eines Bor- oder Bornitrid-Targets oder mittels eines CVD-Prozesses z. B. direkt auf der ersten dielektrischen Schicht 1441 abgeschieden werden, die ein Oxid sein kann. Alternativ dazu kann ein Hilfssubstrat, wie etwa eine Metallfolie, bereitgestellt werden und kann eine hBN-Schicht mittels eines (nicht veranschaulichten) CVD-Prozesses auf dem Hilfssubstrat aufgewachsen werden. Dann kann die hBN-Schicht auf die erste dielektrische Schicht 1441 oder, falls keine erste dielektrische Schicht 1441 bereitgestellt ist (vergleiche zum Beispiel Ausführungsformen aus 3 und 4), auf die Vorderseitenoberfläche des Halbleiterkörpers 10 transferiert werden.
  • Eine weitere Variante zum Erzeugen der ersten Bornitridschicht 1443 in der Form einer hBN-Schicht wird nun unter Bezugnahme auf 7C(a)-7C(c) erklärt: Zuerst wird eine Metallschicht 2 auf einer Oxidschicht, wie etwa der ersten dielektrischen Schicht 1441, abgeschieden, siehe 7C(a). Dann kann eine hBN-Schicht 1443 mittels eines CVD-Prozesses bei einer Grenzfläche zwischen der Metallschicht 2 und der Oxidschicht 1441 aufgewachsen werden, wobei eine andere (obere) hBN-Schicht 1444 während des CVD-Prozessschrittes auch auf der Metallschicht 2 erzeugt werden kann, siehe 7C(b). Anschließend kann die Metallschicht 2 (sowie die obere hBN-Schicht 1444, die auf der Metallschicht 2 erzeugt wurde) entfernt werden, so dass die hBN-Schicht freigelegt wird, die die erste Bornitridschicht 1443 bildet, siehe 7C(c).
  • Es ist anzumerken, dass die Bornitridschicht 1443 bei manchen Ausführungsvarianten in einer horizontalen Ebene XY, d. h. bei Betrachtung von oberhalb, strukturiert ist. Mit anderen Worten muss sich die Bornitridschicht 1443 nicht kontinuierlich in der horizontalen Ebene erstrecken, sondern kann unterbrochen sein. Ferner kann die Bornitridschicht 1443 bei einer Ausführungsvariante so gebildet sein, dass sie kleine Löcher oder Vertiefungen (nicht veranschaulicht) aufweist, so dass die Bornitridschicht 1443 zwischen den dielektrischen Schichten 1441, 1442 eingekeilt ist. Infolgedessen kann die Kohäsion des Schichtstapels 1441, 1442, 1443 verbessert werden.
  • In einem weiteren Schritt, wie schematisch in 7D veranschaulicht, kann bei einer Ausführungsform eine zweite dielektrische Schicht 1442 auf der ersten Bornitridschicht 1443 gebildet werden. Zum Beispiel kann dieser Schritt mittels einer Oxidabscheidung ausgeführt werden.
  • Dann kann eine Gate-Elektrode 143 auf dem Stapel aus dielektrischen Schichten 1441, 1442, 1443 gebildet werden. Es ist jedoch anzumerken, dass nicht alle der Schichten 1441, 1442, 1443 notwendigerweise benötigt werden (siehe z. B. die Ausführungsformen gemäß 3 und 4). Die Erzeugung der Gate-Elektrode 143 kann zum Beispiel eine Abscheidung und anschließende Strukturierung einer Polysiliciumschicht umfassen, wie prinzipiell in der Technik gut bekannt ist.
  • In einem weiteren Schritt können eine oder mehrere dielektrische Schichten abgeschieden und dann mittels eines Ätzprozesses zum Bilden der ILD-Struktur 13 strukturiert werden (7F-G). Es ist anzumerken, dass auch Teile der ersten Bornitridschicht 1443 und (falls vorhanden) der ersten und zweiten dielektrischen Schicht 1441, 1442 während des Ätzprozesses (oder während eines oder mehrerer weiterer Ätzprozesse) von der Halbleitervorderseitenoberfläche entfernt werden können und dass infolgedessen ein (z. B. lateraler) Teil der ersten Bornitridschicht freigelegt werden kann.
  • Ferner können, wie in 7H veranschaulicht, die Körpergebiete 142 und die Source-Gebiete 141 in der Halbleiterschicht 10 mittels jeweiliger (maskierter) Dotierungsstoffimplantationsschritte erzeugt werden. Zum Beispiel können solche Implantationsschritte im Fall einer siliciumbasierten Leistungshalbleitervorrichtung 1 nach der Bildung der ILD-Struktur 13 gemäß 7G-H ausgeführt werden. Im Fall einer siliciumcarbidbasierten Leistungshalbleitervorrichtung 1 können jedoch solche Implantationsschritte bereits in einer früheren Phase ausgeführt werden.
  • Schließlich kann ein Metall abgeschieden werden, so dass die Vorderseitenmetallisierung 11 gebildet wird, die sich in Kontakt mit z. B. den Source-Gebieten 141, den Körpergebieten 142 sowie der ersten Bornitridschicht 1443 befinden kann, siehe 1.
  • Es ist anzumerken, dass eine Leistungshalbleitervorrichtung 1 mit einer Graben-Gate-Konfiguration, wie beispielhaft in 6A-B dargestellt, mit ähnlichen Prozessschritten wie den oben unter Bezugnahme auf 7A-H veranschaulichten gebildet werden kann. Zum Beispiel kann das Verfahren in diesem Fall ferner einen anfänglichen Ätzprozess zum Bilden von Gräben in dem Halbleiterkörper 10 umfassen. Dann kann eine Gate-Isolationsschicht 144, die eine erste Bornitridschicht 1443 umfasst oder daraus besteht, wenigstens auf den Grabenunterseiten und Grabenseitenwänden abgeschieden werden, bevor die Gräben mit einem Gate-Elektrode-Material, wie etwa Polysilicium oder Metall, zum Bilden der Gate-Elektrode 143 gefüllt werden.
  • Oben wurden Ausführungsformen erklärt, die Leistungshalbleitervorrichtungen und entsprechende Verarbeitungsverfahren betreffen.
  • Diese Halbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Entsprechend kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, z. B. der Halbleiterkörper 10 und seine Gebieten/Zonen, z. B. Gebiete, ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper 10 und seine Gebiete/Zonen aus einem beliebigem Halbleitermaterial gefertigt sein können, das zum Herstellen einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten unter anderem elementare Halbleitermaterialien, wie etwa Silicium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliciumcarbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quaternäre Ill-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AIGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AIGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die zuvor erwähnten Halbleitermaterialien werden auch als „Homoübergang-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergang-Halbleitermaterial gebildet. Beispiele für Heteroübergang-Halbleitermaterialien beinhalten unter anderem Aluminiumgalliumnitrid(AIGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), lndiumgalliumnitrid(lnGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminiumgalliumnitrid(AIGaN)-Galliumnitrid(GaN), lndiumgalliumnitrid(lnGaN)-Aluminiumgalliumnitrid(AIGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroübergang-Halbleitermaterialien. Für Leistungshalbleiterschalteranwendungen werden zurzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Begriffe wie etwa „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Es wird beabsichtigt, dass diese Begriffe zusätzlich zu verschiedenen Orientierungen, die in den Figuren dargestellt sind, verschiedene Orientierungen der entsprechenden Vorrichtung einschließen. Ferner werden auch Ausdrücke wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird ebenfalls nicht beabsichtigt, dass diese beschränkend sind. Durch die Beschreibung hinweg verweisen gleiche Begriffe auf gleiche Merkmale.
  • Wie hier verwendet, sind die Ausdrücke „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufzeigend“ und dergleichen offene Ausdrücke, die das Vorhandensein der angegebenen Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen.
  • In Anbetracht der obigen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorangehende Beschreibung beschränkt wird, noch durch die beigefügten Zeichnungen beschränkt wird. Stattdessen ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.

Claims (21)

  1. Leistungshalbleitervorrichtung (1), die Folgendes umfasst: - einen Halbleiterkörper (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist und zum Leiten eines Laststroms zwischen der Vorderseite (10-1) und der Rückseite (10-2) konfiguriert ist; und - mehrere Steuerzellen (14), die zum Steuern des Laststroms konfiguriert sind, wobei jede Steuerzelle (14) wenigstens teilweise in dem Halbleiterkörper (10) auf der Vorderseite (10-1) enthalten ist und eine Gate-Elektrode (143) umfasst, die mittels einer Gate-Isolationsschicht (144) elektrisch von dem Halbleiterkörper (10) isoliert ist, wobei die Gate-Isolationsschicht (144) eine erste Bornitridschicht (1443) umfasst.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei die erste Bornitridschicht (1443) kubisches Bornitrid und/oder hexagonales Bornitrid umfasst.
  3. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Bornitridschicht (1443) in Kontakt mit dem Halbleiterkörper (10) angeordnet ist.
  4. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Bornitridschicht (1443) in Kontakt mit der Gate-Elektrode (143) angeordnet ist.
  5. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Bornitridschicht (1443) in Kontakt mit einem Metall (11) angeordnet ist.
  6. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Gate-Isolationsschicht (144) eine erste dielektrische Schicht (1441), die wenigstens teilweise zwischen der ersten Bornitridschicht (1443) und dem Halbleiterkörper (10) angeordnet ist, umfasst.
  7. Leistungshalbleitervorrichtung (1) nach Anspruch 5, wobei eine Schichtdicke (T1) der ersten dielektrischen Schicht (1441) in dem Bereich von 5 nm bis 10 nm liegt.
  8. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Gate-Isolationsschicht (144) eine zweite dielektrische Schicht (1442), die wenigstens teilweise zwischen der ersten Bornitridschicht (1443) und der Gate-Elektrode (143) angeordnet ist, umfasst.
  9. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei eine Schichtdicke (T0) der Gate-Isolationsschicht (144) in dem Bereich von 50 nm bis 120 nm liegt.
  10. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei eine Zwischenschichtdielektrikumstruktur (13) wenigstens teilweise zwischen der Gate-Elektrode (143) und einer Vorderseitenmetallisierung (11) der Leistungshalbleitervorrichtung (1) angeordnet ist, wobei die Zwischenschichtdielektrikumstruktur (13) wenigstens eine zweite Bornitridschicht (1331) ist oder umfasst.
  11. Leistungshalbleitervorrichtung (1) nach Anspruch 10, wobei die wenigstens eine zweite Bornitridschicht (1.331) in Kontakt mit der Vorderseitenmetallisierung (11) angeordnet ist.
  12. Leistungshalbleitervorrichtung (1) nach Anspruch 10 oder 11, wobei sich die wenigstens eine zweite Bornitridschicht (1331) hauptsächlich in einer horizontalen Ebene (XY) erstreckt.
  13. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 10 bis 12, wobei die Zwischenschichtdielektrikumstruktur (13) wenigstens zwei zweite Bornitridschichten (1331) umfasst, wobei eine andere dielektrische Schicht (1333) zwischen den zwei zweiten Bornitridschichten (1331) angeordnet ist.
  14. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung (1) ein IGBT und/oder ein MOSFET ist oder umfasst.
  15. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (10) Siliciumcarbid umfasst.
  16. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei - die Vorderseite (10-1) mit einer ersten Lastanschlussstruktur (11) gekoppelt ist und die Rückseite (10-2) mit einer zweiten Lastanschlussstruktur (12) gekoppelt ist; - der Halbleiterkörper (10) ein Driftgebiet (100) eines ersten Leitfähigkeitstyps beinhaltet, wobei das Driftgebiet (100) zum Leiten des Laststroms zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) konfiguriert ist; und - jede Steuerzelle (14) Folgendes umfasst: ◯ ein Source-Gebiet (141) des ersten Leitfähigkeitstyps, wobei das Source-Gebiet (141) in dem Halbleiterkörper (10) enthalten ist und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist; ◯ ein Körpergebiet (142) eines zweiten Leitfähigkeitstyps, wobei das Körpergebiet (142) in dem Halbleiterkörper (10) enthalten ist und das Source-Gebiet (141) von dem Driftgebiet (100) separiert; wobei die Gate-Elektrode (143) zum Induzieren eines Leitungskanals in dem Körpergebiet (142) in Abhängigkeit von einem Steuersignal konfiguriert ist, wobei sich der Leitungskanal von dem Source-Gebiet (141) zu dem Driftgebiet (100) erstreckt.
  17. Leistungshalbleitervorrichtung (1), die Folgendes umfasst: - einen Halbleiterkörper (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist und zum Leiten eines Laststroms zwischen der Vorderseite (10-1) und der Rückseite (10-2) konfiguriert ist; und - eine dielektrische Schicht (144), die auf der Vorderseite (10-1) angeordnet ist und eine kubische Bornitridschicht (1443) und/oder eine hexagonale Bornitridschicht (1443) umfasst.
  18. Verfahren zum Bilden einer Leistungshalbleitervorrichtung (1), wobei die Leistungshalbleitervorrichtung (1) Folgendes umfasst: - einen Halbleiterkörper (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist und zum Leiten eines Laststroms zwischen der Vorderseite (10-1) und der Rückseite (10-2) konfiguriert ist; und - mehrere Steuerzellen (14), die zum Steuern des Laststroms konfiguriert sind, wobei jede Steuerzelle (14) wenigstens teilweise in dem Halbleiterkörper (10) auf der Vorderseite (10-1) enthalten ist und eine Gate-Elektrode (143) umfasst, die mittels einer Gate-Isolationsschicht (144) elektrisch von dem Halbleiterkörper (10) isoliert ist, wobei die Gate-Isolationsschicht (144) eine erste Bornitridschicht (1443) ist oder umfasst; wobei das Verfahren Bilden der ersten Bornitridschicht (1443) mittels eines Abscheidungsprozesses umfasst.
  19. Verfahren nach Anspruch 18, wobei das Bilden der ersten Bornitridschicht (1443) wenigstens eines von Folgendem umfasst: einen Chemische-Gasphasenabscheidung-Prozess; einen Sputterprozess; einen Atomlagenabscheidungsprozess.
  20. Verfahren nach Anspruch 19, wobei das Bilden der Bornitridschicht (1443) Folgendes umfasst: - Abscheiden einer Metallschicht (2) auf einer Oxidschicht (1441); - Aufwachsen, mittels eines Chemische-Gasphasenabscheidung-Prozesses, einer hexagonalen Bornitridschicht (1443) bei einer Grenzfläche zwischen der Metallschicht (2) und der Oxidschicht (1441); und - Entfernen der Metallschicht (2), so dass die hexagonale Bornitridschicht (1443) freigelegt wird.
  21. Verfahren nach Anspruch 19 oder 20, wobei das Bilden der Bornitridschicht (1443) Folgendes umfasst: - Bereitstellen eines Hilfssubstrats; - Aufwachsen, mittels eines Chemische-Gasphasenabscheidung-Prozesses, einer hexagonalen Bornitridschicht (1443) auf dem Hilfssubstrat; und - Transferieren der hexagonalen Bornitridschicht (1443) zu dem Halbleiterkörper (10) oder zu einer dielektrischen Schicht (1441), die auf dem Halbleiterkörper (10) gebildet ist.
DE102019120692.8A 2019-07-31 2019-07-31 Leistungshalbleitervorrichtung und Verfahren Pending DE102019120692A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019120692.8A DE102019120692A1 (de) 2019-07-31 2019-07-31 Leistungshalbleitervorrichtung und Verfahren
US16/944,325 US11652022B2 (en) 2019-07-31 2020-07-31 Power semiconductor device and method
CN202010758116.7A CN112310202A (zh) 2019-07-31 2020-07-31 功率半导体器件和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019120692.8A DE102019120692A1 (de) 2019-07-31 2019-07-31 Leistungshalbleitervorrichtung und Verfahren

Publications (1)

Publication Number Publication Date
DE102019120692A1 true DE102019120692A1 (de) 2021-02-04

Family

ID=74174891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019120692.8A Pending DE102019120692A1 (de) 2019-07-31 2019-07-31 Leistungshalbleitervorrichtung und Verfahren

Country Status (3)

Country Link
US (1) US11652022B2 (de)
CN (1) CN112310202A (de)
DE (1) DE102019120692A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175672A1 (en) * 2005-02-07 2006-08-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
DE112006000151B4 (de) * 2005-01-04 2010-01-21 Intel Corp., Santa Clara Herstellungsverfahren für CMOS Transistsorübergangsbereiche, die durch ein CVD Ätzen gebildet sind und eine Ablagerungsabfolge in ein und derselben Kammer
US20110108994A1 (en) * 2009-11-09 2011-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the integrated circuits
US20180076291A1 (en) * 2016-09-15 2018-03-15 Kabushiki Kaisha Toshiba Semiconductor device
US20180219055A1 (en) * 2016-12-09 2018-08-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Flexible vertical channel organic thin film transistor and manufacture method thereof
US20180226480A1 (en) * 2017-02-07 2018-08-09 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US20190115443A1 (en) * 2017-10-12 2019-04-18 Power Integrations, Inc. Gate stack for heterostructure device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2002289617A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 集積回路構造
TWI313060B (en) * 2003-07-28 2009-08-01 Japan Science & Tech Agency Feild effect transisitor and fabricating method thereof
US20050258491A1 (en) * 2004-05-14 2005-11-24 International Business Machines Corporation Threshold and flatband voltage stabilization layer for field effect transistors with high permittivity gate oxides
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
CN101960606B (zh) * 2008-03-07 2013-12-04 三菱电机株式会社 碳化硅半导体器件及其制造方法
JP2011060901A (ja) * 2009-09-08 2011-03-24 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
US9257509B2 (en) * 2010-12-21 2016-02-09 The Trustees Of Columbia University In The City Of New York Electrical devices with graphene on boron nitride
WO2012131898A1 (ja) * 2011-03-29 2012-10-04 株式会社日立製作所 炭化珪素半導体装置
CN103531475A (zh) * 2012-07-03 2014-01-22 中国科学院微电子研究所 半导体器件及其制造方法
US9117667B2 (en) * 2012-07-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon layer and method of manufacture
US8652891B1 (en) * 2012-07-25 2014-02-18 The Institute of Microelectronics Chinese Academy of Science Semiconductor device and method of manufacturing the same
US9590067B2 (en) * 2012-12-18 2017-03-07 Global Power Technologies Group, Inc. Silicon carbide semiconductor devices having nitrogen-doped interface
JP5608840B1 (ja) * 2012-12-27 2014-10-15 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
JP2014146738A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
GB2517697A (en) * 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
KR101480817B1 (ko) * 2013-09-24 2015-01-13 한국과학기술연구원 보라진 다량체를 전구체로 활용하여 금속촉매 효과로 성장된 고품질의 질화 붕소막 및 그 제조방법
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
JP6237227B2 (ja) 2013-12-27 2017-11-29 マツダ株式会社 半導体装置
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
US9818692B2 (en) * 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
KR101685100B1 (ko) * 2015-03-27 2016-12-09 한국과학기술연구원 기재 위에 h-BN 후막을 형성하는 방법 및 그로부터 제조된 h-BN 후막 적층체
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
US10685958B2 (en) * 2016-05-11 2020-06-16 Sony Corporation Composite transistor including two complementary active regions
WO2018016265A1 (ja) * 2016-07-20 2018-01-25 ソニー株式会社 相補型トランジスタ及び半導体装置
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6773629B2 (ja) * 2017-11-22 2020-10-21 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
US11251036B2 (en) * 2018-12-28 2022-02-15 Imec Vzw Semiconductor devices and methods of manufacturing semiconductor devices
JP6989537B2 (ja) * 2019-01-04 2022-01-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN109686667A (zh) 2019-01-25 2019-04-26 泰科天润半导体科技（北京）有限公司 一种SiC基MOS器件及其制备方法和应用

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006000151B4 (de) * 2005-01-04 2010-01-21 Intel Corp., Santa Clara Herstellungsverfahren für CMOS Transistsorübergangsbereiche, die durch ein CVD Ätzen gebildet sind und eine Ablagerungsabfolge in ein und derselben Kammer
US20060175672A1 (en) * 2005-02-07 2006-08-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20110108994A1 (en) * 2009-11-09 2011-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the integrated circuits
US20180076291A1 (en) * 2016-09-15 2018-03-15 Kabushiki Kaisha Toshiba Semiconductor device
US20180219055A1 (en) * 2016-12-09 2018-08-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Flexible vertical channel organic thin film transistor and manufacture method thereof
US20180226480A1 (en) * 2017-02-07 2018-08-09 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US20190115443A1 (en) * 2017-10-12 2019-04-18 Power Integrations, Inc. Gate stack for heterostructure device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PARK, S. [et al.]: Formation of Hexagonal Boron Nitride by Metal Atomic Vacancy-Assisted B–N Molecular Diffusion. In: ACS nano, Vol.9(1), 2015, S. 633-638 *

Also Published As

Publication number Publication date
US20210035882A1 (en) 2021-02-04
US11652022B2 (en) 2023-05-16
CN112310202A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102016112019B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102012105162B4 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102015210923B4 (de) Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016219020A1 (de) Leistungshalbleitervorrichtung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102018107417A1 (de) Nadelzellengraben-MOSFET
DE102017121878A1 (de) Leistungsdiode
DE102019120692A1 (de) Leistungshalbleitervorrichtung und Verfahren
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication