JP6773629B2 - 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ - Google Patents

半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ Download PDF

Info

Publication number
JP6773629B2
JP6773629B2 JP2017224449A JP2017224449A JP6773629B2 JP 6773629 B2 JP6773629 B2 JP 6773629B2 JP 2017224449 A JP2017224449 A JP 2017224449A JP 2017224449 A JP2017224449 A JP 2017224449A JP 6773629 B2 JP6773629 B2 JP 6773629B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
aluminum nitride
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017224449A
Other languages
English (en)
Other versions
JP2019096719A (ja
Inventor
清水　達雄
達雄 清水
健矢 米原
健矢 米原
浩志 大野
浩志 大野
大望 加藤
大望 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017224449A priority Critical patent/JP6773629B2/ja
Priority to US15/905,872 priority patent/US10211301B1/en
Publication of JP2019096719A publication Critical patent/JP2019096719A/ja
Application granted granted Critical
Publication of JP6773629B2 publication Critical patent/JP6773629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/181—Enclosures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61C—LOCOMOTIVES; MOTOR RAILCARS
    • B61C3/00—Electric locomotives or railcars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータに関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）やガリウム（Ｇａ）を含む窒化物半導体などのワイドギャップ半導体が期待されている。ワイドギャップ半導体はシリコン（Ｓｉ）と比較して、バンドギャップが広いため破壊電界強度が大きくなる。この特性を活用すれば高耐圧のトランジスタを実現することができる。
高耐圧のトランジスタには、安定した回路動作を実現するために高い閾値電圧が求められる。しかし、例えば、炭化珪素を用いたトランジスタでは、閾値電圧を高くするためにチャネルが形成される領域の不純物濃度を高くするとキャリアの移動度が低下するという問題が生ずる。また、例えば、ガリウム（Ｇａ）を含む窒化物半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）では、デバイス構造上、ゲート電極直下にも２次元電子ガスが存在するため、閾値電圧を高くすることが困難である。
特開２０１４−１１０４０２号公報
本発明が解決しようとする課題は、高い閾値電圧を実現する半導体装置を提供することにある。
実施形態の半導体装置は、ワイドギャップ半導体層と、ゲート電極と、前記ワイドギャップ半導体層と前記ゲート電極との間に位置し、第１の酸化シリコン膜と、前記第１の酸化シリコン膜と前記ゲート電極との間の第２の酸化シリコン膜と、前記第１の酸化シリコン膜と前記第２の酸化シリコン膜との間の第１の酸窒化アルミニウム膜とを有し、前記第１の酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、前記第１の酸窒化アルミニウム膜の中の前記第１の位置よりも前記第２の酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも小さいゲート絶縁層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の拡大模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の拡大模式断面図。 第２の実施形態の変形例の半導体装置の拡大模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の拡大模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の駆動装置の模式図。 第８の実施形態の車両の模式図。 第９の実施形態の車両の模式図。 第１０の実施形態の昇降機の模式図。 第１１の実施形態のコンピュータの模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
第１の実施形態の半導体装置は、ワイドギャップ半導体層と、ゲート電極と、ワイドギャップ半導体層とゲート電極との間に位置し、第１の酸化シリコン膜と、第１の酸化シリコン膜とゲート電極との間の第２の酸化シリコン膜と、第１の酸化シリコン膜と第２の酸化シリコン膜との間の第１の酸窒化アルミニウム膜とを有し、第１の酸窒化アルミニウム膜の中の第１の位置における窒素と酸素の和に対する窒素の第１の原子比が、第１の酸窒化アルミニウム膜の中の第１の位置よりも第２の酸化シリコン膜に近い第２の位置における窒素と酸素の和に対する窒素の第２の原子比よりも小さいゲート絶縁層と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態のＭＯＳＦＥＴ１００は、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。ＭＯＳＦＥＴ１００は、ボディ領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎ型ＭＯＳＦＥＴである。
ＭＯＳＦＥＴ１００は、炭化珪素層１０（ワイドギャップ半導体層）、ソース電極１２、ドレイン電極１４、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。
炭化珪素層１０内には、ｎ＋型のドレイン領域２２、ｎ−型のドリフト領域２４、ｐ型のボディ領域２６、ｎ＋型のソース領域２８、ｐ＋型のボディコンタクト領域３２を備える。
炭化珪素層１０の少なくとも一部は、ソース電極１２とドレイン電極１４との間に設けられる。炭化珪素層１０の少なくとも一部は、ゲート電極１８とドレイン電極１４との間に設けられる。炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。
炭化珪素層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面Ｐ１を表面、第２の面Ｐ２を裏面とも称する。なお、以下、「深さ」とは、第１の面Ｐ１を基準とする深さを意味する。
第１の面Ｐ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面Ｐ２は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
ｎ＋型のドレイン領域２２は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ｎ−型のドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２４のｎ型不純物の不純物濃度は、ドレイン領域２２のｎ型不純物の不純物濃度よりも低い。ドリフト領域２４のｎ型不純物の不純物濃度は、例えば、４×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。ドリフト領域２４の厚さは、例えば、５μｍ以上１５０μｍ以下である。
ボディ領域２６は、ソース電極１２とドリフト領域２４のとの間に設けられる。ボディ領域２６とゲート絶縁層１６の接する面は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ボディ領域２６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域２６のｐ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下である。
ボディ領域２６の深さは、例えば、０．３μｍ以上０．８μｍ以下である。
ソース領域２８は、ソース電極１２とボディ領域２６の間に設けられる。ソース領域２８は、ドリフト領域２４と離間している。
ソース領域２８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域２８のｎ型不純物の不純物濃度は、ドリフト領域２４のｎ型不純物の不純物濃度よりも高い。
ソース領域２８のｎ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。ソース領域２８の深さはボディ領域２６の深さよりも浅く、例えば、０．１μｍ以上０．３μｍ以下である。
ソース領域２８は、例えば、ソース電極１２の電位に固定される。
ｐ＋型のボディコンタクト領域３２は、ソース電極１２とボディ領域２６との間に設けられる。ボディコンタクト領域３２のｐ型不純物の不純物濃度は、ボディ領域２６のｐ型不純物の不純物濃度よりも高い。
ボディコンタクト領域３２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディコンタクト領域３２のｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ボディコンタクト領域３２の深さは、例えば、０．３μｍ以上０．６μｍ以下である。
ボディコンタクト領域３２は、例えば、ソース電極１２の電位に固定される。
ゲート電極１８は、導電層である。ゲート電極１８は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。ゲート電極１８は、金属であっても構わない。
図２は、第１の実施形態の半導体装置の拡大模式断面図である。図２は、ボディ領域２６とゲート電極１８との間のゲート絶縁層１６の拡大図である。
ゲート絶縁層１６は、炭化珪素層１０とゲート電極１８との間に位置する。ゲート絶縁層１６は、ゲート電極１８とボディ領域２６との間に設けられる。また、ゲート絶縁層１６は、ゲート電極１８とドリフト領域２４のとの間に設けられる。ゲート絶縁層１６は、例えば、ボディ領域２６に接する。
ゲート絶縁層１６は、酸化シリコン膜１６ａ（第１の酸化シリコン膜）、酸化シリコン膜１６ｂ（第２の酸化シリコン膜）、酸窒化アルミニウム膜１６ｃ（第１の酸窒化アルミニウム膜）を有する。
ゲート絶縁層１６の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層１６の酸化シリコン膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、例えば、２０ｎｍ以上１００ｎｍ以下である。
酸化シリコン膜１６ｂは、酸化シリコン膜１６ａとゲート電極１８との間に設けられる。酸窒化アルミニウム膜１６ｃは、酸化シリコン膜１６ａと酸化シリコン膜１６ｂとの間に設けられる。ゲート絶縁層１６は、酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造を有する。
酸化シリコン膜１６ａは、ボディ領域２６上に設けられる。酸化シリコン膜１６ａは、ボディ領域２６に接する。酸窒化アルミニウム膜１６ｃは、酸化シリコン膜１６ａ上に設けられる。酸窒化アルミニウム膜１６ｃは、酸化シリコン膜１６ａに接する。酸化シリコン膜１６ｂは、酸窒化アルミニウム膜１６ｃの上に設けられる。酸化シリコン膜１６ｂは、酸窒化アルミニウム膜１６ｃに接する。酸窒化アルミニウム膜１６ｃは、例えば、アモルファスである。
酸化シリコン膜１６ａの膜厚は、例えば、１０ｎｍ以上５０ｎｍ以下である。酸化シリコン膜１６ｂの膜厚は、例えば、１ｎｍ以上５０ｎｍ以下である。酸窒化アルミニウム膜１６ｃの膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。酸化シリコン膜１６ａの膜厚は、例えば、酸化シリコン膜１６ｂの膜厚よりも厚い。
酸窒化アルミニウム膜１６ｃは、主たる構成元素として、アルミニウム（Ａｌ）、酸素（Ｏ）、及び窒素（Ｎ）を含む。酸窒化アルミニウム膜１６ｃの中の第１の位置（図２中のＣ１）における酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））が、酸窒化アルミニウム膜１６ｃの中の第１の位置Ｃ１よりも酸化シリコン膜１６ｂに近い第２の位置（図２中のＣ２）における酸素（Ｏ）と窒素（Ｎ）の和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））よりも小さい。言い換えれば、酸窒化アルミニウム膜１６ｃは、炭化珪素層１０側の窒素濃度が、ゲート電極１８側の窒素濃度よりも低い。
酸窒化アルミニウム膜１６ｃは、例えば、２層構造である。酸窒化アルミニウム膜１６ｃは、第１の領域１６ｃｘと第２の領域１６ｃｙを含む。第２の領域１６ｃｙは、第１の領域１６ｃｘと酸化シリコン膜１６ｂとの間に位置する。第１の位置Ｃ１は第１の領域１６ｃｘ内にあり、第２の位置Ｃ２は第２の領域１６ｃｙ内にある。
第１の原子比は、例えば、０．１３以上０．３０以下である。第２の原子比は、例えば、０．７０以上０．８７以下である。
第１の位置Ｃ１は、例えば、酸化シリコン膜１６ａと酸窒化アルミニウム膜１６ｃの界面近傍である。例えば、酸化シリコン膜１６ａと酸窒化アルミニウム膜１６ｃの界面から、第１の位置Ｃ１までの距離（図２中のｄ１）は、０．５ｎｍ以下である。
第２の位置Ｃ２は、例えば、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ｃの界面近傍である。例えば、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ｃの界面から、第２の位置Ｃ２までの距離（図２中のｄ２）は、０．５ｎｍ以下である。
酸窒化アルミニウム膜１６ｃ内の窒素濃度の分布は、例えば、酸化シリコン膜１６ａ側から酸化シリコン膜１６ｂに向かって高くなる傾斜分布であっても構わない。言い換えれば、酸窒化アルミニウム膜１６ｃ内の窒素の原子比が酸化シリコン膜１６ａ側から酸化シリコン膜１６ｂに向かって連続的に又は段階的に高くなる分布であっても構わない。
炭化珪素層１０とゲート絶縁層１６との間の界面に、例えば、窒素（Ｎ）等の終端元素を偏析させることも可能である。終端元素を偏析させることにより、炭化珪素層１０とゲート絶縁層１６との間の界面に存在する界面準位が終端され、ＭＯＳＦＥＴ１００のキャリア移動度や信頼性が向上する。
層間絶縁層２０は、ゲート電極１８上に設けられる。層間絶縁層２０は、例えば、酸化シリコンである。
ソース電極１２は、ソース領域２８に接する。また、ソース電極１２は、ボディコンタクト領域３２に接する。
ソース電極１２は、金属を含む。ソース電極１２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の合金である。
ドレイン電極１４は、炭化珪素層１０の裏面上に設けられる。ドレイン電極１４は、ドレイン領域２２に接する。
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
第１の実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）やＳｂ（アンチモン）などを適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などを適用することも可能である。
ゲート絶縁層１６中の元素の種類、元素の濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。ゲート絶縁層１６、酸化シリコン膜１６ａ、酸化シリコン膜１６ｂ、酸窒化アルミニウム膜１６ｃの膜厚は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定が可能である。また、例えば、酸化シリコン膜１６ａと酸窒化アルミニウム膜１６ｃの界面から第１の位置Ｃ１までの距離（図２中のｄ１）及び第１の原子比、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ｃの界面から第２の位置Ｃ２までの距離（図２中のｄ２）及び第２の原子比は、例えば、ＴＥＭ−ＥＤＸを用いて測定が可能である。
半導体領域の不純物の種類、不純物濃度は、例えば、ＳＩＭＳ、ＥＤＸにより測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さなどの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とアトムプローブ像との比較画像からも求めることが可能である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
最初に、炭化珪素層１０を準備する。炭化珪素層１０は、ｎ＋型のドレイン領域２２とｎ−型のドリフト領域２４を備える。ドリフト領域２４は、例えば、ｎ＋型のドレイン領域２２上にエピタキシャル成長法により形成される。
次に、公知のフォトリソグラフィやイオン注入法等を用い、ｐ型のボディ領域２６、ｎ＋型のソース領域２８、ｐ＋型のボディコンタクト領域３２を形成する。次に、ボディ領域２６、ソース領域２８、ボディコンタクト領域３２の不純物を活性化する活性化アニールを行う。活性化アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度１６００℃以上２０００℃以下、加熱時間１０分以上６０分以下といった条件が用いられる。
次に、炭化珪素層１０上にゲート絶縁層１６を形成する。
まず、炭化珪素層１０上に酸化シリコン膜１６ａを、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）で形成する。その後、酸化シリコン膜１６ａをデンシファイするアニールを行う。アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度８００℃以上１０５０℃以下で行う。
次に、酸化シリコン膜１６ａ上に酸窒化アルミニウム膜１６ｃを形成する。酸窒化アルミニウム膜１６ｃは２層構造である。
まず、酸化シリコン膜１６ａ上に第１の領域１６ｃｘとなる酸窒化アルミニウム膜を、例えば、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法）により形成する。酸窒化アルミニウム膜の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））が、例えば、０．１３以上０．３０以下となるように膜形成の条件を設定する。その後、酸窒化アルミニウム膜をデンシファイするアニールを行う。アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度８００℃以上１０５０℃以下で行う。
次に、第１の領域１６ｃｘとなる酸窒化アルミニウム膜上に、第２の領域１６ｃｙなる酸窒化アルミニウム膜を、例えば、ＡＬＤ法により形成する。酸窒化アルミニウム膜の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））が、例えば、０．７０以上０．８７以下となるように膜形成の条件を設定する。その後、酸窒化アルミニウム膜をデンシファイするアニールを行う。アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度８００℃以上１０５０℃以下で行う。
次に、酸窒化アルミニウム膜１６ｃ上に酸化シリコン膜１６ｂを、例えば、ＣＶＤ法で形成する。その後、酸化シリコン膜１６ｂをデンシファイするアニールを行う。アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度８００℃以上１０５０℃以下で行う。
その後、ゲート絶縁層１６をデンシファイするための高温アニールを行う。高温アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度１２００℃以上１３５０℃以下、加熱時間１分以上１０分以下で行う。
酸化シリコン膜１６ａ、第１の領域１６ｃｘとなる酸窒化アルミニウム膜、第２の領域１６ｃｙなる酸窒化アルミニウム膜、及び、酸化シリコン膜１６ｂのそれぞれの形成直後にデンシファイのためのアニールを高温アニールよりも低温で行っておくことで、高温アニール時の元素の相互拡散を抑制することができる。
次に、ゲート絶縁層１６上に、例えば、ポリシリコンのゲート電極１８を形成する。そして、ゲート電極１８上に、例えば、酸化シリコンの層間絶縁層２０を形成する。
次に、ソース領域２８と、ボディコンタクト領域３２上に導電性のソース電極１２を形成する。次に、炭化珪素層１０のソース電極１２と反対側に、導電性のドレイン電極１４を形成する。
その後、ソース電極１２とドレイン電極１４のコンタクト抵抗を低減するために、低温アニールが行われる。低温アニールは、例えば、アルゴンガス雰囲気で、３００℃以上５００℃以下で行われる。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
以下、第１の実施形態の半導体装置の作用および効果について説明する。
高耐圧のトランジスタには、安定した回路動作を実現するために高い閾値電圧が求められる。ＳｉＣを用いたｎ型ＭＯＳＦＥＴでは、閾値電圧を高くするためにチャネルが形成されるボディ領域の不純物濃度を高くすると、キャリアである電子の移動度が低下するという問題が生ずる。このため、ボディ領域の不純物濃度を高くする以外の方法で、ＭＯＳＦＥＴの閾値電圧を高くすることが望まれる。
発明者らによる第１原理計算による検討の結果、酸化シリコン膜と酸窒化アルミニウム膜との間の界面に形成される固定ダイポールの向きが、酸窒化アルミニウム膜の中の窒素濃度に依存して反転することが明らかになった。第１の実施形態のＭＯＳＦＥＴ１００は、上記新たな知見を基礎にした、高い閾値電圧を実現するＭＯＳ構造を備える。
第１の実施形態のＭＯＳＦＥＴ１００は、酸化シリコン膜に挟まれた酸窒化アルミニウム膜の中の窒素濃度が、炭化珪素層１０側でゲート電極１８側よりも低い。この構成により、高い閾値電圧が実現される。
図３は、第１の実施形態の半導体装置の作用及び効果の説明図である。図３は、酸化シリコンの伝導帯下端のエネルギーと酸窒化シリコンの伝導帯下端のエネルギーとの差分（ΔＥｃ）の変化量の、窒素の原子比に対する依存性を示している。
酸化シリコンの伝導帯下端のエネルギーと酸窒化シリコンの伝導帯下端のエネルギーとの差分（ΔＥｃ）の変化は、酸化シリコン膜と酸窒化アルミニウム膜との間の界面に形成される固定ダイポールによりもたらされる。図３中の窒素の原子比とは、酸窒化アルミニウム膜の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の原子比（Ｎ／（Ｏ＋Ｎ））を意味する。
窒素の原子比が小さい領域、すなわち、酸窒化アルミニウム膜の中の窒素濃度が低い領域では、ΔＥｃの変化量は正の値を示す。一方、窒素の原子比が大きい領域、すなわち、酸窒化アルミニウム膜の中の窒素濃度が高い領域では、ΔＥｃの変化量は負の値を示す。ここで、ΔＥｃが見かけ上大きくなる変化の方向を正、ΔＥｃが見かけ上小さくなる変化の方向を負とする。
このように、酸窒化アルミニウム膜の中の窒素濃度に依存してΔＥｃの変化量の向きが反転する。これは、酸窒化アルミニウム膜の中の窒素濃度に依存して酸化シリコン膜と酸窒化アルミニウム膜との間の界面に形成される固定ダイポールの向きが反転することを示す。
酸窒化アルミニウム膜の中の窒素濃度が低い場合、酸化シリコン膜と酸窒化アルミニウム膜との間の界面に対して、負電荷を有する酸素が酸化シリコン膜側に偏ることで酸化シリコン膜側を負、酸窒化アルミニウム膜側を正とする固定ダイポールが形成される。一方、酸窒化アルミニウム膜の中の窒素濃度が高い場合、酸化シリコン膜と酸窒化アルミニウム膜との間の界面に対して、正電荷を有するアルミニウムが酸化シリコン膜側に偏ることで酸化シリコン膜側を正、酸窒化アルミニウム膜側を負とする固定ダイポールが形成される。
図４は、第１の実施形態の半導体装置の作用及び効果の説明図である。図４は、第１の比較例のＭＯＳ構造のエネルギーバンド図である。
第１の比較例のＭＯＳ構造は、ＳｉＣ層（図４中の“ＳｉＣ”）、ゲート電極（図４中の“Ｇａｔｅ”）、ＳｉＣ層とゲート電極との間のゲート絶縁層を備える。ゲート絶縁層は、酸化シリコン膜（図４中の“ＳｉＯ２”）と酸窒化アルミニウム膜（図４中の“ＡｌＯＮ”）を有する。酸窒化アルミニウム膜の窒素濃度が低い場合、言い換えれば窒素の原子比が小さい場合を仮定している。酸窒化アルミニウム膜内の窒素濃度は均一である。ゲート電極は金属である場合を仮定している。
図４（ａ）は固定ダイポールの存在を無視した場合のエネルギーバンド図、図４（ｂ）は固定ダイポールの存在を考慮した場合のエネルギーバンド図である。
図４（ａ）に示すように、酸化シリコン膜の伝導帯下端のエネルギーと酸窒化シリコン膜の伝導帯下端のエネルギーとの間には差分（ΔＥｃ）が存在する。図４（ｂ）に示すように、酸窒化アルミニウム膜の窒素濃度が低い場合、酸化シリコン膜側を負、酸窒化アルミニウム膜側を正とする固定ダイポールが形成される。したがって、ΔＥｃが見かけ上、大きくなる方向（正の方向）に変化する。変化量は図４（ｂ）に“ｖ”で示される。
ΔＥｃが見かけ上、大きくなることで、ゲート電極の仕事関数（図４中の“ＷＦ”）も見かけ上、大きくなる。したがって、第１の比較例のＭＯＳ構造を有するＭＯＳＦＥＴの閾値電圧は高くなる。
しかし、図３から明らかなように、ΔＥｃの正の方向の変化量は、０．５ｅＶを超えることは無い。例えば、窒素の原子比が０．１３の場合、ΔＥｃの正の方向の変化量は０．４２ｅＶである。このため、第１の比較例のＭＯＳ構造を用いた場合の閾値電圧の上昇は０．５Ｖ以下であり、必ずしも十分とは言えない。
図５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図５は、第１の実施形態のＭＯＳ構造のエネルギーバンド図である。
第１の実施形態のＭＯＳ構造のゲート絶縁層１６は、酸化シリコン膜１６ａ（図５中の“ＳｉＯ２−１”）、酸窒化アルミニウム膜１６ｃ（図５中の“ＡｌＯＮ−１”、“ＡｌＯＮ−２”）、酸化シリコン膜１６ｂ（図５中の“ＳｉＯ２−２”）を有する。酸窒化アルミニウム膜１６ｃは、第１の領域１６ｃｘ（図５中の“ＡｌＯＮ−１”）と第２の領域１６ｃｙ（図５中の“ＡｌＯＮ−２”）を有する。第１の領域１６ｃｘの窒素濃度は、第２の領域１６ｃｙの窒素濃度より低い。言い換えれば、第１の領域１６ｃｘの窒素の原子比は、第２の領域１６ｃｙの窒素の原子比より小さい。ゲート電極は金属である場合を仮定している。
なお、第１の領域１６ｃｘの窒素濃度が、第２の領域１６ｃｙよりも低いため、第１の領域１６ａｘのバンドギャップは、第２の領域１６ａｙよりも大きくなる。
第１の領域１６ｃｘの窒素濃度は低いため、酸化シリコン膜１６ａ側を負、酸窒化アルミニウム膜１６ｃ側を正とする固定ダイポール（図５中の “ＤＩＰＯＬＥ−１”）が形成される。一方、第２の領域１６ｃｙの窒素濃度は高いため、酸化シリコン膜１６ｂ側を正、酸窒化アルミニウム膜１６ｃ側を負とする固定ダイポール（図５中の “ＤＩＰＯＬＥ−２”）が形成される。
２つの固定ダイポールのΔＥｃの変化量を合わせた分だけ、ゲート電極の仕事関数（図５中の“ＷＦ”）も見かけ上、大きくなる。したがって、第１の実施形態のＭＯＳＦＥＴ１００によれば、第１の比較例のＭＯＳ構造よりも更にＭＯＳＦＥＴの閾値電圧を高くすること可能となる。例えば、第１の領域１６ｃｘの窒素の原子比（第１の原子比）が０．１３、第２の領域１６ｃｙの窒素の原子比（第２の原子比）が０．８７とすると、約１．０２Ｖ（＝０．４２Ｖ＋０．６０Ｖ）だけ閾値電圧を高くすることが可能である。
図６は、第１の実施形態の半導体装置の作用及び効果の説明図である。図６は、第２の比較例のＭＯＳ構造のエネルギーバンド図である。
第２の比較例のＭＯＳ構造のゲート絶縁層は、酸化シリコン膜（図６中の“ＳｉＯ２−１”）、酸窒化アルミニウム膜（図６中の“ＡｌＯＮ”）、酸化シリコン膜（図６中の“ＳｉＯ２−２”）を有する。酸窒化アルミニウム膜１６ｃの窒素濃度は、均一かつ低い場合を仮定している。ゲート電極は金属である場合を仮定している。
酸窒化アルミニウム膜の窒素濃度は低いため、酸化シリコン膜（図６中の“ＳｉＯ２−１”）側を負、酸窒化アルミニウム膜側を正とする固定ダイポール（図６中の “ＤＩＰＯＬＥ−１”）が形成される。また、酸窒化アルミニウム膜の窒素濃度は均一に低いため、酸化シリコン膜（図６中の“ＳｉＯ２−２”）側を負、酸窒化アルミニウム膜側を正とする固定ダイポール（図６中の “ＤＩＰＯＬＥ−２”）が形成される。
２つの固定ダイポールのΔＥｃの変化量が相殺され、ゲート電極の仕事関数（図６中の“ＷＦ”）は、固定ダイポールが無い場合と比較して変化しない。したがって、第２の比較例のＭＯＳ構造を有するＭＯＳＦＥＴの閾値電圧は変化しない。
第１の実施形態のＭＯＳＦＥＴ１００は、ゲート絶縁層１６を酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造とする。さらに、酸窒化アルミニウム膜１６ｃの中の炭化珪素層１０側の窒素濃度をゲート電極１８側の窒素濃度よりも低くすることにより、高い閾値電圧を実現することが可能となる。
酸窒化アルミニウム膜１６ｃの中の第１の位置（図２中のＣ１）における酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））は、０．１３以上０．３０以下であることが好ましい。上記範囲を下回ると、高温の熱処理により酸窒化アルミニウム膜１６ｃの結晶化が進み、ゲート絶縁層１６のリーク電流が大きくなるおそれがある。また、酸窒化アルミニウム膜１６ｃの結晶化が進み、酸窒化アルミニウム膜１６ｃのトラップ準位が増大し、電荷のトラップによる閾値電圧の変動が大きくなるおそれがある。また、上記範囲を上回ると、固定ダイポールによるΔＥｃの変化量が小さくなり、高い閾値電圧を実現できないおそれがある。
酸窒化アルミニウム膜１６ｃの中の第２の位置（図２中のＣ２）における酸素（Ｏ）と窒素（Ｎ）の和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））は、０．７０以上０．８７以下であることが好ましい。上記範囲を下回ると、固定ダイポールによるΔＥｃの変化量が小さくなり、高い閾値電圧を実現できないおそれがある。また、上記範囲を上回ると、高温の熱処理により酸窒化アルミニウム膜１６ｃの結晶化が進み、ゲート絶縁層１６のリーク電流が大きくなるおそれがある。また、酸窒化アルミニウム膜１６ｃの結晶化が進み、酸窒化アルミニウム膜１６ｃのトラップ準位が増大し、電荷のトラップによる閾値電圧の変動が大きくなるおそれがある。
ＭＯＳＦＥＴ１００の高い閾値電圧を実現する観点から、第１の原子比が０．３０以下であり、かつ、第２の原子比が０．７０以上であることが好ましい。
第１の位置（図２中のＣ１）における第１の原子比が０．１３以上０．３０以下であり、かつ、第２の位置（図２中のＣ２）における第２の原子比が０．７０以上０．８７以下であることが更に好ましい。閾値電圧の向上、ゲート絶縁層１６への電荷の注入の抑制の双方が実現する。この際、例えば、第１の位置及び第２の位置以外の位置の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の原子比（Ｎ／（Ｏ＋Ｎ））を０．１３以上０．８７以下とすることが好ましい。上記原子比を０．１３以上０．８７以下とすることで、ゲート絶縁層１６を緻密化するためのデンシファイアニール（例えば９００℃）や高温アニール（例えば１２００℃）で行った場合でも、酸窒化アルミニウム膜１６ｃ全体をアモルファス状態に維持することが可能になる。
酸化シリコン膜１６ａと酸窒化アルミニウム膜１６ｃの界面から、第１の位置Ｃ１までの距離（図２中のｄ１）は、０．５ｎｍ以下であることが好ましく、０．３ｎｍであることがより好ましく、０．１ｎｍ以下であることが更に好ましい。また、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ｃの界面から、第２の位置Ｃ２までの距離（図２中のｄ２）は、０．５ｎｍ以下であることが好ましく、０．３ｎｍであることがより好ましく、０．１ｎｍ以下であることが更に好ましい。また、上記範囲を上回ると有効な固定ダイポールが形成されないおそれがある。
さらに、ＭＯＳＦＥＴ１００は、酸窒化アルミニウム膜１６ｃの両側にエネルギー障壁の高い酸化シリコン膜１６ａ及び酸化シリコン膜１６ｂを備える。したがって、炭化珪素層１０と酸窒化アルミニウム膜１６ｃの間の電荷の通過、ゲート電極１８と酸窒化アルミニウム膜１６ｃとの間の電荷の通過の双方が抑制される。したがって、ゲート絶縁層１６のリーク電流が抑制できる。また、ゲート絶縁層１６への電荷のトラップが抑制され閾値電圧の変動が抑制される。
酸化シリコン膜１６ａの膜厚は、酸化シリコン膜１６ｂの膜厚よりも厚いことが好ましい。酸化シリコン膜１６ｂよりも下層に位置する酸化シリコン膜１６ａは、形成プロセスの選択肢が多様になり、酸化シリコン膜１６ｂよりも品質の高い膜の形成が容易である。したがって、酸化シリコン膜１６ａを厚くすることで、効果的にゲート絶縁層１６のリーク電流の抑制が可能である。
ゲート絶縁層１６の厚さは２０ｎｍ以上１００ｎｍ以下であることが好ましい。また、ゲート絶縁層１６の酸化シリコン膜換算膜厚は、２０ｎｍ以上１００ｎｍ以下であることが好ましい。上記範囲を下回ると、ゲート絶縁層１６のリーク電流が増大するおそれがある。また、ゲート絶縁層１６の絶縁破壊が生じるおそれがある。上記範囲を上回ると、ゲート絶縁層１６のゲート容量が小さくなり、ＭＯＳＦＥＴ１００の駆動力が低下するおそれがある。
酸窒化アルミニウム膜１６ｃの膜厚は、例えば、１ｎｍ以上１０ｎｍ以下であることが好ましい。上記範囲を下回ると、酸窒化アルミニウム膜１６ｃの中の窒素濃度の分布が保持できないおそれがある。上記範囲を上回ると、ゲート絶縁層１６に占める酸窒化アルミニウム膜１６ｃの割合が大きくなりすぎ、ゲート絶縁層１６のリーク電流が増大するおそれがある。また、酸窒化アルミニウム膜１６ｃへの電荷のトラップ量が多くなり閾値電圧が変動するおそれがある。
以上、第１の実施形態のＭＯＳＦＥＴ１００によれば、高い閾値電圧を実現することが可能となる。また、ゲート絶縁層１６のリーク電流の抑制、及び、閾値電圧の変動の抑制が可能となる。
（第２の実施形態）
第２の実施形態の半導体装置は、ゲート絶縁層は、第３の酸化シリコン膜と、第２の酸化シリコン膜と第３の酸化シリコン膜との間の第２の酸窒化アルミニウム膜を有し、第２の酸窒化アルミニウム膜の中の第３の位置における酸素と窒素の和に対する窒素の第３の原子比が、第２の酸窒化アルミニウム膜の中の第３の位置よりも第３の酸化シリコン膜に近い第４の位置における酸素と窒素の和に対する窒素の第４の原子比よりも小さい以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図７は、第２の実施形態の半導体装置の拡大模式断面図である。図７は、図１におけるボディ領域２６とゲート電極１８との間のゲート絶縁層１６の拡大図である。
ゲート絶縁層１６は、酸化シリコン膜１６ａ（第１の酸化シリコン膜）、酸化シリコン膜１６ｂ（第２の酸化シリコン膜）、酸化シリコン膜１６ｄ（第３の酸化シリコン膜）、酸窒化アルミニウム膜１６ｃ（第１の酸窒化アルミニウム膜）、酸窒化アルミニウム膜１６ｅ（第２の酸窒化アルミニウム膜）を有する。
酸化シリコン膜１６ｂは、酸化シリコン膜１６ａとゲート電極１８との間に設けられる。酸窒化アルミニウム膜１６ｃは、酸化シリコン膜１６ａと酸化シリコン膜１６ｂとの間に設けられる。酸窒化アルミニウム膜１６ｅは、酸化シリコン膜１６ｂと酸化シリコン膜１６ｄとの間に設けられる。
酸窒化アルミニウム膜１６ｃの中の第１の位置（図７中のＣ１）における酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））が、酸窒化アルミニウム膜１６ｃの中の第１の位置Ｃ１よりも酸化シリコン膜１６ｂに近い第２の位置（図７中のＣ２）における酸素（Ｏ）と窒素（Ｎ）の和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））よりも小さい。言い換えれば、酸窒化アルミニウム膜１６ｃは、炭化珪素層１０側の窒素濃度が、ゲート電極１８側の窒素濃度よりも低い。
酸窒化アルミニウム膜１６ｃは、２層構造である。酸窒化アルミニウム膜１６ｃは、第１の領域１６ｃｘと第２の領域１６ｃｙを含む。第２の領域１６ｃｙは、第１の領域１６ｃｘと酸化シリコン膜１６ｂとの間に位置する。第１の位置Ｃ１は第１の領域１６ｃｘ内にあり、第２の位置Ｃ２は第２の領域１６ｃｙ内にある。
第１の位置Ｃ１は、例えば、酸化シリコン膜１６ａと酸窒化アルミニウム膜１６ｃの界面近傍である。例えば、酸化シリコン膜１６ａと酸窒化アルミニウム膜１６ｃの界面から、第１の位置Ｃ１までの距離（図７のｄ１）は、０．５ｎｍ以下である。
第２の位置Ｃ２は、例えば、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ｃの界面近傍である。例えば、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ｃの界面から、第２の位置Ｃ２までの距離（図７中のｄ２）は、０．５ｎｍ以下である。
酸窒化アルミニウム膜１６ｅの中の第３の位置（図７中のＣ３）における酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第３の原子比（Ｎ／（Ｏ＋Ｎ））が、酸窒化アルミニウム膜１６ｅの中の第３の位置Ｃ３よりも酸化シリコン膜１６ｄに近い第４の位置（図７中のＣ４）における酸素（Ｏ）と窒素（Ｎ）の和（Ｏ＋Ｎ）に対する窒素の第４の原子比（Ｎ／（Ｏ＋Ｎ））よりも小さい。言い換えれば、酸窒化アルミニウム膜１６ｅは、炭化珪素層１０側の窒素濃度が、ゲート電極１８側の窒素濃度よりも低い。
酸窒化アルミニウム膜１６ｅは、２層構造である。酸窒化アルミニウム膜１６ｅは、第３の領域１６ｅｘと第４の領域１６ｅｙを含む。第４の領域１６ｅｙは、第３の領域１６ｅｘと酸化シリコン膜１６ｄとの間に位置する。第３の位置Ｃ３は第３の領域１６ｅｘ内にあり、第４の位置Ｃ４は第４の領域１６ｅｙ内にある。
第３の位置Ｃ３は、例えば、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ｅの界面近傍である。例えば、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ｅの界面から、第３の位置Ｃ３までの距離（図７のｄ３）は、０．５ｎｍ以下である。
第４の位置Ｃ４は、例えば、酸化シリコン膜１６ｄと酸窒化アルミニウム膜１６ｅの界面近傍である。例えば、酸化シリコン膜１６ｄと酸窒化アルミニウム膜１６ｅの界面から、第４の位置Ｃ４までの距離（図７中のｄ４）は、０．５ｎｍ以下である。
第２の実施形態のＭＯＳＦＥＴは、ゲート絶縁層１６が酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂ／酸窒化アルミニウム膜１６ｅ／酸化シリコン膜１６ｂの５層構造を有する。この構造により、第１の実施形態よりも高い閾値電圧を実現することが可能となる。
具体的には、例えば、第１の領域１６ｃｘの窒素の原子比（第１の原子比）及び第３の領域１６ｅｘの窒素の原子比（第３の原子比）が０．１３、第２の領域１６ｃｙの窒素の原子比（第２の原子比）及び第４の領域１６ｅｙの窒素の原子比（第４の原子比）が０．８７とすると、約２．０４Ｖ（＝０．４２Ｖ＋０．６０Ｖ＋０．４２Ｖ＋０．６０Ｖ）だけ閾値電圧を高くすることが可能である。
（変形例）
第２の実施形態の変形例の半導体装置は、ワイドギャップ半導体層と、ゲート電極と、ワイドギャップ半導体層とゲート電極との間に位置し、第１の酸化シリコン膜と、第１の酸化シリコン膜とゲート電極との間の第２の酸化シリコン膜と、第１の酸化シリコン膜と第２の酸化シリコン膜との間の酸窒化アルミニウム膜で構成されるユニットが複数積層されたゲート絶縁層と、を備え、酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、酸窒化アルミニウム膜の中の第１の位置よりも第２の酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも小さいゲート絶縁層と、を備える。
図８は、第２の実施形態の変形例の半導体装置の拡大模式断面図である。図８は、図１におけるボディ領域２６とゲート電極１８との間のゲート絶縁層１６の拡大図である。
ゲート絶縁層１６は、最下層に酸化シリコン膜１６ａ（第１の酸化シリコン膜）、酸化シリコン膜１６ｂ（第２の酸化シリコン膜）、酸窒化アルミニウム膜１６ｃ（第１の酸窒化アルミニウム膜）を有する。ゲート絶縁層１６は、最下層に酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造を有する。この３層構造が一つのユニットである。酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造は、第１の実施形態のＭＯＳＦＥＴ１００と同様である。
ゲート絶縁層１６は、上記３層構造のユニットが複数積層される。なお、積層された上下のユニットは、同一の酸化シリコン膜を共有する。
ゲート絶縁層１６は、酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂ／酸窒化アルミニウム膜１６ｅ／酸化シリコン膜１６ｄ／酸窒化アルミニウム膜１６ｇ／酸化シリコン膜１６ｆ／酸窒化アルミニウム膜１６ｉ／酸化シリコン膜１６ｈ／酸窒化アルミニウム膜１６ｋ／酸化シリコン膜１６ｊ／酸窒化アルミニウム膜１６ｍ／酸化シリコン膜１６ｌ／酸窒化アルミニウム膜１６ｏ／酸化シリコン膜１６ｎの１５層構造を備える。ゲート絶縁層１６は、酸化シリコン膜に挟まれた酸窒化アルミニウム膜を合計７層有する。
例えば、１層の酸窒化アルミニウム膜で、約１．０２Ｖの閾値電圧上昇効果が得られるとすると、変形例のＭＯＳＦＥＴでは、約７．１４Ｖの閾値電圧上昇効果が得られる。
ゲート絶縁層１６に含まれる酸化シリコン膜に挟まれた酸窒化アルミニウム膜は、７層に限られることはなく、７層未満であっても８層以上であっても構わない。
以上、第２の実施形態のＭＯＳＦＥＴ及び変形例のＭＯＳＦＥＴによれば、更に高い閾値電圧を実現することが可能となる。
（第３の実施形態）
第３の実施形態の半導体装置は、ゲート絶縁層とゲート電極がトレンチ内に形成される、いわゆるトレンチゲート型の縦型ＭＯＳＦＥＴである点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
図９は、第３の実施形態の半導体装置の模式断面図である。
ＭＯＳＦＥＴ３００は、炭化珪素層１０（ワイドギャップ半導体層）、ソース電極１２、ドレイン電極１４、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０、トレンチ４０を備える。
炭化珪素層１０内には、ｎ＋型のドレイン領域２２、ｎ−型のドリフト領域２４、ｐ型のボディ領域２６、ｎ＋型のソース領域２８、ｐ＋型のボディコンタクト領域３２を備える。
図９に示すように、第４の実施形態のＭＯＳＦＥＴ４００は、炭化珪素層１０に設けられたトレンチ４０内に、ゲート絶縁層１６及びゲート電極１８が形成されている。ゲート絶縁層１６は、ドリフト領域２４、ボディ領域２６、ソース領域２８に接している。ＭＯＳＦＥＴ３００は、トレンチゲート構造を有する。
ゲート絶縁層１６は、第１の実施形態同様、炭化珪素層１０側から酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造を有する。
ＭＯＳＦＥＴ３００は、トレンチ構造を採用することで、集積度が高くなりオン抵抗が低減する。さらに、カットオフ特性の向上を利用して、チャネル長を短くすることができる。したがって、オン抵抗を更に低減できる。なお、トレンチＭＯＳＦＥＴのチャネル長の短縮は、ボディ領域２６の厚さを薄くすることで実現することができる。
以上、第３の実施形態のＭＯＳＦＥＴ３００によれば、第１の実施形態同様、高い閾値電圧を実現することが可能となる。また、トレンチゲート構造を採用することで、オン抵抗を低減したＭＯＳＦＥＴ３００の実現可能である。
（第４の実施形態）
第４の実施形態の半導体装置は、窒化物半導体を用いたＨＥＭＴである点で、第１の実施形態と異なる。ゲート絶縁層の基本的な層構造は第２の実施形態の変形例と同様である。以下、第１の実施形態と重複する内容については記述を省略する。
図１０は、第４の実施形態の半導体装置の模式断面図である。第４の実施形態のＨＥＭＴ４００は、窒化物半導体を用いたＨＥＭＴである。
窒化物半導体は、いわゆるＧａＮ系半導体である。ＧａＮ系半導体とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
ＨＥＭＴ４００は、基板５０、窒化物半導体層６０、ソース電極６８、ドレイン電極７０、ゲート絶縁層１６、ゲート電極１８を備える。窒化物半導体層６０は、ガリウム（Ｇａ）を含む半導体である。窒化物半導体層６０は、バッファ層６２、チャネル層６４、バリア層６６を有する。
基板５０は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板５０上に、バッファ層６２が設けられる。バッファ層６２は、基板５０とチャネル層６４との間の格子不整合を緩和する機能を備える。バッファ層６２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造で形成される。
チャネル層６４は、バッファ層６２上に設けられる。チャネル層６４は電子走行層とも称される。チャネル層６４は、ガリウム（Ｇａ）を含む。チャネル層６４は、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層６４の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
バリア層６６は、チャネル層６４上に設けられる。バリア層６６は電子供給層とも称される。バリア層６６のバンドギャップは、チャネル層６４のバンドギャップよりも大きい。バリア層６６は、ガリウム（Ｇａ）を含む。バリア層６６は、例えば、アンドープの窒化アルミニウムガリウム（ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））である。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層６６の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
チャネル層６４とバリア層６６との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴのキャリアとなる。
ソース電極６８は、チャネル層６４及びバリア層６６の上に設けられる。ソース電極６８は、チャネル層６４及びバリア層６６に電気的に接続される。
ソース電極６８は、例えば、金属電極である。ソース電極６８は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極６８と、バリア層６６との間はオーミックコンタクトであることが望ましい。
ドレイン電極７０は、チャネル層６４及びバリア層６６の上に設けられる。ドレイン電極７０は、チャネル層６４及びバリア層６６に電気的に接続される。
ドレイン電極７０は、例えば、金属電極である。ドレイン電極７０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極７０と、バリア層６６との間はオーミックコンタクトであることが望ましい。
ソース電極６８とドレイン電極７０との距離は、例えば、５μｍ以上３０μｍ以下である。
ゲート電極１８は、チャネル層６４及びバリア層６６の上に設けられる。ゲート電極１８は、ソース電極６８とドレイン電極７０の間に設けられる。
ゲート電極１８は、例えば、金属電極である。ゲート電極１８は、例えば、窒化チタン（ＴｉＮ）である。
図１１は、第４の実施形態の半導体装置の拡大模式断面図である。図１１は、バリア層６６とゲート電極１８との間のゲート絶縁層１６の拡大図である。
ゲート絶縁層１６は、窒化物半導体層６０とゲート電極１８との間に位置する。ゲート絶縁層１６は、ゲート電極１８とバリア層６６との間に設けられる。ゲート絶縁層１６は、バリア層６６に接する。
ゲート絶縁層１６は、最下層に酸化シリコン膜１６ａ（第１の酸化シリコン膜）、酸化シリコン膜１６ｂ（第２の酸化シリコン膜）、酸窒化アルミニウム膜１６ｃ（第１の酸窒化アルミニウム膜）を有する。ゲート絶縁層１６は、最下層に酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造を有する。この３層構造が一つのユニットである。酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造は、第１の実施形態のＭＯＳＦＥＴ１００と同様である。
ゲート絶縁層１６は、上記３層構造のユニットが複数積層される。なお、積層された上下のユニットは、同一の酸化シリコン膜を共有する。
ゲート絶縁層１６は、酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂ／酸窒化アルミニウム膜１６ｅ／酸化シリコン膜１６ｄ／酸窒化アルミニウム膜１６ｇ／酸化シリコン膜１６ｆ／酸窒化アルミニウム膜１６ｉ／酸化シリコン膜１６ｈ／酸窒化アルミニウム膜１６ｋ／酸化シリコン膜１６ｊ／酸窒化アルミニウム膜１６ｍ／酸化シリコン膜１６ｌ／酸窒化アルミニウム膜１６ｏ／酸化シリコン膜１６ｎの１５層構造を備える。ゲート絶縁層１６は、酸化シリコン膜に挟まれた酸窒化アルミニウム膜を合計７層有する。
例えば、１層の酸窒化アルミニウム膜で、約１．０２Ｖの閾値電圧上昇効果が得られるとすると、ＨＥＭＴ４００では、約７．１４Ｖの閾値電圧上昇効果が得られる。
通常、ＨＥＭＴではゲート電極下に２次元電子ガスが存在することにより、ノーマリオン動作となる。しかし、ＨＥＭＴ４００によれば、ゲート絶縁層１６中の固定ダイポールによる閾値電圧上昇効果により、ノーマリーオフ動作とすることが可能である。
ゲート絶縁層１６に含まれる酸化シリコン膜に挟まれた酸窒化アルミニウム膜は、７層に限られることはなく、７層未満であっても８層以上であっても構わない。
また、ＨＥＭＴ４００の閾値電圧を更に高くする観点から、ゲート絶縁層１６とゲート電極１８との間にｐ型層を設けることも可能である。ｐ型層は、例えば、多結晶のｐ型の窒化ガリウム（ＧａＮ）である。
以上、第４の実施形態のＨＥＭＴ４００によれば、高い閾値電圧を実現することが可能となる。
（第５の実施形態）
第５の実施形態の半導体装置は、バリア層に形成されたトレンチ（リセス）内にゲート電極が埋め込まれる、いわゆるゲート・リセス構造を備える点で、第４の実施形態と異なっている。したがって、第４の実施形態と重複する内容については記述を省略する。
図１２は、第５の実施形態の半導体装置の模式断面図である。第５の実施形態のＨＥＭＴ５００は、ガリウム（Ｇａ）を含む窒化物半導体を用いたＨＥＭＴである。
ＨＥＭＴ５００は、基板５０、窒化物半導体層６０、ソース電極６８、ドレイン電極７０、ゲート絶縁層１６、ゲート電極１８、トレンチ４２を備える。窒化物半導体層６０は、ガリウム（Ｇａ）を含む半導体である。窒化物半導体層６０は、バッファ層６２、チャネル層６４、バリア層６６を有する。
トレンチ４２の底部はバリア層６６内に位置する。ゲート絶縁層１６及びゲート電極１８は、トレンチ４２内に形成される。ＨＥＭＴ５００は、ゲート・リセス構造を備えることにより、ゲート電極１８下の２次元電子ガス密度が低減され閾値電圧が上昇する。
ゲート絶縁層１６は、例えば、第１の実施形態と同様の酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造を有する。ゲート絶縁層１６により、例えば、約１．０２Ｖ閾値電圧が上昇する。
以上、第５の実施形態のＨＥＭＴ５００によれば、高い閾値電圧を実現することが可能となる。
（第６の実施形態）
第６の実施形態の半導体装置は、トレンチの深さが第５の実施形態よりも深い点で、第５の実施形態と異なっている。したがって、第５の実施形態と重複する内容については記述を省略する。
図１３は、第６の実施形態の半導体装置の模式断面図である。第６の実施形態のＨＥＭＴ６００は、ガリウム（Ｇａ）を含む窒化物半導体を用いたＨＥＭＴである。
ＨＥＭＴ６００は、基板５０、窒化物半導体層６０、ソース電極６８、ドレイン電極７０、ゲート絶縁層１６、ゲート電極１８、トレンチ４２を備える。窒化物半導体層６０は、ガリウム（Ｇａ）を含む半導体である。窒化物半導体層６０は、バッファ層６２、チャネル層６４、バリア層６６を有する。
トレンチ４２の底部はチャネル層６４内に位置する。ゲート絶縁層１６及びゲート電極１８は、トレンチ４２内に形成される。ＨＥＭＴ６００は、ゲート・リセス構造を備えることにより、閾値電圧が上昇する。そして、トレンチ４２の底部はチャネル層６４内に位置することにより、ゲート電極１８の下の２次元電子ガスが消滅する。したがって、第５の実施形態のＨＥＭＴ５００よりも閾値電圧が上昇する。
ゲート絶縁層１６は、例えば、第１の実施形態と同様の酸化シリコン膜１６ａ／酸窒化アルミニウム膜１６ｃ／酸化シリコン膜１６ｂの３層構造を有する。ゲート絶縁層１６により、例えば、約１．０２Ｖ閾値電圧が上昇する。
以上、第６の実施形態のＨＥＭＴ６００によれば、高い閾値電圧を実現することが可能となる。
（第７の実施形態）
第７の実施形態のインバータ回路及び駆動装置は、第１ないし第３の実施形態の半導体装置を備える駆動装置である。
図１４は、第７の実施形態の駆動装置の模式図である。駆動装置７００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、例えば、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第７の実施形態によれば、閾値電圧の高いＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置７００の特性が向上する。
（第８の実施形態）
第８の実施形態の車両は、第１ないし第３の実施形態の半導体装置を備える車両である。
図１５は、第８の実施形態の車両の模式図である。第８の実施形態の車両８００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、例えば、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両８００の車輪９０が回転する。
第８の実施形態によれば、閾値電圧の高いＭＯＳＦＥＴを備えることで、車両９００の特性が向上する。
（第９の実施形態）
第９の実施形態の車両は、第１ないし第３の実施形態の半導体装置を備える車両である。
図１６は、第９の実施形態の車両の模式図である。第９の実施形態の車両９００は、自動車である。車両９００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、例えば、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第９の実施形態によれば、閾値電圧の高いＭＯＳＦＥＴを備えることで、車両９００の特性が向上する。
（第１０の実施形態）
第１０の実施形態の昇降機は、第１ないし第３の実施形態の半導体装置を備える昇降機である。
図１７は、第１０の実施形態の昇降機（エレベータ）の模式図である。第１０の実施形態の昇降機１０００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、例えば、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第１０の実施形態によれば、特性の向上した閾値電圧の高いＭＯＳＦＥＴを備えることで、昇降機１０００の特性が向上する。
（第１１の実施形態）
第１１の実施形態の電源回路及びコンピュータは、第４ないし第６の実施形態のＨＥＭＴを有する。
図１８は、第１１の実施形態のコンピュータの模式図である。第１１の実施形態のコンピュータは、例えば、サーバ１１００である。
サーバ１１００は筐体１６０内に電源回路１６２を有する。サーバ１１００は、サーバソフトウェアを稼働させるコンピュータである。電源回路１６２は、例えば、第４の実施形態のＨＥＭＴ４００を有する。
電源回路１６２は、高い閾値電圧のＨＥＭＴを有することにより、安定した動作が実現される。また、サーバ１１００は、電源回路１６２を有することにより、安定した動作が実現される。
第１１の実施形態によれば、安定した動作が実現される電源回路及びコンピュータが実現できる。
以上、第１ないし第３の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、第１及び第２の実施形態では、炭化珪素のシリコン面にゲート絶縁層１６を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、ａ面、ｍ面、（０−３３−８）面等にゲート絶縁層１６を設ける場合にも本発明を適用することは可能である。第３の実施形態では、炭化珪素のシリコン面を掘り込んだトレンチの側面を例に説明したが、カーボン面を掘りこんでトレンチを形成しても構わない。また、トレンチ側面は、ａ面、ｍ面、（０−３３−８）面等が代表的だが、あらゆる面方位に関して成り立つ技術である。また、オフ角がついた基板を用いても良く、トレンチの対面する側面の面方位が異なっていても構わない。
また、ｎチャネル型のＩＧＢＴにも本発明を適用することは可能である。第１ないし第３の実施形態のＭＯＳＦＥＴのドレイン領域２２に相当する領域を、ｎ型からｐ型に置き換えることで、ＩＧＢＴが実現できる。
また、第７ないし第１０の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
また、第４ないし第６の実施形態では、バリア層６６として、アンドープの窒化アルミニウムガリウムを例に説明したが、ｎ型の窒化アルミニウムガリウムを適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層（ワイドギャップ半導体層）
１６ ゲート絶縁層
１６ａ 酸化シリコン膜（第１の酸化シリコン膜）
１６ｂ 酸化シリコン膜（第２の酸化シリコン膜）
１６ｃ 酸窒化アルミニウム膜（第１の酸窒化アルミニウム膜）
１６ｄ 酸化シリコン膜（第３の酸化シリコン膜）
１６ｅ 酸窒化アルミニウム膜（第２の酸窒化アルミニウム膜）
１８ ゲート電極
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
１６２ 電源回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＨＥＭＴ（半導体装置）
５００ ＨＥＭＴ（半導体装置）
６００ ＨＥＭＴ（半導体装置）
７００ 駆動装置
８００ 車両
９００ 車両
１０００ 昇降機
１１００ サーバ（コンピュータ）
Ｃ１ 第１の位置
Ｃ２ 第２の位置
Ｃ３ 第３の位置
Ｃ４ 第４の位置

Claims (21)

  1. ワイドギャップ半導体層と、
    ゲート電極と、
    前記ワイドギャップ半導体層と前記ゲート電極との間に位置し、第１の酸化シリコン膜と、前記第１の酸化シリコン膜と前記ゲート電極との間の第２の酸化シリコン膜と、前記第１の酸化シリコン膜と前記第２の酸化シリコン膜との間の第１の酸窒化アルミニウム膜とを有し、前記第１の酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、前記第１の酸窒化アルミニウム膜の中の前記第１の位置よりも前記第２の酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも小さいゲート絶縁層と、
    を備える半導体装置。
  2. 前記第１の原子比は０．１３以上０．３０以下である請求項１記載の半導体装置。
  3. 前記第２の原子比は０．７０以上０．８７以下である請求項１又は請求項２記載の半導体装置。
  4. 前記第１の酸化シリコン膜と前記第１の酸窒化アルミニウム膜との界面から前記第１の位置までの距離は０．５ｎｍ以下であり、前記第２の酸化シリコン膜と前記第１の酸窒化アルミニウム膜との界面から前記第２の位置までの距離は０．５ｎｍ以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第１の酸窒化アルミニウム膜の膜厚は１ｎｍ以上１０ｎｍ以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の酸化シリコン膜の膜厚は前記第２の酸化シリコン膜の膜厚よりも厚い請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記ゲート絶縁層は、第３の酸化シリコン膜と、前記第２の酸化シリコン膜と前記第３の酸化シリコン膜との間の第２の酸窒化アルミニウム膜を有し、
    前記第２の酸窒化アルミニウム膜の中の第３の位置における酸素と窒素の和に対する窒素の第３の原子比が、前記第２の酸窒化アルミニウム膜の中の前記第３の位置よりも前記第３の酸化シリコン膜に近い第４の位置における酸素と窒素の和に対する窒素の第４の原子比よりも小さい請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記ゲート絶縁層の厚さは２０ｎｍ以上１００ｎｍ以下である請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記ワイドギャップ半導体層は炭化珪素を含む請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記ワイドギャップ半導体層は窒化物半導体を含む請求項１ないし請求項８いずれか一項記載の半導体装置。
  11. 請求項９記載の半導体装置を備えるインバータ回路。
  12. 請求項９記載の半導体装置を備える駆動装置。
  13. 請求項９記載の半導体装置を備える車両。
  14. 請求項９記載の半導体装置を備える昇降機。
  15. 請求項１０記載の半導体装置を備える電源回路。
  16. 請求項１０記載の半導体装置を備えるコンピュータ。
  17. ワイドギャップ半導体層と、
    ゲート電極と、
    前記ワイドギャップ半導体層と前記ゲート電極との間に位置し、第１の酸化シリコン膜と、前記第１の酸化シリコン膜と前記ゲート電極との間の第２の酸化シリコン膜と、前記第１の酸化シリコン膜と前記第２の酸化シリコン膜との間の酸窒化アルミニウム膜で構成されるユニットが複数積層されたゲート絶縁層と、を備え、
    前記酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、前記酸窒化アルミニウム膜の中の前記第１の位置よりも前記第２の酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも小さいゲート絶縁層と、
    を備える半導体装置。
  18. 前記第１の原子比は０．１３以上０．３０以下である請求項１７記載の半導体装置。
  19. 前記第２の原子比は０．７０以上０．８７以下である請求項１７又は請求項１８記載の半導体装置。
  20. 前記ワイドギャップ半導体層は炭化珪素を含む請求項１７ないし請求項１９いずれか一項記載の半導体装置。
  21. 前記ワイドギャップ半導体層は窒化物半導体を含む請求項１７ないし請求項１９いずれか一項記載の半導体装置。

JP2017224449A 2017-11-22 2017-11-22 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ Active JP6773629B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017224449A JP6773629B2 (ja) 2017-11-22 2017-11-22 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
US15/905,872 US10211301B1 (en) 2017-11-22 2018-02-27 Semiconductor device, inverter circuit, driving device, vehicle, elevator, power supply circuit, and computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017224449A JP6773629B2 (ja) 2017-11-22 2017-11-22 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ

Publications (2)

Publication Number Publication Date
JP2019096719A JP2019096719A (ja) 2019-06-20
JP6773629B2 true JP6773629B2 (ja) 2020-10-21

Family

ID=65322836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224449A Active JP6773629B2 (ja) 2017-11-22 2017-11-22 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ

Country Status (2)

Country Link
US (1) US10211301B1 (ja)
JP (1) JP6773629B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6989537B2 (ja) * 2019-01-04 2022-01-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021012996A (ja) * 2019-07-09 2021-02-04 株式会社豊田中央研究所 半導体装置
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
US11557679B2 (en) * 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device
US12009400B2 (en) 2021-02-14 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Device providing multiple threshold voltages and methods of making the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332451C (zh) * 2001-09-12 2007-08-15 日本电气株式会社 半导体器件及其制造方法
JP4741792B2 (ja) 2003-12-18 2011-08-10 日本電気株式会社 窒化物半導体ｍｉｓ型電界効果トランジスタの製造方法
WO2011007483A1 (ja) * 2009-07-14 2011-01-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
JP2014110402A (ja) 2012-12-04 2014-06-12 Rohm Co Ltd 半導体装置
JP6164636B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP2015032744A (ja) * 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
CN103745978B (zh) * 2014-01-03 2016-08-17 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6526549B2 (ja) * 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US9728608B2 (en) 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
JP6552951B2 (ja) * 2015-03-24 2019-07-31 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両及び、昇降機

Also Published As

Publication number Publication date
US10211301B1 (en) 2019-02-19
JP2019096719A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
JP6773629B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
US10177251B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN102484124B (zh) 氮化物半导体装置
US10672882B2 (en) Semiconductor device
CN106024879B (zh) 半导体器件和制造半导体器件的方法
JP7362546B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6989537B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6526549B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6957536B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US10290731B2 (en) Semiconductor device, power supply circuit, and computer
JP6552950B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20160284833A1 (en) Semiconductor device and inverter circuit
JP2021027138A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271484B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2022016286A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
US11276751B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7023818B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、および昇降機
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
JP2020155486A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US20230299192A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
US11121249B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20230080779A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP2024039821A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201001

R151 Written notification of patent or utility model registration

Ref document number: 6773629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151