JP6989537B2 - 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP6989537B2
JP6989537B2 JP2019000059A JP2019000059A JP6989537B2 JP 6989537 B2 JP6989537 B2 JP 6989537B2 JP 2019000059 A JP2019000059 A JP 2019000059A JP 2019000059 A JP2019000059 A JP 2019000059A JP 6989537 B2 JP6989537 B2 JP 6989537B2
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
aluminum nitride
region
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019000059A
Other languages
English (en)
Other versions
JP2020109793A (ja
Inventor
達雄 清水
俊之 大嶋
良介 飯島
学史 吉田
重哉 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019000059A priority Critical patent/JP6989537B2/ja
Priority to US16/551,822 priority patent/US11276758B2/en
Publication of JP2020109793A publication Critical patent/JP2020109793A/ja
Application granted granted Critical
Publication of JP6989537B2 publication Critical patent/JP6989537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Description

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、例えば、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成する場合、オン抵抗の低減が困難であるという問題がある。オン抵抗が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位（ｉｎｔｅｒｆａｃｅ ｓｔａｔｅ）であると考えられている。
国際公開第２００５／０１０９７４号
本発明が解決しようとする課題は、オン抵抗の低減が可能な半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、ゲート電極と、前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、を備え、前記窒化アルミニウム層の厚さは１０ｎｍより厚く６０ｎｍ以下である。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式上面図。 ＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の窒化アルミニウム層の説明図。 第１の実施形態の半導体装置の製造方法の工程フロー図。 第２の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の終端元素の濃度分布を示す図。 第５の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の窒化アルミニウム層の説明図。 第６の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式上面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の駆動装置の模式図。 第８の実施形態の車両の模式図。 第９の実施形態の車両の模式図。 第１０の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ−はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ−はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と第１の面に対向する第２の面とを有する炭化珪素層と、ゲート電極と、炭化珪素層とゲート電極との間に位置する結晶質の窒化アルミニウム層と、炭化珪素層と窒化アルミニウム層との間に位置する第１の絶縁層と、窒化アルミニウム層とゲート電極との間に位置し、窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、を備える。
また、第１の実施形態の半導体装置は、炭化珪素層の中に存在する第１導電型の第１の炭化珪素領域と、炭化珪素層の中に存在し、第１の炭化珪素領域と第１の面との間に位置する第２導電型の第２の炭化珪素領域と、炭化珪素層の中に存在し、第２の炭化珪素領域と第１の面との間に位置する第１導電型の第３の炭化珪素領域と、炭化珪素層の第１の面の側に位置する第１の電極と、炭化珪素層の第２の面の側に位置する第２の電極と、を更に備え、窒化アルミニウム層は、第２の炭化珪素領域とゲート電極との間に位置する。
以下、第１導電型がｎ型、第２導電型がｐ型である場合を例に説明する。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、縦型トランジスタ１００である。縦型トランジスタ１００は、電子をキャリアとするトランジスタである。
図２は、第１の実施形態の半導体装置の模式上面図である。図２は、炭化珪素層１０の第１の面を示す図である。図１は、図２のＡＡ’に沿った断面である。
縦型トランジスタ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、窒化アルミニウム層１６、第１のゲート絶縁層１７（第１の絶縁層）、第２のゲート絶縁層１８（第２の絶縁層）、ゲート電極２０、層間絶縁層２２を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第１の炭化珪素領域）、ｐウェル領域２８（第２の炭化珪素領域）、ソース領域３０（第３の炭化珪素領域）、ｐウェルコンタクト領域３２が存在する。
図３は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。
六方晶系のＳｉＣ半導体は、六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面は、シリコン面と称される。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
シリコン面の最表面のシリコン原子（Ｓｉ）は、正に帯電している。シリコン面は、極性面である。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面はカーボン面と称される。カーボン面の最表面には炭素原子（Ｃ）が配列している。
カーボン面の最表面の炭素原子（Ｃ）は、負に帯電している。カーボン面は、極性面である。
六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。ｍ面及びa面は、非極性面である。
炭化珪素層１０は、例えば、４Ｈ−ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
以下、炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下傾斜した面、第２の面Ｐ２がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下のオフ角を備える。
シリコン面に対し０度以上１０度以下傾斜した面の特性は、シリコン面にほぼ等しいとみなすことができる。また、カーボン面に対し０度以上１０度以下傾斜した面は、カーボン面にほぼ等しいとみなすことができる。
ドレイン領域２４は、ｎ＋型のＳｉＣである。ドレイン領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２４のｎ型不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ドリフト領域２６は、ｎ−型のＳｉＣである。ドリフト領域２６は、ドレイン領域２４と第１の面Ｐ１との間に位置する。ドリフト領域２６の一部は、第１の面Ｐ１に接する。
ドリフト領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２６のｎ型不純物濃度は、例えば、１×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ドリフト領域２６のｎ型不純物濃度は、ドレイン領域２４のｎ型不純物濃度より低い。
ドリフト領域２６は、例えば、ドレイン領域２４上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域２６の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域２８は、ｐ型のＳｉＣである。ｐウェル領域２８は、ドリフト領域２６と第１の面Ｐ１との間に位置する。ｐウェル領域２８の一部は、第１の面Ｐ１に接する。ｐウェル領域２８は、第１の方向に延びる。
ｐウェル領域２８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域２８のｐ型不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０２０ｃｍ−３以下である。ｐウェル領域２８のｐ型不純物濃度は、例えば、５×１０１８ｃｍ−３以上である。
ｐウェル領域２８の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域２８は、縦型トランジスタ１００のチャネル領域として機能する。
ソース領域３０は、ｎ＋型のＳｉＣである。ソース領域３０は、ｐウェル領域２８と第１の面Ｐ１との間に位置する。ソース領域３０の一部は、第１の面Ｐ１に接する。ソース領域３０は、第１の方向に延びる。
ソース領域３０は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域３０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ以下である。ソース領域３０のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度より高い。
ソース領域３０の深さは、ｐウェル領域２８の深さよりも浅い。ソース領域３０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域３２は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域３２は、ｐウェル領域２８と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域３２の一部は、第１の面Ｐ１に接する。ｐウェルコンタクト領域３２は、ソース領域３０に隣り合う。ｐウェルコンタクト領域３２は、第１の方向に延びる。
ｐウェルコンタクト領域３２は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域３２のｐ型不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。ｐウェルコンタクト領域３２のｐ型不純物濃度は、ｐウェル領域２８のｐ型不純物濃度よりも高い。
ｐウェルコンタクト領域３２の深さは、ｐウェル領域２８の深さよりも浅い。ｐウェルコンタクト領域３２の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
窒化アルミニウム層１６は、炭化珪素層１０とゲート電極２０との間に位置する。窒化アルミニウム層１６は、ｐウェル領域２８とゲート電極２０との間に位置する。窒化アルミニウム層１６は、第１のゲート絶縁層１７と第２のゲート絶縁層１８との間に位置する。
窒化アルミニウム層１６は、結晶質である。窒化アルミニウム層１６は、単結晶又は多結晶である。
第１のゲート絶縁層１７は、炭化珪素層１０と窒化アルミニウム層１６との間に位置する。第１のゲート絶縁層１７は、ｐウェル領域２８とゲート電極２０との間に位置する。第１のゲート絶縁層１７は、窒化アルミニウム層１６よりもバンドギャップが広い。
第１のゲート絶縁層１７は、例えば、酸化物、又は、酸窒化物である。第１のゲート絶縁層１７は、例えば、酸化シリコンである。第１のゲート絶縁層１７の厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下である。第１のゲート絶縁層１７は、例えば、酸化アルミニウム、酸窒化シリコンなどであっても構わない。第１のゲート絶縁層１７は、アモルファス状態である。
第１のゲート絶縁層１７とｐウェル領域２８は接する。第１のゲート絶縁層１７の近傍のｐウェル領域２８が、縦型トランジスタ１００のチャネル領域となる。
第２のゲート絶縁層１８は、窒化アルミニウム層１６とゲート電極２０との間に位置する。第２のゲート絶縁層１８は、窒化アルミニウム層１６よりもバンドギャップが広い。
第２のゲート絶縁層１８は、例えば、酸化物、又は、酸窒化物である。第２のゲート絶縁層１８は、例えば、酸化シリコンである。第２のゲート絶縁層１８の酸化シリコン換算厚さは、例えば、１０ｎｍより厚く、５０ｎｍ以下である。第２のゲート絶縁層１８は、例えば、酸化アルミニウム、酸窒化アルミニウム、酸窒化シリコンであっても構わない。第２のゲート絶縁層１８は、例えば、酸化アルミニウム、酸窒化アルミニウム、酸化シリコン、酸窒化シリコンなどの層が、２層以上積層された積層構造でも構わない。第２のゲート絶縁層１８は、アモルファス状態である。
図４は、第１の実施形態の半導体装置の窒化アルミニウム層の説明図である。図４は、ｐウェル領域２８、窒化アルミニウム層１６、第１のゲート絶縁層１７、第２のゲート絶縁層１８、及び、ゲート電極２０の一部の拡大断面図である。
窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向と、ｐウェル領域２８からゲート電極２０に向かう方向（図４中のＺ）とのなす角度（図４中のθ）は９０度未満である。言い換えれば、窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向と、ｐウェル領域２８の表面の法線のゲート電極２０に向かう方向との間の角度が９０度未満である。
窒化アルミニウム結晶のｃ軸方向が、炭化珪素層１０のｃ軸方向に揃うように窒化アルミニウム層１６が形成されている。窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向と、ｐウェル領域２８からゲート電極２０に向かう方向とのなす角度θは、例えば、４５度以下である。
窒化アルミニウム層１６が多結晶の場合、例えば、窒化アルミニウム層１６に含まれる複数の窒化アルミニウム結晶のｃ軸方向の平均が、炭化珪素層１０のｃ軸方向に揃うように窒化アルミニウム層１６が形成されている。窒化アルミニウム層１６に含まれる複数の窒化アルミニウム結晶のｃ軸方向の平均と、ｐウェル領域２８からゲート電極２０に向かう方向とのなす角度θは、例えば、４５度以下である。
窒化アルミニウム層１６層の厚さは、例えば、１０ｎｍより厚く６０ｎｍ以下である。窒化アルミニウム層１６層の厚さは、例えば、３０ｎｍより厚い。
窒化アルミニウム層１６は、ゲート電極２０側が負、炭化珪素層１０側が正となる固定分極を備える。窒化アルミニウム層１６の固定分極は、窒化アルミニウムの自発分極と、窒化アルミニウム層１６中の歪によるピエゾ分極の和となる。窒化アルミニウム層１６は、固定分極を備えることで、ゲート電極２０側に負の固定電荷、炭化珪素層１０側に正の固定電荷が形成される。
ゲート電極２０は、炭化珪素層１０の第１の面Ｐ１側に位置する。ゲート電極２０は、第２のゲート絶縁層１８の上に設けられる。ゲート電極２０は、ドリフト領域２６、ソース領域３０、及び、ｐウェル領域２８との間に、第１のゲート絶縁層１７、窒化アルミニウム層１６、及び、第２のゲート絶縁層１８を挟む。
ゲート電極２０は、導電体である。ゲート電極２０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。ゲート電極２０は、例えば、窒化チタン、窒化タングステン、タングステン、アルミニウム、銅、ルテニウム、コバルト、ニッケル、コバルトシリサイド、ニッケルシリサイドなどの金属や、それら金属とｎ型不純物又はｐ型不純物を含む多結晶シリコンとの積層構造でも構わない。
層間絶縁層２２は、ゲート電極２０上に形成される。層間絶縁層２２は、例えば、酸化シリコンである。
ソース電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極１２は、ソース領域３０及びｐウェルコンタクト領域３２に接する。ソース電極１２は、ソース領域３０とｐウェルコンタクト領域３２とに電気的に接続される。ソース電極１２は、ｐウェル領域２８に電位を与えるｐウェル電極としても機能する。
ソース電極１２は、例えば、ニッケル（Ｎｉ）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層１０は、反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。
ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極１４は、ドレイン領域２４に接する。ドレイン電極１４は、ドレイン領域２４に電気的に接続される。
ドレイン電極１４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
なお、第１の実施形態の半導体装置において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態の半導体装置において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
炭化珪素層１０の中の不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、炭化珪素層１０の中の不純物の導電型及び不純物濃度の大小関係は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で測定することが可能である。
炭化珪素層１０のｃ軸方向、窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向は、例えば、高分解能のＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察で決定することが可能である。
次に、第１の実施形態の半導体装置の製造方法について説明する。
図５は、第１の実施形態の半導体装置の製造方法の工程フロー図である。
図５に示すように、第１の実施形態の半導体装置の製造方法は、ドリフト領域形成ステップＳ１００、ｐ型不純物イオン注入ステップＳ１０２、ｎ型不純物イオン注入ステップＳ１０４、ｐ型不純物イオン注入ステップＳ１０６、活性化アニールステップＳ１０７、第１のゲート絶縁層形成ステップＳ１０８、窒化アルミニウム層形成ステップＳ１０９、結晶化アニールステップＳ１１０、第２のゲート絶縁層形成ステップＳ１１２、デンシファイアニールステップＳ１１４、ゲート電極形成ステップＳ１１６、層間絶縁層形成ステップＳ１１８、ソース電極形成ステップＳ１２０、ドレイン電極形成ステップＳ１２２、及び、コンタクトアニールステップＳ１２４を備える。
まず、ｎ＋型の炭化珪素基板を準備する。炭化珪素基板は、ドレイン領域２４に対応する。炭化珪素基板は、例えば、４Ｈ−ＳｉＣである。炭化珪素基板は、例えば、炭化珪素ウェハである。
炭化珪素基板は、ｎ型不純物として窒素を含む。炭化珪素基板の厚さは、例えば、３５０μｍである。炭化珪素基板は、裏面のドレイン電極１４を形成する前に、９０μｍ程度に薄膜化してもよい。
ドリフト領域形成ステップＳ１００では、炭化珪素基板のシリコン面上にエピタキシャル成長法により、ドリフト領域２６を形成する。ドリフト領域２６は、４Ｈ−ＳｉＣである。ドリフト領域２６は、ｎ型不純物として、窒素を含む。
ｐ型不純物イオン注入ステップＳ１０２では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト領域２６にイオン注入する。イオン注入によりｐウェル領域２８が形成される。
ｎ型不純物イオン注入ステップＳ１０４では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第２のマスク材を形成する。そして、第２のマスク材をイオン注入マスクとして用いて、ｎ型不純物である窒素をドリフト領域２６にイオン注入し、ソース領域３０を形成する。
ｐ型不純物イオン注入ステップＳ１０６では、フォトリソグラフィーとエッチングによるパターニングにより、第３のマスク材を形成する。第３のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト領域２６にイオン注入し、ｐウェルコンタクト領域３２を形成する。
活性化アニールステップＳ１０７では、炭化珪素層１０にイオン注入で導入されたｐ型不純物及びｎ型不純物を熱処理により活性化する。熱処理は、例えば、非酸化性雰囲気で、１６００℃以上１９００℃以下で行われる。非酸化性雰囲気は、例えば、アルゴン雰囲気である。熱処理の前に、例えば、炭化珪素層１０の表面を被覆する炭素キャップ層が形成される。
第１のゲート絶縁層形成ステップＳ１０８では、炭化珪素層１０の上に、第１のゲート絶縁層１７を形成する。第１のゲート絶縁層１７は、例えば、熱酸化法により形成される。第１のゲート絶縁層１７は、例えば、酸化シリコンである。
窒化アルミニウム層形成ステップＳ１０９では、第１のゲート絶縁層１７の上に窒化アルミニウム層１６を形成する。窒化アルミニウム層１６は、例えば、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法）、又は、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）により形成する。
結晶化アニールステップＳ１１０では、第１の熱処理を行う。第１の熱処理により、窒化アルミニウム層１６を結晶化する。窒化アルミニウム層１６は、単結晶又は多結晶となる。第１のゲート絶縁層１７を間に挟んでシリコン面上に形成された窒化アルミニウム層１６は、アルミニウム面が表面に出る向きの単結晶、又は、アルミニウム面が上面に出る向きに配向した多結晶となる。
窒化アルミニウム層１６の形成の際に、雰囲気中に水素が存在すると、酸化シリコン（第１のゲート絶縁層１７）／窒化アルミニウム（窒化アルミニウム層１６）の界面でボンドの付け替えがおこりやすくなる。窒化アルミニウム層１６の成膜中や結晶化アニールにおいて、水素分子や原子状水素を入れると、酸化シリコン／窒化アルミニウム界面での欠陥が減り、酸化シリコン／窒化アルミニウム界面でのトラップが減る。これによって水素分子や原子状水素を入れない成膜や結晶化アニールに比べ、界面トラップが減り、トランジスタの閾値電圧変動が抑制される。なお、分子状水素より、原子状水素を使う方が、解離エネルギーが不要な分だけ有効である。
例えば、酸化シリコン（第１のゲート絶縁層１７）／窒化アルミニウム（窒化アルミニウム層１６）／酸化シリコン（第２のゲート絶縁層１８）の積層膜を作るプロセス（例えば、窒化アルミニウムの結晶化アニール、デンシファイアニール）において、水素を入れることで、酸化シリコン／窒化アルミニウム界面、及び、窒化アルミニウム／酸化シリコン界面にトラップが発生することが抑制される。水素が入ることで、界面でのボンドの付け替えが容易に起こるため、界面トラップが減るためである。これによって、積層界面への電荷トラップが減り、トランジスタの閾値電圧が安定化する。
原子状水素の供給は、例えば、加熱触媒体法により行われる。加熱触媒体法は、熱解離用の金属フィラメントにより熱解離を起こさせる原子状元素の生成方法である。加熱触媒体法により、水素分子、重水素分子を、それぞれ、水素原子、重水素原子に解離させることができる。金属フィラメントは、例えば、タングステン、モリブデン、鉄クロム、レ二ウム、又は、トリウムである。
第１の熱処理の温度は、例えば、９００℃以上である。また、例えば、第１の熱処理の雰囲気には、水素が含まれる。第１の熱処理は、例えば、１００％の水素ガス雰囲気で行われる。第１の熱処理は、例えば、水素ガスと窒素ガスの混合ガス雰囲気、水素ガスとアルゴンガスの混合ガス雰囲気、又は、水素ガスとヘリウムガスの混合ガス雰囲気で行われる。
窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向と、ｐウェル領域２８からゲート電極２０に向かう方向（図４中のＺ）とのなす角度（図４中のθ）が９０度未満となる。窒化アルミニウム結晶のｃ軸方向が、炭化珪素層１０のｃ軸方向に揃うように窒化アルミニウム層１６が形成される。
炭化珪素層１０の第１の面は極性面である。炭化珪素層１０の第１の面には正に帯電したシリコン原子が配列する。第１のゲート絶縁層１７の厚さが十分に薄いため、窒化アルミニウム結晶の成長は、第１の面の帯電状態に影響される。シリコン原子が正に帯電していることにより、窒化アルミニウム層を形成する際に、負の電荷を帯びる窒素原子が炭化珪素層１０の表面に存在しやすくなる。
このため、窒化アルミニウム層１６は、ゲート電極２０側がアルミニウム、炭化珪素層１０側が窒素となるように形成される。電極側の負電荷の窒素とｃ軸方向に結合する正電荷のアルミニウムが分極の主な成分となるため、ゲート電極２０側が負、炭化珪素層１０側が正となる自発分極を備えるように、窒化アルミニウム層１６は形成される。この時、窒化アルミニウム結晶のｃ軸方向が、炭化珪素層１０のｃ軸方向に揃うように窒化アルミニウム層１６が形成される。
第２のゲート絶縁層形成ステップＳ１１２では、窒化アルミニウム層１６の上に、第２のゲート絶縁層１８を形成する。第２のゲート絶縁層１８は、例えば、ＣＶＤ法、又は、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成される。第２のゲート絶縁層１８は、例えば、酸化シリコンである。
デンシファイアニールステップＳ１１４では、第２の熱処理を行う。第２の熱処理により、第２のゲート絶縁層１８をデンシファイする。第２の熱処理は、例えば、非酸化性雰囲気で行われる。第２の熱処理は、例えば、窒素雰囲気で行われる。第２の熱処理は、窒素ガスを用いるアニールである。
ゲート電極形成ステップＳ１１６では、第２のゲート絶縁層１８上に、公知のプロセス技術を用いて、ゲート電極２０を形成する。ゲート電極２０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
層間絶縁層形成ステップＳ１１８では、ゲート電極２０上に、公知のプロセス技術を用いて、層間絶縁層２２が形成される。層間絶縁層２２は、例えば、酸化シリコンである。
ソース電極形成ステップＳ１２０では、ソース電極１２が形成される。ソース電極１２は、ソース領域３０、及び、ｐウェルコンタクト領域３２上に形成される。ソース電極１２は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。
ドレイン電極形成ステップＳ１２２では、ドレイン電極１４が形成される。ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２側に形成される。ドレイン電極１４は、例えば、ニッケルのスパッタにより形成される。
コンタクトアニールステップＳ１２４では、第３の熱処理を行う。第３の熱処理は、例えば、非酸化性雰囲気で、４００℃以上１０００℃以下で行われる。第３の熱処理により、ソース電極１２のコンタクト抵抗、及び、ドレイン電極１４のコンタクト抵抗が低減する。
以上の製造方法により、図１に示す縦型トランジスタ１００が形成される。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、オン抵抗の低減が困難であるという問題がある。オン抵抗が大きくなる一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位であると考えられている。界面準位により、キャリアがトラップされたり、散乱されたりすることにより、キャリアの実効移動度が低下し、オン抵抗が大きくなると考えられる。
第１の実施形態の縦型トランジスタ１００は、炭化珪素層１０の上に窒化アルミニウム層１６を備える。窒化アルミニウムは、炭化珪素（ＳｉＣ）よりもバンドギャップが大きい。
上述のように、窒化アルミニウム層１６は、ゲート電極２０側が負、炭化珪素層１０側が正となる固定分極を備える。窒化アルミニウム層１６の固定分極は、窒化アルミニウムの自発分極と、層中の歪によるピエゾ分極の和となる。窒化アルミニウム層１６は、固定分極を備えることで、ゲート電極２０側に負の固定電荷、炭化珪素層１０側に正の固定電荷が形成される。
窒化アルミニウム層１６の炭化珪素層１０側に形成される正の固定電荷に対し、電荷のバランスをとるために、炭化珪素層１０の窒化アルミニウム層１６側の表面に、２次元電子ガスが形成される。
窒化アルミニウム層１６の自発分極の作る電界により、炭化珪素層１０のバンドが下方に曲げられ、２次元電子ガスの密度が非常に高くなる。これにより、大きな電流が流れるチャネルが形成されたことになる。
窒化アルミニウム層１６に対向するｐウェル領域２８に、高い密度の２次元電子ガスが形成される。このため、キャリア密度が十分高くなり、界面準位のキャリアに対する実質的な影響は低減される。したがって、キャリアの実効移動度の低下が抑制される。よって、縦型トランジスタ１００のオン抵抗が低減できる。
縦型トランジスタ１００では、ｐウェル領域２８のｐ型不純物濃度を高くすることにより、下方に曲げられた炭化珪素層１０のバンドのポテンシャルを全体的に上昇させる。これにより、縦型トランジスタ１００の閾値電圧を上昇させ、ノーマリーオフ型のトランジスタが実現できる。ｐウェル領域２８のｐ型不純物濃度により、縦型トランジスタ１００の閾値電圧を調整することができる。
縦型トランジスタ１００では、窒化アルミニウム層１６に対向するソース領域３０においても、２次元電子ガスが形成される。したがって、ソース領域３０の抵抗が低減される。よって、縦型トランジスタ１００の寄生抵抗が低減し、縦型トランジスタ１００のオン抵抗が低減できる。
また、縦型トランジスタ１００では、窒化アルミニウム層１６に対向するドリフト領域２６においても、２次元電子ガスが形成される。したがって、窒化アルミニウム層１６と接するドリフト領域２６の抵抗が低減され、いわゆるＣｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ（ＣＳＬ）として機能する。よって、縦型トランジスタ１００のオン抵抗が低減できる。
窒化アルミニウム層１６を第１のゲート絶縁層１７を介さず、直接炭化珪素層１０の上に形成すると、炭化珪素層１０と窒化アルミニウム層１６との間の格子不整合によるミスフィット転位が発生するおそれがある。炭化珪素層１０と窒化アルミニウム層１６との間に、薄い第１のゲート絶縁層１７を設けることにより、ミスフィット転位の発生が抑制される。第１のゲート絶縁層１７は薄いため、窒化アルミニウム層１６の形成は、炭化珪素層１０の表面状態の影響を受ける。
ここで、窒化アルミニウム層の窒素面からアルミニウム面方向を＋Ｃ面方向、アルミニウム面から窒素面方向を-Ｃ面方向と記述する。同様に、窒化アルミニウム層の下層が炭化珪素層である場合、炭素面からシリコン面方向を＋Ｃ面方向、シリコン面から炭素面方向を-Ｃ面方向と記述する。
炭化珪素層上に、＋Ｃ面方向の結晶性の良い窒化アルミニウム層を形成すると、窒化アルミニウム層の表面側が負、炭化珪素層側が正の固定電荷が生じる。その正の固定電荷を打ち消すために、炭化珪素層の窒化アルミニウム層側には、負の自由電子が湧く。これが二次元電子ガス（２ＤＥＧ）である。第１の実施形態では、炭化珪素層１０上に、＋Ｃ面方向の結晶性の良い窒化アルミニウム層１６が形成されている。
一方で、炭化珪素層上に、―Ｃ面方向の結晶性の良い窒化アルミニウム層を形成すると、窒化アルミニウム層の表面側が正、炭化珪素層側が負の固定電荷が形成さる。その負の固定電荷を打ち消すために、炭化珪素層の窒化アルミニウム層側には、正の自由正孔が湧く。これが二次元ホールガス（２ＤＨＧ）である。
＋Ｃ面を持った窒化アルミニウム層を、＋Ｃ面の炭化珪素層面（すなわちシリコン面）上に成長させる場合、表面のシリコンと窒素とが相互作用し易いため、例えば、水素を十分に入れることで結晶性の良い窒化アルミニウム層の成長が可能である。水素が存在することで、ボンドの付け替えが簡単に起こり、歪が解消し易い。このために、結晶性の良い窒化アルミニウム層の成長が可能となる。
＋Ｃ面を持った窒化アルミニウム層を、炭化珪素層面に薄い絶縁層を介して成長させる場合も、＋Ｃ面の炭化珪素層面（すなわちシリコン面）上に成長させる場合と同様である。表面のシリコンと窒素とが、弱いながらも相互作用し易いため、例えば、水素を十分に入れることで結晶性の良い窒化アルミニウム層の成長が可能である。水素が存在することで、ボンドの付け替えが簡単に起こり、歪が解消し易い。この点は、酸化シリコンと窒化アルミニウムの界面であっても有効な考え方である。このために、酸化シリコン上に結晶性の良い窒化アルミニウム層の成長が可能となる。
一方、＋Ｃ面を持った窒化アルミニウム層を、−Ｃ面の炭化珪素層面（すなわちカーボン面）上に成長させる場合、表面の炭素がアルミニウムと相互作用し易いため、窒素を十分に供給することで、窒化アルミニウムの窒素面を優先的に成長させる必要がある。水素だけではなく、十分な量の窒素を供給することで、＋Ｃ面を持った窒化アルミニウム層を、−Ｃ面の炭化珪素層面上に成長させることが可能であることが、発明者の計算によって、初めて明らかになった。
＋Ｃ面を持った窒化アルミニウム層を、炭化珪素層面に薄い絶縁層を介して形成する場合も、−Ｃ面の炭化珪素層面（すなわちカーボン面）上に成長させる場合と同様である。表面の炭素がアルミニウムと弱いながらも相互作用し易いため、通常はアルミニウム面が成長しやすい。＋Ｃ面を持った窒化アルミニウム層を成長させるには、窒素を十分に供給することで、窒化アルミニウムの窒素面を優先的に成長させる必要がある。水素だけではなく、十分な量の窒素を供給することで、＋Ｃ面を持った窒化アルミニウム層を、−Ｃ面の炭化珪素層面上に成長させることが可能であることが、発明者の計算によって、初めて明らかになった。水素が存在することで、ボンドの付け替えが簡単に起こり、歪が解消し易い。この点は、酸化シリコンと窒化アルミニウムの界面であっても有効な考え方である。このために、酸化シリコン上に結晶性の良い窒化アルミニウム層の成長が可能となる。
炭化珪素層１０と窒化アルミニウム層１６との界面に絶縁層を挿入したことで、基板の極性の影響は小さくなる。この場合、主に成膜条件が窒化アルミニウム層１６の特性に影響を与えるので、成膜条件を変えることで、窒化アルミニウム層１６の結晶方位を変えることができるようになる。窒素リッチにて成膜することで、窒化アルミニウム層１６の基板側が窒素、表面側がアルミニウムとなる。他方、アルミニウムリッチにて成膜することで、窒化アルミニウム層１６の基板側がアルミニウム、表面側が窒素となる。つまり、成膜条件の違いによって、成膜方位を制御できる。
以上から、炭化珪素層のｍ面、a面、炭素面、（０−３３−８）面上の酸化シリコン層上に窒化アルミニウムの＋Ｃ面を成長させたければ、十分な量の水素と窒素を供給しながら成膜すれば良いことがわかる。水素や窒素は余分にある分には、成膜に支障はないので、水素や窒素を大量に導入すれば良い。余分な水素や窒素は成膜後に排気すれば良い。
炭化珪素層のシリコン面上の酸化シリコン層上に窒化アルミニウム層を成長させる場合であっても、窒素を大量に入れても成膜に支障はない。したがって、結晶質の窒化アルミニウム層の＋Ｃ面を炭化珪素層上に成長させるには、水素と窒素を大量に導入しながら行うことが有効である。
炭化珪素層のシリコン面上の酸化シリコン層上に限っては、水素を大量に導入するだけでも、結晶性の良い窒化アルミニウム層が形成できる。こうして、炭化珪素層上のあらゆる面方位に対して、炭化珪素層上の酸化シリコン層上に結晶質の窒化アルミニウム層の＋Ｃ面を形成することができることが解った。この場合、炭化珪素層の窒化アルミニウム層側には、二次元電子ガスが湧くことになる。
炭化珪素層上の酸化シリコン層上に、窒化アルミニウム層の-Ｃ面を成長させたければ、十分な量の水素とアルミニウムを供給しながら成膜すれば良いことがわかる。水素やアルミニウムは余分にある分には、成膜に支障はないので、水素やアルミニウムを、大量に導入すれば良い。余分な水素やアルミニウムは、成膜後に排気すれば良い。
炭化珪素層のカーボン面上の酸化シリコン層上に窒化アルミニウム層の-Ｃ面を成長させる場合であっても、アルミニウムを大量に入れても成膜に支障はない。したがって、結晶質の窒化アルミニウム層の-Ｃ面を炭化珪素層上の酸化シリコン層上に成長させるには、水素とアルミニウムを大量に導入しながら行うことが有効である。
炭化珪素層のカーボン面上の酸化シリコン層上に限っては、水素を大量に導入するだけでも、結晶性の良い窒化アルミニウム層が形成できる。こうして、炭化珪素層上のあらゆる面方位に対して、炭化珪素層上の酸化シリコン層上に結晶質の窒化アルミニウム層の-Ｃ面を形成することができることが解った。この場合、炭化珪素層の窒化アルミニウム側には、二次元ホールガスが湧くことになる。
縦型トランジスタ１００では、窒化アルミニウム層１６とゲート電極２０との間に、窒化アルミニウム層１６よりもバンドギャップが広い第２のゲート絶縁層１８を設けることにより、炭化珪素層１０とゲート電極２０との間のリーク電流を抑制することが可能となる。
第１のゲート絶縁層１７の厚さは、０．５ｎｍ以上１０ｎｍ以下であることが好ましく、１ｎｍ以上５ｎｍ以下であることがより好ましい。第１のゲート絶縁層１７の厚さが上記上限値より薄くなることにより、窒化アルミニウム結晶のｃ軸方向が、炭化珪素層１０のｃ軸方向に揃いやすくなる。また、第１のゲート絶縁層１７の厚さが上記下限値より厚くなることにより、均一な層の形成が容易となる。
窒化アルミニウム層１６の厚さは１０ｎｍより厚いことが好ましく、３０ｎｍより厚いことがより好ましく、３５ｎｍより厚いことが更に好ましい。
結晶性の窒化アルミニウム層１６は、アルミニウム面側に負電荷、窒素側に正電荷を持つ向きに自発分極を発現する。アルミニウムとバイレイヤを構成する窒素からその下層バイレイヤのアルミニウムに向けてｃ軸方向に結合しているため、その結合（ボンド）が主に自発分極を構成する。
結晶性の窒化アルミニウム層１６の厚さが厚いと、分極の下層にある正電荷を補償するために、炭化珪素層に負電荷が誘起される。窒化アルミニウム層１６の厚さが薄くなると、上層の負電荷によって炭化珪素層に誘起される負電荷が減少する。
窒化アルミニウム層１６の厚さが１０ｎｍより厚くなると、炭化珪素層に誘起される負電荷が十分に大きくなる。窒化アルミニウム層１６の厚さが３０ｎｍより厚くなれば、上層の負電荷の影響が極めて小さくなり、３５ｎｍより厚くなれば上層の負電荷の影響はなくなると考えられる。
したがって、窒化アルミニウム層１６の厚さを厚くすることにより、２次元電子ガスの密度が高くなる。よって、オン抵抗が低減する。
窒化アルミニウム層１６の厚さは６０ｎｍ以下であることが好ましく、５０ｎｍ以下であることがより好ましい。
窒化アルミニウム層１６の厚さを薄くすることにより、縦型トランジスタ１００の閾値電圧の低下が抑制される。また、ゲート電極２０に印加する電圧による縦型トランジスタ１００のオン・オフ制御が容易になる。
ｐウェル領域２８のｐ型不純物濃度は、１×１０１６ｃｍ−３以上であることが好ましく、１×１０１７ｃｍ−３以上であることがより好ましく、５×１０１７ｃｍ−３以上であることが更に好ましく、１×１０１８ｃｍ−３以上であることが一層好ましく、５×１０１８ｃｍ−３以上であることが最も好ましい。ｐ型不純物濃度を高くすることにより、閾値電圧が上昇し、ノーマリーオフ型のトランジスタの実現が容易となる。
ｐウェル領域２８のｐ型不純物濃度は、１×１０２０ｃｍ−３以下であることが好ましく、５×１０１９ｃｍ−３以下であることがより好ましい。ｐ型不純物濃度を低くすることにより、結晶欠陥の発生が抑制される。
なお、例えば、第２のゲート絶縁層１８に負電荷を導入することで、縦型トランジスタ１００の閾値電圧を上昇させることも可能である。
窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向と、ｐウェル領域２８からゲート電極２０に向かう方向（図４中のＺ）とのなす角度（図４中のθ）は、４５度以下であることが好ましく、３０度以下であることがより好ましく、１０度以下であることが更に好ましい。角度θが小さくなることにより、窒化アルミニウム層１６の固定分極により炭化珪素層１０に生ずる正の固定電荷が多くなる。したがって、２次元電子ガスの密度が高くなり、縦型トランジスタ１００のオン抵抗が低減できる。
ゲート絶縁層１８の厚さは、酸化シリコン換算厚さで、１０ｎｍより厚いことが好ましく、３０ｎｍ以上であることが好ましく、３５ｎｍ以上であることがより好ましい。ゲート絶縁層１８の厚さが酸化シリコン換算厚さで厚いことにより、炭化珪素層１０とゲート電極２０との間のリーク電流が効果的に抑制される。
ゲート絶縁層１８の厚さは、酸化シリコン換算厚さで、５０ｎｍ以下であることが好ましい。ゲート絶縁層１８の厚さを５０ｎｍ以下とすることにより、ゲート電極２０に印加する電圧による縦型トランジスタ１００のオン・オフ制御が容易になる。
以上、第１の実施形態によれば、キャリアの実効移動度の低下を抑制し、かつ、キャリア密度を高くすることにより、オン抵抗の低減されたトランジスタが実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、第２の炭化珪素領域は第１の部分と、第１の部分と窒化アルミニウム層との間に位置し、第１の部分よりも第２導電型不純物濃度の低い第２の部分を有する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図６は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、縦型トランジスタ２００である。縦型トランジスタ２００は、電子をキャリアとするトランジスタである。
縦型トランジスタ２００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、窒化アルミニウム層１６、第１のゲート絶縁層１７（第１の絶縁層）、第２のゲート絶縁層１８（第２の絶縁層）、ゲート電極２０、層間絶縁層２２を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第１の炭化珪素領域）、ｐウェル領域２８（第２の炭化珪素領域）、ソース領域３０（第３の炭化珪素領域）、ｐウェルコンタクト領域３２が存在する。
ｐウェル領域２８は、第１の部分２８ｘと第２の部分２８ｙを有する。第２の部分２８ｙのｐ型不純物濃度は、第１の部分２８ｘのｐ型不純物濃度よりも低い。例えば、第２の部分２８ｙのｐ型不純物濃度は、第１の部分２８ｘのｐ型不純物濃度の５分の１以下である。また、例えば、第２の部分２８ｙのｐ型不純物濃度は、第１の部分２８ｘのｐ型不純物濃度の１０分の１以下である。また、例えば、第２の部分２８ｙのｐ型不純物濃度は、第１の部分２８ｘのｐ型不純物濃度の１００分の１以下である。
縦型トランジスタ２００は、ｐ型不純物濃度の低い第２の部分２８ｙが、２次元電子ガスが生成される窒化アルミニウム層１６近傍に設けられる。第２の部分２８ｙは、例えば、イオン注入法によるｐ型不純物の導入に伴う結晶欠陥の密度が低くなる。
第２の実施形態によれば、第１の実施形態と同様、オン抵抗の低減されたトランジスタが実現される。また、第２の実施形態によれば、２次元電子ガスが生成される第２の部分２８ｙで、ｐ型不純物や結晶欠陥による電子の実効移動度の低下が抑制される。したがって、更にオン抵抗の低減されたトランジスタが実現される。
（第３の実施形態）
第３の実施形態の半導体装置は、窒化アルミニウム層がスカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第３の実施形態の半導体装置は、縦型トランジスタである。縦型トランジスタは、電子をキャリアとするトランジスタである。
第３の実施形態の縦型トランジスタは、窒化アルミニウム層１６がスカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む。窒化アルミニウム層１６中のアルミニウム（Ａｌ）の一部を、上記少なくとも一つの元素が置換している。窒化アルミニウム層１６の、上記少なくとも一つの元素の濃度は、例えば、２原子％以上である。
窒化アルミニウム層１６の上記少なくとも一つの元素の濃度は、例えば、ＳＩＭＳにより測定することが可能である。
スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素は、アルミニウム（Ａｌ）よりも電気陰性度が小さい。したがって、窒化アルミニウム層１６が上記少なくとも一つの元素を含むことにより、窒化アルミニウム層１６の自発分極が大きくなる。したがって、窒化アルミニウム層１６の自発分極の作る電界により形成される２次元電子ガスの密度が高くなる。
上記少なくとも一つの元素は、アルミニウムよりも原子半径が大きい。このため、窒化アルミニウム層１６が上記少なくとも一つの元素を含む場合、炭化珪素層１０の上に直接窒化アルミニウム層１６を設けると、格子不整合によるミスフィット転位の発生が生じるおそれがある。
第３の実施形態の縦型トランジスタは、炭化珪素層１０と窒化アルミニウム層１６との間に、薄い第１のゲート絶縁層１７を設けることにより、窒化アルミニウム層１６が上記少なくとも一つの元素を含む場合であっても、ミスフィット転位の発生が抑制される。
第３の実施形態によれば、第１の実施形態と同様、オン抵抗の低減されたトランジスタが実現される。また、第３の実施形態によれば、２次元電子ガスの密度が高くなり、更にオン抵抗の低減されたトランジスタが実現される。
（第４の実施形態）
第４の実施形態の半導体装置は、炭化珪素層と第１の絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む領域を、更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図７は、第４の実施形態の半導体装置の模式断面図である。第４の実施形態の半導体装置は、縦型トランジスタ４００である。縦型トランジスタ４００は、電子をキャリアとするトランジスタである。
縦型トランジスタ４００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、窒化アルミニウム層１６、第１のゲート絶縁層１７（第１の絶縁層）、第２のゲート絶縁層１８（第２の絶縁層）、ゲート電極２０、層間絶縁層２２、及び、界面領域１９（領域）を備える。
界面領域１９は、炭化珪素層１０と、第１のゲート絶縁層１７との間に位置する。界面領域１９は、ｐウェル領域２８と、第１のゲート絶縁層１７との間に位置する。界面領域１９は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素（終端元素）を含む。
図８は、第４の実施形態の終端元素の濃度分布を示す図である。
終端元素は、ｐウェル領域２８と、第１のゲート絶縁層１７との間の界面に偏析している。終端元素の濃度分布のピークが、界面領域１９内にある。
終端元素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下であることが望ましく、０．２ｎｍ未満であることがより望ましい。
終端元素は、ドリフト領域２６及びｐウェル領域２８の最上層のシリコン原子を置換している。最上層の原子を置換しているため、終端元素は炭化珪素層１０と３配位していることになる。言い換えれば、終端元素は、炭化珪素の結晶格子のシリコン原子の位置にある。つまり、終端元素は、炭化珪素層１０のシリコン原子と３配位していることになる。
界面領域１９における終端元素の濃度分布のピーク値は、例えば、４×１０１６ｃｍ−３以上４×１０２０ｃｍ−３以下である。
界面領域１９中の終端元素の濃度及び分布は、例えば、ＳＩＭＳにより測定することが可能である。また、終端元素の濃度及び分布は、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ＴＥＭ−ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ａｔｏｍ Ｐｒｏｂｅ、ＨＲ−ＲＢＳ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより電子状態とその空間分布の特定が可能となる。また、赤外分光法、ラマン分光法によっても、炭化珪素層１０に３配位する構造に基づく振動モードが観測される。
第１のゲート絶縁層１７及び炭化珪素層１０における終端元素の濃度は、例えば、２×１０１６ｃｍ−３以下である。
界面領域１９は、例えば、第１のゲート絶縁層１７を形成した後に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素を含む雰囲気中で熱処理を行うことにより、形成することが可能である。熱処理の温度は、例えば、３００℃以上９００℃以下である。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、オン抵抗の低減が困難であるという問題がある。オン抵抗が大きくなる一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位であると考えられている。界面準位により、キャリアがトラップされたり、散乱されたりすることにより、キャリアの実効移動度が低下し、オン抵抗が大きくなると考えられる。
炭化珪素層とゲート絶縁層との間の界面準位は、炭化珪素層の最上層のシリコン原子又は炭素原子のダングリングボンドにより生じると考えられる。
第４の実施形態の縦型トランジスタ４００では、炭化珪素層１０と第１のゲート絶縁層１７との間の界面準位の量が、界面領域１９を形成することで低減される。縦型トランジスタ４００では、ドリフト領域２６及びｐウェル領域２８の最上層の、ダングリングボンドを有するシリコン原子が、終端元素により置換される。したがって、ダングリングボンドが減少する。よって、縦型トランジスタ４００では、キャリアの実効移動度の劣化が抑制される。
第４の実施形態によれば、第１の実施形態と同様、オン抵抗の低減されたトランジスタが実現される。また、第４の実施形態によれば、キャリアの実効移動度の劣化が抑制され、更にオン抵抗の低減されたトランジスタが実現される。
（第５の実施形態）
第５の実施形態の半導体装置は、炭化珪素層はトレンチを有し、ゲート電極はトレンチの中に位置する点で、第１の実施形態の半導体装置と異なる。また、第５の実施形態の半導体装置は、窒化アルミニウム層に対向する第２の炭化珪素領域の面が、ｍ面に対し０度以上１０度以下傾斜した面、又は、ａ面に対し０度以上１０度以下傾斜した面である点で第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
以下、窒化アルミニウム層に対向する第２の炭化珪素領域の面が、ｍ面に対し０度以上１０度以下傾斜した面である場合を例に説明する。
図９は、第５の実施形態の半導体装置の模式断面図である。第５の実施形態の半導体装置は、トレンチの中にゲート電極を有するトレンチゲート型の縦型トランジスタ５００である。縦型トランジスタ５００は、電子をキャリアとするトランジスタである。
縦型トランジスタ５００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、窒化アルミニウム層１６、第１のゲート絶縁層１７（第１の絶縁層）、第２のゲート絶縁層１８（第２の絶縁層）、ゲート電極２０、層間絶縁層２２、第１のトレンチ５０（トレンチ）、第２のトレンチ５２を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第１の炭化珪素領域）、ｐウェル領域２８（第２の炭化珪素領域）、ソース領域３０（第３の炭化珪素領域）、ｐウェルコンタクト領域３２、電界緩和領域３４が存在する。
炭化珪素層１０は、第１のトレンチ５０と第２のトレンチ５２を備える。第１のトレンチ５０は、２個の第２のトレンチ５２の間に挟まれる。
第１のトレンチ５０は、ｐウェル領域２８を貫通し、ドリフト領域２６に達する。第１のトレンチ５０の底面は、ドリフト領域２６に位置する。
窒化アルミニウム層１６、第１のゲート絶縁層１７、第２のゲート絶縁層１８、及び、ゲート電極２０は、第１のトレンチ５０の中に位置する。第１のゲート絶縁層１７とｐウェル領域２８は、第１のトレンチ５０の側面で接する。第１のゲート絶縁層１７近傍のｐウェル領域２８が、縦型トランジスタ５００のチャネル領域となる。
ソース電極１２の一部は、第２のトレンチ５２内に位置する。ｐウェルコンタクト領域３２は、第２のトレンチ５２の底部に位置する。
電界緩和領域３４は、ｐ型のＳｉＣである。電界緩和領域３４は、第２のトレンチ５２の周囲に位置する。
電界緩和領域３４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。電界緩和領域３４のｐ型不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０２０ｃｍ−３以下である。
縦型トランジスタ５００がオフ状態の際に、電界緩和領域３４からドリフト領域２６に空乏層が延びる。ドリフト領域２６に延びる空乏層により、第１のトレンチ５０底部の第１のゲート絶縁層１７、及び、第２のゲート絶縁層１８に印加される電界強度が緩和する。したがって、第１のゲート絶縁層１７、及び、第２のゲート絶縁層１８の耐圧が向上する。
図１０は、第５の実施形態の半導体装置の窒化アルミニウム層の説明図である。図１０は、第１のトレンチ５０の側面の拡大断面図である。図１０は、窒化アルミニウム層１６とｐウェル領域２８が対向する部分の拡大断面図である。
第１のトレンチ５０の側面は、ｍ面に対し０度以上１０度以下のオフ角を備える面である。窒化アルミニウム層に対向するｐウェル領域２８の面が、ｍ面に対し０度以上１０度以下傾斜した面である。
図９に示す第２の方向が、例えば、［１−１００］方向である。ｍ面を拡大すると、図１０に示すように、表面にシリコンファセットとカーボンファセットが交互に繰り返す配置となっている。
シリコンファセットの表面は、シリコン面と同様の構造を有する。カーボンファセットの表面は、カーボン面と同様の構造を有する。
縦型トランジスタ５００においても、第１の実施形態の縦型トランジスタ１００と同様に、窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向と、ｐウェル領域２８からゲート電極２０に向かう方向とのなす角度θが９０度未満である。言い換えれば、窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向と、窒化アルミニウム層１６と対向するｐウェル領域２８の表面の法線のゲート電極２０に向かう方向との間の角度θが９０度未満である。窒化アルミニウム層１６に含まれる窒化アルミニウム結晶のｃ軸方向と、ｐウェル領域２８からゲート電極２０に向かう方向とのなす角度θは、例えば、４５度以下である。
第５の実施形態では、第１の実施形態の縦型トランジスタと同様に、炭化珪素層１０上に、＋Ｃ面方向の結晶性の良い窒化アルミニウム層１６が形成されている。
窒化アルミニウム層１６は、ゲート電極２０側が負、炭化珪素層１０側が正となる自発分極を備える。
カーボン面の上に、窒化アルミニウム層を形成する場合、シリコン面と同様、窒化アルミニウム結晶のｃ軸方向と、炭化珪素層のｃ軸方向が揃う方向に形成される。カーボン面の最表面に存在する炭素原子は負に帯電している。炭素原子が負に帯電していることにより、窒化アルミニウム層を形成する際に、正の電荷を帯びるアルミニウム原子が炭化珪素層１０の表面側に存在しやすくなる。言い換えれば、炭化珪素層上に、―Ｃ面方向の窒化アルミニウム層が形成されやすくなる。
このため、窒化アルミニウム層１６は、炭化珪素層１０側の負の固定電荷が形成される。その負の固定電荷を打ち消すために、炭化珪素層の窒化アルミニウム層側表面には、正の自由正孔が湧くことになる。
しかし、上述のように、カーボン面の上に窒化アルミニウム層を形成する際に、十分な量の窒素を供給することで、＋Ｃ面を持った窒化アルミニウム層を成長させることが可能である。炭化珪素層側に正の固定電荷を有する窒化アルミニウム層が形成できる。
第１のトレンチ５０内に窒化アルミニウム層１６を形成する際に、例えば、窒素が過剰な条件下で形成する。この方法により、表面にシリコンファセットとカーボンファセットが交互に繰り返すｍ面であっても、薄い第１のゲート絶縁層１７間に挟んで、窒化アルミニウム結晶のｃ軸方向が、ｐウェル領域２８からゲート電極２０に向かう方向に揃った窒化アルミニウム層１６を形成することが可能となる。言い換えれば、窒化アルミニウム層１６は、ゲート電極２０側に負の固定電荷、炭化珪素層１０側に正の固定電荷を備えるように形成される。窒化アルミニウム層１６は、例えば、ＡＬＤ法、又は、ＣＶＤ法により形成する。
ｐウェル領域２８の窒化アルミニウム層１６側表面、ドリフト領域２６の窒化アルミニウム層１６側表面、及び、ソース領域３０の窒化アルミニウム層１６側表面には、電荷バランスを取るために多量の自由電子（二次元電子ガス）が形成されることになる。
なお、トレンチ５０の底部に、トレンチ５０に接し、ソース電極１２と同電位に固定されるｐ型炭化珪素領域を設けることが好ましい。トレンチ５０の底部に、ｐ型炭化珪素領域を設けることで、ゲート絶縁層１８の耐圧が向上する。
以上、第５の実施形態によれば、第１の実施形態と同様、オン抵抗の低減されたトランジスタが実現される。また、第５の実施形態によれば、トレンチゲート型とすることにより、半導体チップのチャネル密度が高くなり、更にオン抵抗の低減されたトランジスタが実現される。
（第６の実施形態）
第６の実施形態の半導体装置は、第１の面と第１の面に対向する第２の面とを有する炭化珪素層と、炭化珪素層の中に存在する第１導電型の第１の炭化珪素領域と、炭化珪素層の中に存在し、第１の炭化珪素領域と第１の面との間に位置する第２導電型の第２の炭化珪素領域と、炭化珪素層の中に存在し、第２の炭化珪素領域と第１の面との間に位置する第１導電型の第３の炭化珪素領域と、炭化珪素層の中に存在し、第１の炭化珪素領域と第１の面との間に位置する第２導電型の第４の炭化珪素領域と、炭化珪素層の中に存在し、第４の炭化珪素領域と第１の面との間に位置する第１導電型の第５の炭化珪素領域と、炭化珪素層の中に存在し、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域と第４の炭化珪素領域に接する第２導電型の第６の炭化珪素領域と、炭化珪素層の中に存在し、第１の炭化珪素領域と第１の面との間に位置する第２導電型の第７の炭化珪素領域と、炭化珪素層の中に存在し、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域と第４の炭化珪素領域との間に位置し、第６の炭化珪素領域と第７の炭化珪素領域との間に位置し、第６の炭化珪素領域と第１の面との間に位置し、第７の炭化珪素領域と第１の面との間に位置する第１導電型の第８の炭化珪素領域と、炭化珪素層の第１の面の側に位置する第１の電極と、炭化珪素層の第２の面の側に位置する第２の電極と、炭化珪素層の第１の面の側に位置するゲート電極と、第２の炭化珪素領域及び第４の炭化珪素領域と、ゲート電極との間に位置する結晶質の窒化アルミニウム層と、炭化珪素層と窒化アルミニウム層との間に位置する第１の絶縁層と、窒化アルミニウム層とゲート電極との間に位置し、窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、を備える。第６の実施形態の半導体装置は、第６の炭化珪素領域、第７の炭化珪素領域、及び、第８の炭化珪素領域を備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
以下、第１導電型がｎ型、第２導電型がｐ型である場合を例に説明する。
図１１は、第６の実施形態の半導体装置の模式断面図である。第６の実施形態の半導体装置は、縦型トランジスタ６００である。縦型トランジスタ６００は、電子をキャリアとするトランジスタである。
図１２は、第６の実施形態の半導体装置の模式断面図である。図１２は、炭化珪素層１０のＰｘ（図１１、図１３参照）における断面を示す図である。図１１は、図１２のＢＢ’に沿った断面である。
図１３は、第６の実施形態の半導体装置の模式断面図である。図１３は、図１２のＣＣ’に沿った断面である。
縦型トランジスタ６００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、窒化アルミニウム層１６、第１のゲート絶縁層１７（第１の絶縁層）、第２のゲート絶縁層１８（第２の絶縁層）、ゲート電極２０、層間絶縁層２２を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第１の炭化珪素領域）、ｎ型領域２７（第８の炭化珪素領域）、第１のｐウェル領域２８ａ（第２の炭化珪素領域）、第２のｐウェル領域２８ｂ（第４の炭化珪素領域）、第１のソース領域３０ａ（第３の炭化珪素領域）、第２のソース領域３０ｂ（第５の炭化珪素領域）、ｐウェルコンタクト領域３２、第１のｐ型領域４０ａ（第６の炭化珪素領域）、第２のｐ型領域４０ｂ（第７の炭化珪素領域）が存在する。
第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂは、ｐ型のＳｉＣである。第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂは、ドリフト領域２６と第１の面Ｐ１との間に位置する。第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂの一部は、第１の面Ｐ１に接する。第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂは、第１の方向に延びる。
第２のｐウェル領域２８ｂは、第１のｐウェル領域２８ａとの間に、ｎ型領域２７を挟む。
第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂのｐ型不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０２０ｃｍ−３以下である。第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂのｐ型不純物濃度は、例えば、５×１０１８ｃｍ−３以上である。
第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂの深さは、例えば、０．４μｍ以上０．８μｍ以下である。第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂは、縦型トランジスタ６００のチャネル領域として機能する。
第１のソース領域３０ａ及び第２のソース領域３０ｂは、ｎ＋型のＳｉＣである。第１のソース領域３０ａは、第１のｐウェル領域２８ａと第１の面Ｐ１との間に位置する。第２のソース領域３０ｂは、第２のｐウェル領域２８ｂと第１の面Ｐ１との間に位置する。第１のソース領域３０ａ及び第２のソース領域３０ｂの一部は、第１の面Ｐ１に接する。第１のソース領域３０ａ及び第２のソース領域３０ｂは、第１の方向に延びる。
第１のソース領域３０ａ及び第２のソース領域３０ｂは、例えば、リン（Ｐ）をｎ型不純物として含む。第１のソース領域３０ａ及び第２のソース領域３０ｂのｎ型不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ以下である。第１のソース領域３０ａ及び第２のソース領域３０ｂのｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度より高い。
第１のソース領域３０ａ及び第２のソース領域３０ｂの深さは、第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂの深さよりも浅い。第１のソース領域３０ａ及び第２のソース領域３０ｂの深さは、例えば、０．２μｍ以上０．４μｍ以下である。
第１のｐ型領域４０ａ及び第２のｐ型領域４０ｂは、ｐ型のＳｉＣである。第１のｐ型領域４０ａ及び第２のｐ型領域４０ｂは、ドリフト領域２６と第１の面Ｐ１との間に位置する。
第１のｐ型領域４０ａ及び第２のｐ型領域４０ｂは、第１のｐウェル領域２８ａ及び第２のｐウェル領域２８ｂに接する。第１のｐ型領域４０ａ及び第２のｐ型領域４０ｂは、第１のｐウェル領域２８ａと第２のｐウェル領域２８ｂとの間に位置する。第２のｐ型領域４０ｂは、第１のｐ型領域４０ａとの間に、ｎ型領域２７を挟む。
第１のｐ型領域４０ａ及び第２のｐ型領域４０ｂは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１のｐ型領域４０ａ及び第２のｐ型領域４０ｂのｐ型不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０２０ｃｍ−３以下である。
第１のｐ型領域４０ａ及び第２のｐ型領域４０ｂの深さは、例えば、０．４μｍ以上０．８μｍ以下である。
ｎ型領域２７は、ｎ型のＳｉＣである。ｎ型領域２７は、第１のｐウェル領域２８ａと第２のｐウェル領域２８ｂの間に位置する。ｎ型領域２７は、第１のｐ型領域４０ａと第２のｐ型領域４０ｂの間に位置する。ｎ型領域２７は、第１のｐウェル領域２８ａと第１の面Ｐ１との間に位置する。ｎ型領域２７は、第２のｐウェル領域２８ｂと第１の面Ｐ１との間に位置する。
ｎ型領域２７は、例えば、リン（Ｐ）をｎ型不純物として含む。ｎ型領域２７のｎ型不純物濃度は、例えば、５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３ｃｍ以下である。２×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下がより好ましい。ｎ型領域２７のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度より高い。
縦型トランジスタ６００は、ドリフト領域２６よりもｎ型不純物濃度の高いｎ型領域２７を、第１のｐウェル領域２８ａと第２のｐウェル領域２８ｂの間に設けることにより、いわゆるＪＦＥＴ領域が低抵抗化する。また、窒化アルミニウム層１６の固定電極によりｎ型領域２７に負電荷が湧きやすくなる。したがって、縦型トランジスタ６００のオン抵抗が低減する。
また、縦型トランジスタ６００は、第１のｐ型領域４０ａ及び第２のｐ型領域４０ｂを備えることにより、電流経路が狭窄する。したがって、縦型トランジスタ６００の負荷が短絡した際に、ドレイン電極１４とソース電極１２との間に流れる電流量を抑制できる。したがって、縦型トランジスタ６００の短絡耐量が向上する。
以上、第６の実施形態によれば、第１の実施形態と同様、オン抵抗の低減されたトランジスタが実現される。また、第６の実施形態によれば、短絡耐量が向上したトランジスタが実現される。
（第７の実施形態）
第７の実施形態のインバータ回路及び駆動装置は、第７の実施形態の半導体装置を備える駆動装置である。
図１４は、第７の実施形態の駆動装置の模式図である。駆動装置７００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態の縦型トランジスタ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第７の実施形態によれば、特性の向上した縦型トランジスタ１００を備えることで、インバータ回路１５０及び駆動装置７００の特性が向上する。
（第８の実施形態）
第８の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１５は、第８の実施形態の車両の模式図である。第８の実施形態の車両８００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態の縦型トランジスタ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両８００の車輪９０が回転する。
第８の実施形態によれば、特性の向上した縦型トランジスタ１００を備えることで、車両８００の特性が向上する。
（第９の実施形態）
第９の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１６は、第９の実施形態の車両の模式図である。第９の実施形態の車両９００は、自動車である。車両９００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態の縦型トランジスタ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第９の実施形態によれば、特性の向上した縦型トランジスタ１００を備えることで、車両９００の特性が向上する。
（第１０の実施形態）
第１０の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図１７は、第１０の実施形態の昇降機（エレベータ）の模式図である。第１０の実施形態の昇降機１０００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態の縦型トランジスタ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第１０の実施形態によれば、特性の向上した縦型トランジスタ１００を備えることで、昇降機１０００の特性が向上する。
以上、第１ないし第６の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣの結晶構造の炭化珪素に適用することも可能である。
また、第１ないし第６の実施形態では、炭化珪素のシリコン面、又は、ｍ面に窒化アルミニウム層１６を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、ａ面、（０−３３−８）面などに窒化アルミニウム層１６を設ける場合にも本発明を適用することは可能である。
また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
また、縦型トランジスタではなく、ソース電極及びドレイン電極が炭化珪素層の同一の面に設けられる横型トランジスタにも本発明を適用することは可能である。
また、電子をキャリアとするｎチャネル型に限らず、正孔をキャリアとするｐチャネル型のトランジスタにも本発明を適用することは可能である。なお、ｐチャネル型のトランジスタに本発明を適用する場合、２次元正孔ガスを形成するために、窒化アルミニウム層１６は、ゲート電極２０側が負、炭化珪素層１０側が正となる自発分極を備えるように形成することが必要となる。
また、第７ないし第１０の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ 窒化アルミニウム層
１７ 第１のゲート絶縁層（第１の絶縁層）
１８ 第２のゲート絶縁層（第２の絶縁層）
１９ 界面領域（領域）
２０ ゲート電極
２６ ドリフト領域（第１の炭化珪素領域）
２７ ｎ型領域（第８の炭化珪素領域）
２８ ｐウェル領域（第２の炭化珪素領域）
２８ａ 第１のｐウェル領域（第２の炭化珪素領域）
２８ｂ 第２のｐウェル領域（第４の炭化珪素領域）
２８ｘ 第１の部分
２８ｙ 第２の部分
３０ ソース領域（第３の炭化珪素領域）
３０ａ 第１のソース領域（第３の炭化珪素領域）
３０ｂ 第２のソース領域（第５の炭化珪素領域）
４０ａ 第１のｐ型領域（第６の炭化珪素領域）
４０ｂ 第２のｐ型領域（第７の炭化珪素領域）
５０ 第１のトレンチ（トレンチ）
１００ 縦型トランジスタ（半導体装置）
１５０ インバータ回路
２００ 縦型トランジスタ（半導体装置）
５００ 縦型トランジスタ（半導体装置）
６００ 縦型トランジスタ（半導体装置）
７００ 駆動装置
８００ 車両
９００ 車両
１０００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面
θ 角度

Claims (19)

  1. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    を備え、
    前記窒化アルミニウム層の厚さは１０ｎｍより厚く６０ｎｍ以下である半導体装置。
  2. 前記第１の絶縁層の厚さは０．５ｎｍ以上１０ｎｍ以下である請求項１記載の半導体装置。
  3. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    を備え、
    前記第１の絶縁層の厚さは０．５ｎｍ以上１０ｎｍ以下である半導体装置。
  4. 前記第１の絶縁層は、酸化シリコンを含む請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    を備え、
    前記第１の絶縁層の厚さは前記第２の絶縁層の厚さよりも薄い、半導体装置。
  6. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    を備え、
    前記窒化アルミニウム層はスカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む、半導体装置。
  7. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    を備え、
    前記炭化珪素層と前記第１の絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む領域を、更に備える半導体装置。
  8. 前記炭化珪素層の中に存在する第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電型の第２の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電型の第３の炭化珪素領域と、
    前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
    前記炭化珪素層の前記第２の面の側に位置する第２の電極と、を更に備え、
    前記窒化アルミニウム層は、前記第２の炭化珪素領域と前記ゲート電極との間に位置する請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    前記炭化珪素層の中に存在する第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電型の第２の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電型の第３の炭化珪素領域と、
    前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
    前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
    を備え、
    前記窒化アルミニウム層に対向する前記第２の炭化珪素領域の面が、ｍ面に対し０度以上１０度以下傾斜した面、又は、ａ面に対し０度以上１０度以下傾斜した面である半導体装置。
  10. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    前記炭化珪素層の中に存在する第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電型の第２の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電型の第３の炭化珪素領域と、
    前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
    前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
    を備え、
    前記第２の炭化珪素領域の第２導電型不純物濃度は、５×１０１７ｃｍ−３以上である半導体装置。
  11. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    前記炭化珪素層の中に存在する第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電型の第２の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電型の第３の炭化珪素領域と、
    前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
    前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
    を備え、
    前記第２の炭化珪素領域は第１の部分と、前記第１の部分と前記窒化アルミニウム層との間に位置し、前記第１の部分よりも第２導電型不純物濃度の低い第２の部分を有する半導体装置。
  12. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    前記炭化珪素層の中に存在する第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電型の第２の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電型の第３の炭化珪素領域と、
    前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
    前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
    を備え、
    前記第１導電型がｎ型、前記第２導電型がｐ型の場合に、前記窒化アルミニウム層に含まれる窒化アルミニウム結晶のｃ軸方向と、前記第２の炭化珪素領域から前記ゲート電極に向かう方向とのなす角度が９０度未満である半導体装置。
  13. 前記角度が４５度以下である請求項１２記載の半導体装置。
  14. 第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
    前記炭化珪素層の中に存在する第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電型の第２の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電型の第３の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電型の第４の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第４の炭化珪素領域と前記第１の面との間に位置する第１導電型の第５の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域と前記第４の炭化珪素領域に接する第２導電型の第６の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電型の第７の炭化珪素領域と、
    前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域と前記第４の炭化珪素領域との間に位置し、前記第６の炭化珪素領域と前記第７の炭化珪素領域との間に位置し、前記第６の炭化珪素領域と前記第１の面との間に位置し、前記第７の炭化珪素領域と前記第１の面との間に位置する第１導電型の第８の炭化珪素領域と、
    前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
    前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
    前記炭化珪素層の前記第１の面の側に位置するゲート電極と、
    前記第２の炭化珪素領域及び前記第４の炭化珪素領域と、前記ゲート電極との間に位置する結晶質の窒化アルミニウム層と、
    前記炭化珪素層と前記窒化アルミニウム層との間に位置する第１の絶縁層と、
    前記窒化アルミニウム層と前記ゲート電極との間に位置し、前記窒化アルミニウム層よりもバンドギャップの広い第２の絶縁層と、
    を備える半導体装置。
  15. 前記第１の絶縁層の厚さは０．５ｎｍ以上１０ｎｍ以下である請求項１４記載の半導体装置。
  16. 請求項１ないし請求項１５いずれか一項記載の半導体装置を備えるインバータ回路。
  17. 請求項１ないし請求項１５いずれか一項記載の半導体装置を備える駆動装置。
  18. 請求項１ないし請求項１５いずれか一項記載の半導体装置を備える車両。
  19. 請求項１ないし請求項１５いずれか一項記載の半導体装置を備える昇降機。
JP2019000059A 2019-01-04 2019-01-04 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Active JP6989537B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019000059A JP6989537B2 (ja) 2019-01-04 2019-01-04 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US16/551,822 US11276758B2 (en) 2019-01-04 2019-08-27 Semiconductor device, inverter circuit, driving device, vehicle, and elevator having a reduced on-resistance with a silicon carbide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019000059A JP6989537B2 (ja) 2019-01-04 2019-01-04 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2020109793A JP2020109793A (ja) 2020-07-16
JP6989537B2 true JP6989537B2 (ja) 2022-01-05

Family

ID=71404529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019000059A Active JP6989537B2 (ja) 2019-01-04 2019-01-04 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US11276758B2 (ja)
JP (1) JP6989537B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
JP7404183B2 (ja) 2020-07-17 2023-12-25 株式会社東芝 半導体装置
EP4064362A1 (en) 2021-03-22 2022-09-28 Hitachi Energy Switzerland AG Power semiconductor device
CN116682860B (zh) * 2023-08-03 2023-10-20 南京第三代半导体技术创新中心有限公司 环绕栅沟道碳化硅场效应晶体管及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9404452D0 (sv) 1994-12-22 1994-12-22 Abb Research Ltd Semiconductor device having an insulated gate
JP3148982B2 (ja) 1998-11-11 2001-03-26 工業技術院長 半導体装置及びその製造方法
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
TWI313060B (en) 2003-07-28 2009-08-01 Japan Science & Tech Agency Feild effect transisitor and fabricating method thereof
US20100072485A1 (en) 2007-03-26 2010-03-25 Kyoto University Semiconductor device and semiconductor manufacturing method
CN102484069A (zh) * 2009-09-07 2012-05-30 罗姆股份有限公司 半导体装置及其制造方法
JP2012169385A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置
JP5628765B2 (ja) 2011-08-19 2014-11-19 株式会社日立製作所 半導体装置
US9276069B2 (en) * 2012-11-26 2016-03-01 Global Power Technologies Group, Inc. Protective interface in silicon carbide semiconductor devices
JP6230323B2 (ja) * 2013-08-01 2017-11-15 株式会社東芝 半導体装置
JP2015084444A (ja) * 2014-12-24 2015-04-30 株式会社東芝 半導体装置
JP6100233B2 (ja) * 2014-12-26 2017-03-22 株式会社東芝 半導体装置
JP6602263B2 (ja) * 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018046247A (ja) * 2016-09-16 2018-03-22 株式会社東芝 半導体装置
JP6773629B2 (ja) * 2017-11-22 2020-10-21 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
JP2019134164A (ja) * 2018-01-31 2019-08-08 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法
JP6903604B2 (ja) 2018-05-14 2021-07-14 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20200219980A1 (en) 2020-07-09
JP2020109793A (ja) 2020-07-16
US11276758B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
JP6989537B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6957536B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6773629B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
US11532721B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2018014455A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6710589B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9728608B2 (en) Semiconductor device, inverter circuit, and vehicle
US10714610B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
JP2022016286A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11424327B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP6692306B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10374044B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6606020B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2022015728A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7072148B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20240087897A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2020047782A (ja) 半導体装置、インバータ回路、駆動装置、車両、および昇降機
US20230092391A1 (en) Semiconductor device and semiconductor device manufacturing method
US20230299192A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
US20220310791A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2020155486A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211202

R151 Written notification of patent or utility model registration

Ref document number: 6989537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151