JP7023818B2 - 半導体装置、インバータ回路、駆動装置、車両、および昇降機 - Google Patents

半導体装置、インバータ回路、駆動装置、車両、および昇降機 Download PDF

Info

Publication number
JP7023818B2
JP7023818B2 JP2018175276A JP2018175276A JP7023818B2 JP 7023818 B2 JP7023818 B2 JP 7023818B2 JP 2018175276 A JP2018175276 A JP 2018175276A JP 2018175276 A JP2018175276 A JP 2018175276A JP 7023818 B2 JP7023818 B2 JP 7023818B2
Authority
JP
Japan
Prior art keywords
semiconductor region
type
region
semiconductor
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018175276A
Other languages
English (en)
Other versions
JP2020047782A (ja
Inventor
俊之 大嶋
達雄 清水
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018175276A priority Critical patent/JP7023818B2/ja
Publication of JP2020047782A publication Critical patent/JP2020047782A/ja
Application granted granted Critical
Publication of JP7023818B2 publication Critical patent/JP7023818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導体装置、それを用いたインバータ回路、駆動装置、車両、および昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素が期待されている。炭化珪素はシリコンと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、低損失かつ高温動作可能な半導体デバイスを実現できる。
炭化珪素を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）において、短絡事故が発生した際に、ドリフト層内部の電界強度が高い領域を大電流が流れることで、局所的な発熱が非常に大きくなる領域が現れる。これが破壊に至るまでの時間を極端に短くしている。すなわち、短絡耐量が低下するおそれがある。
Ｈ. Ｒｕｔｈｉｎｇ ｅｔ ａｌ．，ＩＥＥ Ｐｒｏｃ．‐Ｃｉｒｃｕｉｔｓ Ｄｅｖｉｃｅｓ Ｓｙｓｔ.，Ｖｏｌ. １５１，Ｎｏ．３，Ｊｕｎｅ（２００４）
本発明が解決しようとする課題は、短絡耐量の向上が可能な半導体装置を提供すること
にある。
本発明の半導体装置は、第１の面と第２の面とを有する炭化珪素層と、前記第１の面に接するソース電極と、前記第２の面に接するドレイン電極と、前記ソース電極と前記炭化珪素層の間に位置するゲート電極と、前記ゲート電極と前記第１の面との間に位置するゲート絶縁層と、を備え、前記炭化珪素層は、ｎ型の第１の半導体領域と、前記第１の半導体領域と前記ドレイン電極の間に位置するｎ型の第２の半導体領域と、前記第１の半導体領域と前記第１の面との間に位置するｐ型の第３の半導体領域と、前記第３の半導体領域と前記第１の面との間に位置し、前記ソース電極と接するｎ型の第４の半導体領域と、前記第１の半導体領域と前記ゲート電極との間に位置し、前記第３の半導体領域の隣に位置し、前記第１の半導体領域よりもｎ型不純物濃度が高いｎ型の第５の半導体領域と、前記第１の半導体領域と前記第３の半導体領域との間に位置し、前記第１の半導体領域よりもｎ型の不純物濃度が低いｎ型の第６の半導体領域と、前記第６の半導体領域と前記第１の半導体領域との間に位置し、前記第６の半導体領域と接し、前記第２の面から前記第１面に向かう第１の方向と交わる第２の方向における前記第６の半導体領域の長さよりも、前記第２の方向における長さが短く、かつ前記第１の半導体領域よりもｎ型の不純物濃度が低いｎ型の第７の半導体領域と、を含む。
第１の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の駆動装置の模式図。 第６の実施形態の車両の模式図。 第７の実施形態の車両の模式図。 第８の実施形態の昇降機の模式図。
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ等の距離は、例えば、ＳＣＭ像とＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）像との合成画像から求めることが可能である。
（第１の実施形態）
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、例えば、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴ１００である。縦型ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２、ドレイン電極１４、ゲート絶縁層１６、ゲート電極１８を備える。
炭化珪素層１０は、ｎ＋型のドレイン領域（第２の半導体領域）３４、ｎ型のドリフト領域（第１の半導体領域）２６、ｐ型のボディ領域（第３の半導体領域）２８、ｎ＋型のソース領域（第４の半導体領域）３０、ｎ＋型の第５の半導体領域（ＣＳＬ領域）３２、ｎ－型の低濃度領域（第６の半導体領域）２４、ｎ－型の低濃度領域（第７の半導体領域）２５を有する。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
炭化珪素層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面を表面、第２の面を裏面とも称する。なお、以下、「深さ」とは、第１の面を基準とする深さを意味する。
第１の面は、例えば、ＳｉＣ結晶の（０００１）面に対し０度以上８度以下傾斜した面である。すなわち、法線が［０００１］方向のｃ軸に対し０度以上８度以下傾斜した面である。言い換えれば、（０００１）面に対するオフ角が０度以上８度以下である。また、第２の面は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。
（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。第１の面及び第２の面の傾斜方向は、例えば、［１１－２０］方向であるａ軸の方向である。
図１では、図中に示すＹ軸の方向がａ軸の方向である。
炭化珪素層１０の第２の面から第１の面への方向（例えば積層方向）を第１の方向とする。第１の方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とし、これを第２の方向とする。
ｎ＋型のドレイン領域３４は、炭化珪素層１０の裏面側に設けられる。ドレイン領域３４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域３４のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ｎ型のドリフト領域２６は、ドレイン領域３４上に設けられる。ドリフト領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２６のｎ型不純物の不純物濃度は、ドレイン領域３４のｎ型不純物の不純物濃度よりも低い。ドリフト領域２６のｎ型不純物の不純物濃度は、例えば、４×１０１４ｃｍ－３以上１×１０１９ｃｍ－３以下である。典型的には、例えば２×１０１６ｃｍ－３である。
ドリフト領域２６の厚さは、例えば、５μｍ以上１５０μｍ以下である。典型的には、例えば１０μｍである。
ｎ型のドリフト領域２６は、ＭＯＳＦＥＴ１００のオン抵抗を低減させる機能を備える。例えば、ｎ型のドリフト領域２６の第１の面側を高濃度層にすることもできる。高濃度層のｎ型不純物の不純物濃度は、例えば、２×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下である。５×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であることが好ましく、８×１０１７ｃｍ－３以上３×１０１８ｃｍ－３以下であることが更に好ましい。典型的には、例えば、１×１０１８ｃｍ－３である。高濃度層のｎ型不純物の不純物濃度が低くなると、電流を拡散させる能力が小さくなり、濃度が高いと耐圧が取れなくなるおそれがある。
ｐ型のボディ領域２８は、ドリフト領域２６と炭化珪素層１０の第１の面との間に設けられる。ボディ領域２８は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ボディ領域２８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域２８のｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１７ｃｍ－３以下である。典型的には、例えば１×１０１７ｃｍ－３である。ボディ領域２８のｐ型不純物の不純物濃度が低いと、移動度が向上するが、閾値が低くなる。ボディ領域２８のｐ型不純物の不純物濃度が高いと、移動度が低下するが、閾値が高くなる。
例えば、ボディ領域２８を低濃度層と高濃度層の積層構造にして、低濃度層にて高移動度を実現し、高濃度層にて高閾値を実現することも可能である。例えば、低濃度層のｐ型不純物の不純物濃度は２×１０１６ｃｍ－３であり、高濃度層の型不純物の不純物濃度は４×１０１７ｃｍ－３である。
ボディ領域２８の深さは、例えば、０．２μｍ以上１．０μｍ以下である。典型的には、例えば０．６μｍである。
ｎ＋型のソース領域３０は、ボディ領域２８と第１の面（炭化珪素層１０の表面）との間に設けられる。ソース領域３０は、ソース電極１２と接する。ソース領域３０は、ゲート絶縁層１６に接する。
ソース領域３０は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域３０のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも高い。
ソース領域３０のｎ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。ソース領域３０の深さはボディ領域２８の深さよりも浅く、例えば、０．１μｍ以上０．３μｍ以下である。典型的には、例えば０．２μｍである。ドリフト領域２６とソース領域３０との距離は、例えば、０．１μｍ以上０．９μｍ以下である。典型的には、例えば０．４μｍである。
ｎ＋型の第５の半導体領域（ＣＳＬ領域）３２は、ドリフト領域２６とゲート電極１８との間に設けられる。第５の半導体領域３２は、ボディ領域２８に隣接して設けられる。
第５の半導体領域３２は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
第５の半導体領域３２は、例えば、リン（Ｐ）をｎ型不純物として含む。第５の半導体領域３２のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも高い。
ＭＯＳＦＥＴ１００が駆動している時は、ｐ型のボディ領域２８と、ボディ領域２８近傍にあるｎ型の半導体領域（ドリフト領域２６、第５の半導体領域３２）のｐｎ接合の周辺に空乏層が存在する。空乏層はチャネル領域へ伸長するため電流経路を狭窄するが、ドリフト領域２６よりもｎ型不純物の不純物濃度が高い第５の半導体領域３２を設けることにより、空乏層がチャネル領域へ伸長するのを抑制する。すなわち、ＭＯＳＦＥＴ１００のオン抵抗を低下させる。
第５の半導体領域３２のｎ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２１ｃｍ－３以下である。５×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であることが好ましく、８×１０１７ｃｍ－３以上３×１０１８ｃｍ－３以下であることが更に好ましい。典型的には、例えば、１×１０１８ｃｍ－３である。第５の半導体領域３２のｎ型不純物の不純物濃度が低くなると、電流を拡散させる能力が小さくなり、濃度が高いと耐圧が低下するおそれがある。
第５の半導体領域３２の深さはボディ領域２８の深さよりも浅くてもよく、例えば、０．１μｍ以上０．３μｍ以下である。
ｎ－型の第６の炭化珪素領域２４は、第２の面とボディ領域２８との間に設けられる。第６の半導体領域２４は、Ｚ軸方向において、ボディ領域２８とドリフト領域２６の間に設けられる。
第６の半導体領域２４が設けられることで、ＭＯＳＦＥＴ１００の短絡時に、ｐ型のボディ領域２８と、ボディ領域２８近傍にあるｎ型の半導体領域（ドリフト領域２６、第５の半導体領域３２）のｐｎ接合の周辺にある空乏層が変形する。すなわち、第６の半導体領域２４が設けられていない場合の空乏層と比較して、空乏層が炭化珪素層１０の第２の面側に伸長する。
第６の半導体領域２４は、例えば、リン（Ｐ）をｎ型不純物として含む。第６の半導体領域２４のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも低い。第６の半導体領域２４のｎ型不純物の不純物濃度は、例えば、１×１０１３ｃｍ－３以上８×１０１５ｃｍ－３以下である。１×１０１３ｃｍ－３以上１×１０１５ｃｍ－３以下であることが好ましく、１×１０１３ｃｍ－３以上５×１０１４ｃｍ－３以下であることが更に好ましい。第６の半導体領域２４のｎ型不純物の不純物濃度が低すぎると、第５の半導体領域３２側にある、第６の半導体領域２４の電流経路に接触した部分のオン抵抗が上がってしまう。また、第６の半導体領域２４のｎ型不純物の不純物濃度が高すぎると耐圧が低下するおそれがある。
第６の半導体領域２４の深さは、例えば、１μｍ以上５μｍ以下である。
第２の面と第６の半導体領域２４との距離は、第２の面と第５の半導体領域３２との距離よりも小さいことが望ましい。
Ｚ軸方向（第１の方向）における第６の半導体領域２４の長さは、第２の面から第６の半導体領域２４までの長さよりも短いことが望ましい。Ｙ軸方向（第２の方向）における第６の半導体領域２４の長さは、Ｙ軸方向におけるボディ領域２８の長さよりも短いことが望ましい。さらに、Ｙ軸方向（第２の方向）における第６の半導体領域２４の長さは、Ｙ軸方向におけるボディ領域２８の長さの半分よりも長いことが望ましい。第６の半導体領域２４を上記のサイズにすることにより、第６の半導体領域２４は、第５の半導体領域３２からドリフト領域２６に流れる電流の拡散を妨げることがないため、オン抵抗を上昇させることなく、ｐ型のボディ領域２８と、ボディ領域２８近傍にあるｎ型の半導体領域（ドリフト領域２６、第５の半導体領域３２）のｐｎ接合の周辺にある空乏層を変形させることが可能である。
ｎ－型の第７の半導体領域２５は、第２の面と第６の半導体領域２４との間に設けられる。第７の半導体領域２５は、Ｚ軸方向において、第６の半導体領域２４とドリフト領域２６の間に設けられる。
第７の半導体領域２５が設けられることで、ＭＯＳＦＥＴ１００の短絡時に、ｐ型のボディ領域２８と、ボディ領域２８近傍にあるｎ型の半導体領域（ドリフト領域２６、第５の半導体領域３２）のｐｎ接合にある空乏層が変形する。すなわち、第７の半導体領域２５が設けられていない場合の空乏層と比較して、空乏層が炭化珪素層１０の第２の面側に伸長する。
第７の半導体領域２５は、例えば、リン（Ｐ）をｎ型不純物として含む。第７の半導体領域２５のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも低い。第７の半導体領域２５のｎ型不純物の不純物濃度は、例えば、１×１０１３ｃｍ－３以上８×１０１５ｃｍ－３以下である。１×１０１３ｃｍ－３以上１×１０１５ｃｍ－３以下であることが好ましく、１×１０１３ｃｍ－３以上５×１０１４ｃｍ－３以下であることが更に好ましい。第７の半導体領域２５のｎ型不純物の不純物濃度が低すぎると、第７の半導体領域２５が電流経路に接触した場合、オン抵抗が上がってしまう。また、第７の半導体領域２５のｎ型不純物の不純物濃度が高すぎると、耐圧が低下するおそれがある。
第７の半導体領域２５と第２の面との間には、ドリフト領域２６の一部とドレイン領域３４が位置する。第２の面と第７の半導体領域２５との距離は、第２の面と第６の半導体領域２４との距離よりも小さい。
Ｚ軸方向（第１の方向）における第７の半導体領域２５の長さは、第２の面から第７の半導体領域２５までの長さよりも長い。Ｙ軸方向（第２の方向）における第７の半導体領域２５の長さは、第６の半導体領域２４の長さよりも短いことが望ましい。さらに、Ｙ軸方向における第７の半導体領域２５の長さは、Ｙ軸方向における第３の半導体領域２８の長さの半分よりも短い。それにより、第７の半導体領域２５は電流経路とは接触しないため、第７の半導体領域２５はオン抵抗を上昇させることなく、ｐ型のボディ領域２８と、ボディ領域２８近傍にあるｎ型の半導体領域（ドリフト領域２６、第５の半導体領域３２）のｐｎ接合の周辺にある空乏層を変形させることが可能である。
また、Ｙ軸方向において、第７の半導体領域２５の長さは第６の半導体領域２４の長さよりも短いため、第７の半導体領域２５は第６の半導体領域２４よりも電流経路に接触する可能性は低い。そのため、第７の半導体領域２５のｎ型不純物の不純物濃度は、第６の半導体領域２４のｎ型不純物の不純物濃度よりも低くても良い。
第７の半導体領域２５の深さは、例えば、１μｍ以上９μｍ以下である。
ゲート電極１８は、ソース電極１２と炭化珪素層１０との間に設けられる。ゲート電極１８は、炭化珪素層１０上に設けられる。ゲート電極１８は、ゲート絶縁層１６により、炭化珪素層１０およびソース電極１２とは絶縁されている。ゲート電極１８は、炭化珪素層１０の表面に平行なＹ軸の方向に伸長する。
ゲート電極１８は、導電層である。ゲート電極１８は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
ゲート絶縁層１６は、ゲート電極１８と炭化珪素層１０の間、ソース電極１２とゲート電極１８の間、ソース電極１２と炭化珪素層１０の間に設けられる。
ゲート電極１８の一方の側面に設けられたゲート絶縁層１６は、ソース電極１２に接し、ソース電極１２に覆われる。
ゲート絶縁層１６は、例えば、シリコン酸化膜である。ゲート絶縁層１６には、例えば、Ｈｉｇｈ－ｋ絶縁膜（ＨｆＳｉＯＮ，ＺｒＳｉＯＮ，ＡｌＯＮなどの高誘電率絶縁膜）が適用可能である。また、シリコン酸化膜（ＳｉＯ２）とＨｉｇｈ－Ｋ絶縁膜との積層膜もドライブ性能向上や耐圧特性向上に有効である。ゲート絶縁層１６を厚くすることで、耐圧を向上させることができる。
ソース電極１２は、炭化珪素層１０の表面上に設けられる。ソース電極１２は、ソース領域３０に接する。
ソース電極１２は、金属を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１２は、炭化珪素層１０に接する金属シリサイドや金属カーバイドを含んでも構わない。
ドレイン電極１４は、炭化珪素層１０の第２の面側に設けられる。ドレイン電極１４は、ドレイン領域３４に接する。
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド（ＮｉＳｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
以下、実施形態の半導体装置の作用及び効果について説明する。
本実施形態のＭＯＳＦＥＴ１００において、上述の通り、第６の半導体領域２４と第７の半導体領域２５が設けられることで、ＭＯＳＦＥＴ１００の短絡時に、ｐ型のボディ領域２８と、ボディ領域２８近傍にあるｎ型の半導体領域（ドリフト領域２６、第５の半導体領域３２）のｐｎ接合にある空乏層が変形する。すなわち、第６の半導体領域２４および第７の半導体領域２５が設けられていない場合の空乏層と比較して、空乏層が炭化珪素層１０の第２の面側に伸長する。これにより、短絡時のようなドレイン電極に高電圧が印加されているときでも、ドリフト層内部の最大電界強度が低く、電界が全体に一様に広がった状態が実現できる。よって、ドリフト領域２６の電流経路上の一部に電界が集中することを防ぎ、局所的な発熱を抑制することができるため、ＭＯＳＦＥＴ１００の破壊に至るまでの時間を長くすることができる。すなわち、短絡耐量が向上する。
次に、本実施形態の半導体装置の製造方法について説明する。
まず、シリコン面である第１の面と、カーボン面である第２の面を有するｎ＋型のＳｉＣ層（ドレイン領域）３４を準備する。
次に、ｎ＋型のＳｉＣ層（ドレイン領域）３４の第１の面上に、エピタキシャル成長法により、ｎ型のドリフト領域２６を形成する。ｎ＋型のＳｉＣ層３４とｎ型のドリフト領域２６が炭化珪素層１０を構成する。
次に、フォトリソグラフィーとイオン注入法により、ｐ型不純物であるアルミニウム（Ａｌ）およびｎ型不純物であるリン（Ｐ）をドリフト領域２６に選択的にイオン注入する。このイオン注入により、第６の半導体領域２４、第７の半導体領域２５、ボディ領域２８、ソース領域３０、第５の半導体領域３２を形成する。なお、第６の半導体領域２４と第７の半導体領域２５の形成の際に、Ｙ軸方向またはＺ軸方向において、ドリフト領域２６内部の目的の位置にイオン注入が届かない可能性がある。この場合、ドリフト領域２６のエピタキシャル成長とｎ型不純物のイオン注入を繰り返して、第６の半導体領域２４と第７の半導体領域２５を形成する。
次に、ｐ型不純物およびｎ型不純物の活性化のためのアニールを行う。活性化アニールは、例えば、不活性ガス雰囲気中、１７００℃以上１９００℃以下の温度で行う。
次に、炭化珪素層１０表面に、公知のプロセス技術により、ゲート絶縁膜１６およびゲート電極１８を形成する。ゲート絶縁膜１６は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成されるシリコン酸化膜である。また、ゲート電極１８は、例えば、ＣＶＤ法で形成されるドーピングされた多結晶シリコンである。
次に、ソース領域３０上にソース電極１２が形成される。ソース電極１２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。
次に、炭化珪素層１０の裏面に、ドレイン電極１４が形成される。ドレイン電極１４は、例えば、ニッケルシリサイド（ＮｉＳｉ）のスパッタにより形成される。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
（第２の実施形態）
本実施形態の半導体装置は、第６の半導体領域２４と第２の面の間にｎ型の高濃度領域（第８の半導体領域）を有し、また第７の半導体領域２５と第２の面の間にｎ型の高濃度領域（第９の半導体領域）を有すること以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については記述を省略する。
図２は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴ２００である。
ｎ型の高濃度領域（第８の半導体領域）２７は、第６の半導体領域２４と第２の面の間に設けられる。第８の半導体領域２７は、Ｚ軸方向において、第６の半導体領域２４とドリフト領域２６の間に設けられる。Ｚ軸方向（第１の方向）における第８の半導体領域２７の長さは、Ｚ軸方向における第６の半導体領域２４の長さよりも短いことが望ましい。Ｙ軸方向（第２の方向）における、第８の半導体領域２７の長さと第７の半導体領域２５の長さの合計の長さは、Ｙ軸方向における第６の半導体領域２４の長さ以上であることが望ましい。
第８の半導体領域２７のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも高い。第８の半導体領域２７のｎ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。典型的には、例えば、１×１０１７ｃｍ－３である。
第８の半導体領域２７がある位置は電流経路に接触しやすい。そのため、この位置には第６の半導体領域２４や第７の半導体領域２５を位置させずに、ドリフト領域２６よりもｎ型の不純物濃度が高い第８の半導体領域２７を位置させる。さらに、第８の半導体領域２７を上記のサイズにすることにより、第８の半導体領域２７が電流経路に接触したとしても、オン抵抗の上昇を抑制することが可能である。
ｎ型の高濃度領域（第９の半導体領域）２９は、第７の半導体領域２５と第２の面の間に設けられる。第９の半導体領域２９は、Ｚ軸方向において、第７の半導体領域２５とドリフト領域２６の間に設けられる。
Ｚ軸方向（第１の方向）における第９の半導体領域２９の長さは、Ｚ軸方向における第７の半導体領域２５の長さよりも短いことが望ましい。Ｙ軸方向（第２の方向）における第９の半導体領域２９の長さは第２の方向における第７の半導体領域２５の長さ以上であることが望ましい。
第９の半導体領域２９のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも高い。第９の半導体領域２９のｎ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。典型的には、例えば、１×１０１７ｃｍ－３である。
第９の半導体領域２９がある位置は電流経路に接触しやすい。そのため、この位置には第７の半導体領域２５を位置させずに、ドリフト領域２６よりもｎ型の不純物濃度が高い第９の半導体領域２９を位置させる。さらに、第９の半導体領域２９を上記のサイズにすることにより、第９の半導体領域２９が電流経路に接触したとしても、オン抵抗の上昇を抑制することが可能である。
以上、本実施形態のＭＯＳＦＥＴ２００によれば、第１の実施形態同様、短絡耐量が向上する。さらに、オン抵抗の上昇を抑制することができる。
（第３の実施形態）
本実施形態の半導体装置は、低濃度領域２５がなく、第６の半導体領域２４と第２の面の間にｎ型の高濃度領域（第７の半導体領域）を有すること以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については記述を省略する。
図３は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴ３００である。
第６の半導体領域２４は、第１の半導体領域２６とボディ領域２８との間に位置する。
Ｚ軸方向（第１の方向）における第６の半導体領域２４の長さは、第２の面から第６の半導体領域２４までの長さよりも短いことが望ましい。Ｙ軸方向（第２の方向）における第６の半導体領域２４の長さは、Ｙ軸方向におけるボディ領域２８の長さよりも短いことが望ましい。さらに、Ｙ軸方向（第２の方向）における第６の半導体領域２４の長さは、Ｙ軸方向におけるボディ領域２８の長さの半分よりも長いことが望ましい。
第６の半導体領域２４を上記のサイズにすることにより、第６の半導体領域２４は、第５の半導体領域３２からドリフト領域２６に流れる電流の拡散を妨げることがないため、オン抵抗を上昇させることなく、ｐ型のボディ領域２８と、ボディ領域２８近傍にあるｎ型の半導体領域（ドリフト領域２６、第５の半導体領域３２）のｐｎ接合の周辺にある空乏層を変形させることが可能である。さらに、第５の半導体領域３２および第６の半導体領域２４の近傍のドリフト領域２６にある電流経路に電界が集中しやすい。そのため、第６の半導体領域２４を設けることで、ドリフト領域２６の電流経路の一部に電界が集中することを防ぐことができる。
ｎ型の高濃度領域（第７の半導体領域）３３は、第６の半導体領域２４と第２の面の間に設けられる。第７の炭化珪素領域３３は、第２の方向（Ｚ軸方向）において、第６の半導体領域２４とドリフト領域２６の間に設けられる。Ｚ軸方向（第１の方向）における第７の半導体領域３３の長さは、Ｚ軸方向における第６の半導体領域２４の長さよりも短いことが望ましい。Ｙ軸方向（第２の方向）における、第７の半導体領域３３の長さは、Ｙ軸方向における第６の半導体領域２４の長さ以上であることが望ましい。
第７の半導体領域３３のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも高い。第７の半導体領域３３のｎ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。典型的には、例えば、１×１０１７ｃｍ－３である。
第７の半導体領域３３がある位置は電流経路に接触しやすい。そのため、この位置には第６の半導体領域２４を位置させずに、ドリフト領域２６よりもｎ型の不純物濃度が高い第７の半導体領域３３を位置させる。さらに、第７の半導体領域３３を上記のサイズにすることにより、第７の半導体領域３３が電流経路に接触したとしても、オン抵抗の上昇を抑制することが可能である。
以上、本実施形態のＭＯＳＦＥＴ３００によれば、第１の実施形態同様、短絡耐量が向上する。さらに、オン抵抗の上昇を抑制することができる。
（第４の実施形態）
本実施形態の半導体装置は、低濃度領域２４および低濃度領域２５がなく、ボディ領域２８と第２の面の間にｎ型の低濃度領域（第６の半導体領域）３６および、低濃度領域（第６の半導体領域）３６と第２の面の間にｎ型の高濃度領域（第７の半導体領域）３８を有すること以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については記述を省略する。
図４は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴ４００である。
第６の半導体領域３６は、第１の半導体領域２６とボディ領域２８との間に位置する。
第６の半導体領域３６と第２の面との間には、ドリフト領域２６の一部とドレイン領域３４が位置する。第２の面と第６の半導体領域３６との距離は、第２の面とボディ領域２８との距離よりも小さい。
Ｚ軸方向（第１の方向）における第６の半導体領域３６の長さは、第２の面から第６の半導体領域３６までの長さよりも長い。Ｙ軸方向（第２の方向）における第６の半導体領域３６の長さは、ボディ領域２８の長さよりも短いことが望ましい。さらに、Ｙ軸方向における第６の半導体領域３６の長さは、Ｙ軸方向におけるボディ領域２８の長さの半分よりも短い。それにより、第６の半導体領域３６は電流経路とは接触しないため、第６の半導体領域３６はオン抵抗を上昇させることなく、ｐ型のボディ領域２８と、ボディ領域２８近傍にあるｎ型の半導体領域（ドリフト領域２６、第５の半導体領域３２）のｐｎ接合の周辺にある空乏層を変形させることが可能である。すなわち、第６の半導体領域３６が設けられていない場合の空乏層と比較して、空乏層が炭化珪素層１０の第２の面側に伸長する。そのため、ドリフト領域２６の電流経路の一部に電界が集中することを防ぐことができる。また、第６の半導体領域３６はドリフト領域２６の電流経路から離れた位置にある。そのため、第６の半導体領域２４は電流経路に接触しないため、オン抵抗を上昇させない。
第６の半導体領域３６は、例えば、リン（Ｐ）をｎ型不純物として含む。第６の半導体領域３６のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも低い。第６の半導体領域３６のｎ型不純物の不純物濃度は、１×１０１３ｃｍ－３以上８×１０１５ｃｍ－３以下である。１×１０１３ｃｍ－３以上５×１０１４ｃｍ－３以下であることが更に好ましい。また、第６の半導体領域３６のｎ型不純物の不純物濃度が高すぎると、耐圧が低下するおそれがある。第６の半導体領域３６のｎ型不純物の不純物濃度が低すぎると、第６の半導体領域３６が電流経路に接触した場合、オン抵抗が上がってしまう。
第６の半導体領域３６の深さは、例えば、１μｍ以上９μｍ以下である。
ｎ型の高濃度領域（第７の半導体領域）３８は、第６の半導体領域３６と第２の面の間に設けられる。第７の半導体領域３８は、Ｚ軸方向において、第６の半導体領域３６とドリフト領域２６の間に設けられる。
Ｚ軸方向（第１の方向）における第７の半導体領域３８の長さは、Ｚ軸方向における第６の半導体領域３６の長さよりも短いことが望ましい。Ｙ軸方向（第２の方向）における第７の半導体領域３８の長さは、Ｙ軸方向における第６の半導体領域３６の長さ以上であることが望ましい。
第７の半導体領域３８のｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも高い。第７の半導体領域３８のｎ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。典型的には、例えば、１×１０１７ｃｍ－３である。
第７の半導体領域３８がある位置は電流経路に接触しやすい。そのため、この位置には第６の半導体領域３６を位置させずに、ドリフト領域２６よりもｎ型の不純物濃度が高い第７の半導体領域３８を位置させる。さらに、第７の半導体領域３８を上記のサイズにすることにより、第７の半導体領域３８が電流経路に接触したとしても、オン抵抗の上昇を抑制することが可能である。
以上、本実施形態のＭＯＳＦＥＴ４００によれば、第１の実施形態同様、短絡耐量が向上する。さらに、オン抵抗を低くすることが可能である。
（第５の実施形態）
本実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図５は、本実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。
（第６の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図６は、本実施形態の車両の模式図である。本実施形態の車両１１００は、鉄道車両である。車両１１００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１１００の特性が向上する。
（第７の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図７は、本実施形態の車両の模式図である。本実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１２００の車輪９０が回転する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１２００の特性が向上する。
（第８の実施形態）
本実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図８は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１３００の特性が向上する。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、第６ないし第８の実施形態においては、第１の実施形態の半導体装置を備える場合を例に説明したが、第１ないし第４の実施形態の半導体装置を適用することも可能である。
また、第６ないし第８の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、説明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０ 炭化珪素層
１２ ソース電極
１４ ドレイン電極
１６ ゲート絶縁層
１８ ゲート電極
２４ 低濃度領域（第６の半導体領域）
２５ 低濃度領域（第７の半導体領域）
２６ ドリフト領域（第１の半導体領域）
２７ 高濃度領域（第８の半導体領域）
２８ ボディ領域（第３の半導体領域）
２９ 高濃度領域（第９の半導体領域）
３０ ソース領域（第４の半導体領域）
３２ 第５の半導体領域
３３ 高濃度領域（第７の半導体領域）
３４ ドレイン領域（第２の半導体領域）
３６ 低濃度領域（第６の半導体領域）
３８ 高濃度領域（第７の半導体領域）
９０ 車輪
１４０ モーター
１５０ インバータ回路
１５０ａ、１５０ｂ、１５０ｃ 半導体モジュール
１００、２００、３００、４００ ＭＯＳＦＥＴ（半導体装置）
６１０ かご
６１２ カウンターウエイト
６１４ ワイヤロープ
６１６ 巻上機
１１００ 車両
１２００ 車両
１３００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面

Claims (20)

  1. 第１の面と第２の面とを有する炭化珪素層と、
    前記第１の面に接するソース電極と、
    前記第２の面に接するドレイン電極と、
    前記ソース電極と前記炭化珪素層の間に位置するゲート電極と、
    前記ゲート電極と前記第１の面との間に位置するゲート絶縁層と、を備え、
    前記炭化珪素層は、
    ｎ型の第１の半導体領域と、
    前記第１の半導体領域と前記ドレイン電極の間に位置するｎ型の第２の半導体領域と、
    前記第１の半導体領域と前記第１の面との間に位置するｐ型の第３の半導体領域と、
    前記第３の半導体領域と前記第１の面との間に位置し、前記ソース電極と接するｎ型の第４の半導体領域と、
    前記第１の半導体領域と前記ゲート電極との間に位置し、前記第３の半導体領域の隣に位置し、前記第１の半導体領域よりもｎ型不純物濃度が高いｎ型の第５の半導体領域と、
    前記第１の半導体領域と前記第３の半導体領域との間に位置し、前記第１の半導体領域よりもｎ型の不純物濃度が低いｎ型の第６の半導体領域と、
    前記第６の半導体領域と前記第１の半導体領域との間に位置し、前記第６の半導体領域と接し、前記第２の面から前記第１の面に向かう第１の方向と交わる第２の方向における前記第６の半導体領域の長さよりも、前記第２の方向における長さが短く、かつ前記第１の半導体領域よりもｎ型の不純物濃度が低いｎ型の第７の半導体領域と、
    を含む、半導体装置。
  2. 前記第２の面と前記第６の半導体領域との距離は、前記第２の面と前記第５の半導体領域との距離よりも小さい請求項１に記載の半導体装置。
  3. 前記第２の面と前記第７の半導体領域との距離は、前記第２の面と前記第６の半導体領域との距離よりも小さい請求項１または請求項２に記載の半導体装置。
  4. 前記第２の方向において、前記第４の半導体領域の長さは前記第３の半導体領域の長さよりも短く、前記第３の半導体領域は前記第４の半導体領域と前記第５の半導体領域の間に位置する請求項１ないし請求項３のいずれか１項に記載の半導体装置。
  5. 前記第２の方向において、前記第６の半導体領域の長さは、前記第３の半導体領域の長さよりも短い請求項１ないし請求項４のいずれか１項に記載の半導体装置。
  6. 前記第１の方向における前記第６の半導体領域の長さは、前記第２の面から前記第６の半導体領域までの長さよりも短く、前記第２の方向における前記第６の半導体領域の長さは、前記第２の方向における前記第３の半導体領域の長さの半分よりも長い請求項１ないし請求項５のいずれか１項に記載の半導体装置。
  7. 前記第１の方向における前記第７の半導体領域の長さは、前記第２の面から前記第７の半導体領域までの長さよりも長く、前記第２の方向における前記第７の半導体領域の長さは、前記第２の方向における前記第３の半導体領域の長さの半分よりも短い請求項１ないし請求項６のいずれか１項に記載の半導体装置。
  8. 前記第６の半導体領域および前記第７の半導体領域のｎ型不純物の濃度は、１×１０１３ｃｍ－３以上８×１０１５ｃｍ－３以下である請求項１ないし請求項７のいずれか１項に記載の半導体装置。
  9. 前記第１の方向において、前記第６の半導体領域と前記第１の半導体領域との間に位置するｎ型の第８の半導体領域と、
    前記第１の方向において、前記第７の半導体領域と前記第１の半導体領域との間に位置するｎ型の第９の半導体領域と、
    をさらに備える請求項１ないし請求項８のいずれか１項に記載の半導体装置。
  10. 前記第１の方向における前記第８の半導体領域の長さは、前記第１の方向における前記第６の半導体領域の長さよりも短く、前記第２の方向における、前記第８の半導体領域の長さと前記第７の半導体領域の長さを合わせた長さは前記第２の方向における前記第６の半導体領域の長さ以上である請求項９に記載の半導体装置。
  11. 前記第１の方向における前記第９の半導体領域の長さは、前記第１の方向における前記第７の半導体領域の長さよりも短く、前記第２の方向における前記第９の半導体領域の長さは前記第２の方向における前記第７の半導体領域の長さ以上である請求項９または請求項１０に記載の半導体装置。
  12. 前記第８の半導体領域および前記第９の半導体領域のｎ型の不純物の濃度は、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である請求項９ないし請求項１１のいずれか１項に記載の半導体装置。
  13. 第１の面と第２の面とを有する炭化珪素層と、
    前記第１の面に接するソース電極と、
    前記第２の面に接するドレイン電極と、
    前記ソース電極と前記ドレイン電極の間に位置するゲート電極と
    前記ゲート電極と前記第１の面との間に位置するゲート絶縁層と、を備え、
    前記炭化珪素層は、
    ｎ型の第１の半導体領域と、
    前記第１の半導体領域と前記ドレイン電極の間に位置するｎ型の第２の半導体領域と、
    前記第１の半導体領域と前記第１の面との間に位置するｐ型の第３の半導体領域と、
    前記第３の半導体領域と前記第１の面との間に位置し、前記ソース電極と接するｎ型の第４の半導体領域と、
    前記第１の半導体領域と前記ゲート電極との間に位置し、前記第３の半導体領域の隣に位置し、前記第１の半導体領域よりもｎ型不純物濃度が高いｎ型の第５の半導体領域と、
    前記第１の半導体領域と前記第３の半導体領域との間に位置し、前記第２の面から前記第１の面に向かう第１の方向と交わる第２の方向における前記第３の半導体領域の長さよりも、前記第２の方向における長さが短く、かつ前記第１の半導体領域よりもｎ型の不純物濃度が低いｎ型の第６の半導体領域と、
    前記第１の半導体領域と前記第６の半導体領域との間に位置し、前記第１の半導体領域よりもｎ型の不純物濃度が高いｎ型の第７の半導体領域と、
    を含み、
    前記第１の方向における前記第６の半導体領域の長さは、前記第２の面から前記第６の半導体領域までの長さよりも短く、前記第２の方向における前記第６の半導体領域の長さは、前記第２の方向における前記第３の半導体領域の長さの半分よりも長い半導体装置。
  14. 第１の面と第２の面とを有する炭化珪素層と、
    前記第１の面に接するソース電極と、
    前記第２の面に接するドレイン電極と、
    前記ソース電極と前記ドレイン電極の間に位置するゲート電極と
    前記ゲート電極と前記第１の面との間に位置するゲート絶縁層と、を備え、
    前記炭化珪素層は、
    ｎ型の第１の半導体領域と、
    前記第１の半導体領域と前記ドレイン電極の間に位置するｎ型の第２の半導体領域と、
    前記第１の半導体領域と前記第１の面との間に位置するｐ型の第３の半導体領域と、
    前記第３の半導体領域と前記第１の面との間に位置し、前記ソース電極と接するｎ型の第４の半導体領域と、
    前記第１の半導体領域と前記ゲート電極との間に位置し、前記第３の半導体領域の隣に位置し、前記第１の半導体領域よりもｎ型不純物濃度が高いｎ型の第５の半導体領域と、
    前記第１の半導体領域と前記第３の半導体領域との間に位置し、前記第２の面から前記第１の面に向かう第１の方向と交わる第２の方向における前記第３の半導体領域の長さよりも、前記第２の方向における長さが短く、かつ前記第１の半導体領域よりもｎ型の不純物濃度が低いｎ型の第６の半導体領域と、
    前記第１の半導体領域と前記第６の半導体領域との間に位置し、前記第１の半導体領域よりもｎ型の不純物濃度が高いｎ型の第７の半導体領域と、
    を含み、
    前記第１の方向における前記第６の半導体領域の長さは、前記第２の面から前記第６の半導体領域までの長さよりも長く、前記第２の方向における前記第６の半導体領域の長さは、前記第２の方向における前記第３の半導体領域の長さの半分よりも短い半導体装置。
  15. 第１の面と第２の面とを有する炭化珪素層と、
    前記第１の面に接するソース電極と、
    前記第２の面に接するドレイン電極と、
    前記ソース電極と前記ドレイン電極の間に位置するゲート電極と
    前記ゲート電極と前記第１の面との間に位置するゲート絶縁層と、を備え、
    前記炭化珪素層は、
    ｎ型の第１の半導体領域と、
    前記第１の半導体領域と前記ドレイン電極の間に位置するｎ型の第２の半導体領域と、
    前記第１の半導体領域と前記第１の面との間に位置するｐ型の第３の半導体領域と、
    前記第３の半導体領域と前記第１の面との間に位置し、前記ソース電極と接するｎ型の第４の半導体領域と、
    前記第１の半導体領域と前記ゲート電極との間に位置し、前記第３の半導体領域の隣に位置し、前記第１の半導体領域よりもｎ型不純物濃度が高いｎ型の第５の半導体領域と、
    前記第１の半導体領域と前記第３の半導体領域との間に位置し、前記第２の面から前記第１の面に向かう第１の方向と交わる第２の方向における前記第３の半導体領域の長さよりも、前記第２の方向における長さが短く、かつ前記第１の半導体領域よりもｎ型の不純物濃度が低いｎ型の第６の半導体領域と、
    前記第１の半導体領域と前記第６の半導体領域との間に位置し、前記第１の半導体領域よりもｎ型の不純物濃度が高いｎ型の第７の半導体領域と、
    を含み、
    前記第１の方向における前記第７の半導体領域の長さは、前記第１の方向における前記第６の半導体領域の長さよりも短く、前記第２の方向における前記第７の半導体領域の長さは前記第２の方向における前記第６の半導体領域の長さ以上である半導体装置。
  16. 前記第７の半導体領域のｎ型の不純物の濃度は、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である請求項１３ないし請求項１５のいずれか１項に記載の半導体装置。
  17. 請求項１ないし請求項１６いずれか１項記載の半導体装置を備えるインバータ回路。
  18. 請求項１ないし請求項１６いずれか１項記載の半導体装置を備える駆動装置。
  19. 請求項１ないし請求項１６いずれか１項記載の半導体装置を備える車両。
  20. 請求項１ないし請求項１６いずれか１項記載の半導体装置を備える昇降機。
JP2018175276A 2018-09-19 2018-09-19 半導体装置、インバータ回路、駆動装置、車両、および昇降機 Active JP7023818B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018175276A JP7023818B2 (ja) 2018-09-19 2018-09-19 半導体装置、インバータ回路、駆動装置、車両、および昇降機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018175276A JP7023818B2 (ja) 2018-09-19 2018-09-19 半導体装置、インバータ回路、駆動装置、車両、および昇降機

Publications (2)

Publication Number Publication Date
JP2020047782A JP2020047782A (ja) 2020-03-26
JP7023818B2 true JP7023818B2 (ja) 2022-02-22

Family

ID=69901654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018175276A Active JP7023818B2 (ja) 2018-09-19 2018-09-19 半導体装置、インバータ回路、駆動装置、車両、および昇降機

Country Status (1)

Country Link
JP (1) JP7023818B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4333078A1 (en) 2021-12-17 2024-03-06 Fuji Electric Co., Ltd. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232355A (ja) 2009-03-26 2010-10-14 Toshiba Corp 半導体装置
JP2014146738A (ja) 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2018129420A (ja) 2017-02-09 2018-08-16 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232355A (ja) 2009-03-26 2010-10-14 Toshiba Corp 半導体装置
JP2014146738A (ja) 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2018129420A (ja) 2017-02-09 2018-08-16 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
JP2020047782A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
JP6871058B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2018014455A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10199466B1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6773629B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
JP6989537B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021027138A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6957536B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7077171B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022016286A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021044518A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2020017641A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021150503A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7458257B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271484B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7278902B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7023818B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、および昇降機
JP2019114585A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10084046B1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevating machine
JP7278913B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2022015728A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021093461A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6992021B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11764276B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230317844A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230299192A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210419

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20210618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R151 Written notification of patent or utility model registration

Ref document number: 7023818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151