JP2010232355A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010232355A
JP2010232355A JP2009077256A JP2009077256A JP2010232355A JP 2010232355 A JP2010232355 A JP 2010232355A JP 2009077256 A JP2009077256 A JP 2009077256A JP 2009077256 A JP2009077256 A JP 2009077256A JP 2010232355 A JP2010232355 A JP 2010232355A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
drift layer
drift
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009077256A
Other languages
English (en)
Inventor
Munehisa Yabusaki
宗久 薮崎
Wataru Saito
渉 齋藤
Shotaro Ono
昇太郎 小野
Hiroshi Ota
浩史 大田
Nana Hatano
菜名 羽田野
Yoshio Watanabe
美穂 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009077256A priority Critical patent/JP2010232355A/ja
Publication of JP2010232355A publication Critical patent/JP2010232355A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】パワーデバイスのオン抵抗及びスイッチング損出の低減化を図る。
【解決手段】パワーＭＯＳトランジスタ７０には、Ｎ＋基板１と、Ｎ＋基板１上にＮ＋基板１よりも濃度の低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４直下のＮドリフト層２表面に設けられ、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３と、Ｐベース層４の間のＮドリフト層２上に、Ｐベース層４とオーバーラップするようにゲート絶縁膜５を介して設けられるゲート電極６と、Ｐベース層４表面に、端部がゲート電極６とオーバーラップし、Ｎドリフト層２と離間して形成されるＮ＋ソース層７と、Ｐベース層４表面に、端部がＮ＋ソース層７と接するＰ＋コンタクト層８とが設けられる。
【選択図】 図１

Description

本発明は、半導体装置に関する。
パワーＭＯＳトランジスタなどのパワーデバイスでは、耐圧、オン抵抗、及びスイッチング損出が重要な特性項目である。パワーＭＯＳトランジスタのスイッチング損出を低減する方法として、Ｎ＋基板上にＮドリフト層とＮ−ドリフト層を設けるものが知られている（例えば、特許文献１参照。）。
特許文献１などに記載されるパワーＭＯＳトランジスタでは、Ｎ−ドリフト層が設けられることにより、パワーＭＯＳトランジスタのスイッチング損出を低減できるがゲート電極直下のＰベース層に挟まれた部分の濃度が低下して、ドリフト層に流れ込む径路の抵抗が大きくなるという問題点がある。
特開２００４−３１９８１５号公報
本発明は、オン抵抗及びスイッチング損出の低減化を達成することができる半導体装置を提供することにある。
本発明の一態様の半導体装置は、第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記第１の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、前記半導体ベース層直下の前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備することを特徴とする。
更に、本発明の他態様の半導体装置は、第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記半導体基板上に、前記第１の半導体ドリフト層に隣接配置され、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記第２の半導体ドリフト層表面に前記第１の半導体ドリフト層と接するように設けられる第２導電型の半導体ベース層と、前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備することを特徴とする。
本発明によれば、オン抵抗及びスイッチング損出の低減化を達成することができる半導体装置を提供することができる。
本発明の実施例１に係る半導体装置を示す断面図。 本発明の実施例１に係る半導体装置の不純物プロファイル、図２（ａ）は図１のＡ−Ａ線に沿う不純物プロファイル、図２（ｂ）は図１のＢ−Ｂ線に沿う不純物プロファイル。 本発明の実施例１に係る比較例の半導体装置を示す断面図。 本発明の実施例１に係る比較例の半導体装置の不純物プロファイル、図４（ａ）は図３のＣ−Ｃ線に沿う不純物プロファイル、図４（ｂ）は図３のＤ−Ｄ線に沿う不純物プロファイル。 本発明の実施例１に係る半導体装置の電流経路を示す断面図。 図５のＡＡ−ＡＡ線に沿う深さ方向に対する電界強度を示す図、図中実線（ａ）は本実施例の電界強度を示す図、図中破線は従来の電界強度を示す図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例２に係る半導体装置を示す断面図。 本発明の実施例３に係る半導体装置を示す断面図。 本発明の実施例４に係る半導体装置を示す断面図。 本発明の実施例５に係る半導体装置を示す断面図。 本発明の実施例６に係る半導体装置を示す断面図。 本発明の実施例７に係る半導体装置を示す断面図。 本発明の実施例７に係る半導体装置の不純物プロファイル、図１７（ａ）は図１６のＥ−Ｅ線に沿う不純物プロファイル、図１７（ｂ）は図１６のＦ−Ｆ線に沿う不純物プロファイル。 本発明の実施例８に係る半導体装置を示す断面図。 本発明の実施例９に係る半導体装置を示す断面図。 本発明の実施例１０に係る半導体装置を示す断面図。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係る半導体装置について、図面を参照して説明する。図１は半導体装置を示す断面図、図２は半導体装置の不純物プロファイル、図２（ａ）は図１のＡ−Ａ線に沿う不純物プロファイル、図２（ｂ）は図１のＢ−Ｂ線に沿う不純物プロファイル、図３は比較例の半導体装置の断面図、図４は比較例の半導体装置の不純物プロファイル、図４（ａ）は図３のＣ−Ｃ線に沿う不純物プロファイル、図４（ｂ）は図３のＤ−Ｄ線に沿う不純物プロファイルである。本実施例では、Ｐベース層直下にＮ−ドリフト層を設けている。
図１に示すように、パワーＭＯＳトランジスタ７０は、シリコンプレーナ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７０は、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２が設けられる。Ｎドリフト層２の第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３が設けられる。Ｐベース層４とＰベース層４の間には、Ｎドリフト層２が残置される。Ｐベース層４の第１主面（表面）には、端部がＮドリフト層２と離間するＮ＋ソース層７が選択的に設けられる。Ｐベース層４の第１主面（表面）には、端部がＮ＋ソース層７と接し、Ｎ＋ソース層７よりも深いＰ＋コンタクト層８が設けられる。
Ｐベース層４の間のＮドリフト層２上には、Ｐベース層４及びＮ＋ソース層７とオーバーラップするようにゲート絶縁膜５を介してゲート電極６が設けられる。ゲート絶縁膜５及びゲート電極６の側面及び上面には、絶縁膜９が設けられる。
Ｎ＋ソース層７、Ｐ＋コンタクト層８、及び絶縁膜９上には、Ｎ＋ソース層７及びＰ＋コンタクト層８と電気的に接続される第１の主電極としてのソース電極１０が設けられる。Ｎ＋基板１の第１主面（表面）と相対向する第２主面（裏面）上には、Ｎ＋基板１と電気的に接続される第２の主電極としてのドレイン電極１１が設けられる。
図２（ａ）に示すように、パワーＭＯＳトランジスタ７０のＮ＋ソース層７からＮ＋基板１方向では、表面濃度が例えば１×１０１９／ｃｍ３を有し、深さ方向に対して徐々に濃度が下がるＮ＋ソース層７が設けられる。Ｎ＋ソース層７直下には、ピーク濃度が例えば１×１０１７／ｃｍ３で、約ガウス分布を有するＰベース層４が設けられる。
Ｐベース層４直下には、Ｎ−ドリフト層３が設けられる。Ｎ−ドリフト層３直下には、Ｎドリフト層２が設けられる。ここで、Ｎドリフト層２及びＮ−ドリフト層３は、例えば深さ方向に対して一定な濃度を有する。Ｎドリフト層２直下には、深さ方向に対して一定な濃度の、例えば濃度が１×１０２０／ｃｍ３を有するＮ＋基板１が設けられる。
図２（ｂ）に示すように、パワーＭＯＳトランジスタ７０のゲート電極６直下には、Ｎドリフト層２が設けられる。Ｎドリフト層２直下には、Ｎ＋基板１が設けられる。
ここで、Ｎドリフト層２及びＮ−ドリフト層３は、パワーＭＯＳトランジスタ７０の耐圧の値によって適宜最適な濃度が設定され、また適宜最適な厚さが設定される。５００Ｖ系では、Ｎドリフト層２の濃度が例えば、４×１０１４／ｃｍ３に設定され、Ｎ−ドリフト層３の濃度がＮドリフト層２の濃度よりも例えば１桁から２桁低く設定される。Ｎドリフト層２とＮ−ドリフト層３との濃度差を大きくすることにより、パワーＭＯＳトランジスタ７０のスイッチング損出を低減化することができる。また、ゲート電極直下のＰベース層４の間には、Ｎドリフト層２が残置されているのでパワーＭＯＳトランジスタ７０のオン抵抗の上昇を抑制することができる。更に、Ｎ−ドリフト層３によって、後述するように耐圧が増加する。
図３に示すように、比較例のパワーＭＯＳトランジスタ８０では、Ｎドリフト層２の第１主面（表面）の全面にＮ−ドリフト層１２が設けられる。ゲート電極直下のＰベース層４の間では、Ｎ−ドリフト層１２によりＮドリフト層２が図中上下に分断されることとなる。なお、Ｎ−ドリフト層１２及びＮドリフト層２以外は、本実施例のパワーＭＯＳトランジスタ７０と同一構造を有するので説明を省略する。
図４（ａ）に示すように、比較例のパワーＭＯＳトランジスタ８０のＮ＋ソース層からＮ＋基板１方向では、本実施例のパワーＭＯＳトランジスタ７０と同一不純物プロファイルを有する。
図４（ｂ）に示すように、比較例のパワーＭＯＳトランジスタ８０のゲート電極６直下には、Ｎドリフト層２が設けられる。Ｎドリフト層２直下には、Ｎドリフト層２よりも１桁から２桁不純物濃度が低いＮ−ドリフト層１２が設けられる。Ｎ−ドリフト層１２直下には、Ｎドリフト層２が設けられる。Ｎドリフト層２直下には、Ｎ＋基板１が設けられる。
ここで、比較例のパワーＭＯＳトランジスタ８０では、Ｐベース層４直下には、Ｎ−ドリフト層１２が設けられているので、スイッチング損出を低減化することができる。更に、耐圧を増加させることが出来る。ところが、ゲート電極６直下のＮドリフト層２の下部にも、Ｎ−ドリフト層１２が設けられているので、比較例のパワーＭＯＳトランジスタ８０のオン抵抗が本実施例のパワーＭＯＳトランジスタ７０よりも上昇する。
次に、半導体装置の耐圧について、図５及び図６を参照して説明する。図５は半導体装置の電流径路を示す断面図、図６は図５のＡＡ−ＡＡ線に沿う深さ方向に対する電界強度を示す図、図中の実線（ａ）は本実施例の電界強度を示す図、図中の破線（ｂ）は従来の電界強度を示す図である。なお、従来のパワーＭＯＳトランジスタではＮ−ドリフト層が設けられていない。
図５に示すように、本実施例のパワーＭＯＳトランジスタ７０では、Ｐベース層４直下にＮ−ドリフト層３が設けられている。Ｎ−ドリフト層３は、Ｎ−ドリフト層３直下に設けられるＮドリフト層２よりも濃度を低減されている（Ｎ−ドリフト層３の濃度がＮドリフト層２の濃度よりも例えば１桁から２桁低く設定）。この結果、Ｎ−ドリフト層３の抵抗は、Ｎドリフト層２の抵抗よりも１桁から２桁高く設定される。
このとき、電流はソース側（図中上側）からドレイン側（図中下側）に広がりながら流れるために、Pベース層4直下は電流経路とはならないので、N-ドリフト層3が設けられることで、パワーMOSトランジスタ７０の動作時の抵抗は、ほとんど増加しない。
図６（ｂ）に示すように、従来のパワーＭＯＳトランジスタでは、Ｎ−ドリフト層３が設けられていないので、逆電圧印加時に、Ｐベース層４とＮドリフト層２の境界で一番電界強度が高く、ドレイン側（図中下側）方向で徐々に減少する。
一方、図６（ａ）に示すように、本実施例のパワーＭＯＳトランジスタ７０では、Ｎ−ドリフト層３は濃度が低いために、逆電圧印加時にＰベース層４とＮ−ドリフト層３の境界からＮ−ドリフト層３とＮドリフト層２の境界の間では、電界強度が増加せずに一定な電界強度が維持される。パワーＭＯＳトランジスタの耐圧は電界強度を積分した量に比例するので、パワーＭＯＳトランジスタ７０の耐圧は、電界強度が増加せずに一定な電界を有する領域分だけ増加することになる。この結果、従来のパワーＭＯＳトランジスタよりも耐圧を向上させることができる。
次に、半導体装置の製造方法について、図７乃至図１０を参照して説明する。図７乃至図１０は半導体装置の製造工程を示す断面図である。
図７に示すように、まず、Ｎ型不純物が均一に高濃度にドープされたシリコン基板であるＮ＋基板１上に、シリコンエピタキシャル成長法によりＮ型不純物がドープされたＮドリフト層２を形成する。ここで、エピタキシャル成長には、Ｎ＋基板１中の高濃度の不純物がオートドーピングしにくい比較的低温度の条件を用いるのが好ましい。Ｎドリフト層２形成後、Ｐベース層４が形成される領域のＮドリフト層２表面を選択的にエッチングして深溝３１を形成する。
深溝３１の形成は、例えばＲＩＥ（Reactive Ion Etching）法を用いる。その場合、Ｎドリフト層２に発生するダメージや表面汚染を除去する目的でＲＩＥ後処理が行われる。
次に、図８に示すように、シリコンエピタキシャル成長法により、深溝３１の部分にＮ型不純物がドープされたＮ−ドリフト層３を埋設する。Ｎ−ドリフト層３の形成は、Ｎドリフト層２上に絶縁膜を形成し、例えば、ＵＨＶ−ＣＶＤ法を用いて選択エピタキシャル成長（ＳＥＧ：Selective Epitaxial Growth）により形成する。その後、絶縁膜、Ｎドリフト層２、及びＮ−ドリフト層３を、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて研磨し、平坦化する。
ここでは、選択エピタキシャル成長法を用いてＮ−ドリフト層３を形成しているが、エピタキシャル成長法を用いて形成してもよい。或いは、Ｎドリフト層２に、加速電圧を可変させながらＰ型不純物をカウンタードープし、Ｎドリフト層２の濃度を低減化させてもよい。
続いて、図９に示すように、Ｎ−ドリフト層３表面にＰ型不純物がドープされたＰベース層４を形成する。ここでは、Ｐベース層４をイオン注入及び高温熱処理で形成しているが、Ｎ−ドリフト層３と同様にエピタキシャル成長法を用いて形成してもよい。その場合、例えばＮ−ドリフト層３及びＰベース層４を選択エピタキシャル成長法を用いて順次形成するのが好ましい。
Ｐベース層４形成後、ゲート絶縁膜５及びゲート電極６を選択的に積層形成する。このとき、Ｐベース層４の端部はゲート絶縁膜５及びゲート電極６とオーバーラップするように形成される。
そして、図１０に示すように、Ｐベース層４表面に、端部がゲート絶縁膜５及びゲート電極６とオーバーラップし、ゲート電極６直下のＮドリフト層２と離間するＮ型不純物がドープされるＮ＋ソース層７を形成する。Ｐベース層４表面に、端部がＮ＋ソース層７と接するＰ型不純物がドープされるＰ＋コンタクト層８が形成される。ここで、ゲート電極６直下のＰベース層４がパワーＭＯＳトランジスタ７０のチャネル領域となる。
次に、絶縁膜９、コンタクト、ソース電極１０、ドレイン電極１１、表面保護膜などを形成し、パワーＭＯＳトランジスタ７０が完成する。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上にＮ＋基板１よりも濃度の低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４直下のＮドリフト層２表面に設けられ、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３と、Ｐベース層４の間のＮドリフト層２上に、Ｐベース層４とオーバーラップするようにゲート絶縁膜５を介して設けられるゲート電極６と、Ｐベース層４表面に、端部がゲート電極６とオーバーラップし、Ｎドリフト層２と離間して形成されるＮ＋ソース層７と、Ｐベース層４表面に、端部がＮ＋ソース層７と接するＰ＋コンタクト層８とが設けられる。Ｎドリフト層２の濃度が４×１０１４／ｃｍ３に設定され、Ｎ−ドリフト層３の濃度がＮドリフト層２よりも１桁から２桁低く設定される。
このため、ドリフト層が傾斜分布になっており、パワーＭＯＳトランジスタ７０の内蔵ダイオードの逆回復過程の前半ではドリフト層濃度が低い部分で空乏層が伸びやすく電界が早く回復し、パワーＭＯＳトランジスタ７０の内蔵ダイオードの逆回復過程の後半ではドリフト層濃度が高い部分で空乏層が伸びにくく電荷が遅く回復する。したがって、パワーＭＯＳトランジスタ７０の内蔵ダイオードでのスイッチング損出を低減することができる。また、ゲート電極６直下の部分にはＮドリフト層２が残置され、Ｎ−ドリフト層３が形成されていないのでパワーＭＯＳトランジスタ７０のオン抵抗の上昇を抑制することができる。更に、Ｎ−ドリフト層３によって耐圧が増加する。この結果、オン抵抗とスイッチング損出が低減化され、且つ耐圧が増加されたパワーＭＯＳトランジスタ７０を提供することができる。
なお、本実施例では、シリコンパワーＭＯＳトランジスタに適用したが、必ずしもこれに限定されるものではない。ＳｉＣやＧａＮなどを用いたパワーデバイスに適用することができる。また、Nドリフト層２の濃度を深さ方向に対して一定にしているが、N＋基板１側のNドリフト層２の濃度を高く設定し、表面側方向に対して徐々にNドリフト層２の濃度を低下させてもよい。また、Ｎ−ドリフト層３の端部をＰベース層４の端部よりも内側にしてもよい。また、Ｎ−ドリフト層３を深さ方向に対して一定にしているが、深さ方向に対して一定ではなくピーク濃度を有するＮ−ドリフト層を１つ或いは深さ方向に複数個連結して設けてもよい。
次に、本発明の実施例２に係る半導体装置について、図面を参照して説明する。図１１は半導体装置を示す断面図である。本実施例では、Ｐ＋ガードリング層の周囲にＮ−層を設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１１に示すように、パワーＭＯＳトランジスタ７１は、シリコンプレーナ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７１の終端部では、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２が設けられる。Ｎドリフト層２の第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３が設けられる。
終端部のＰベース層４及びＮ−ドリフト層３のチップ端側には、Ｐベース層４及びＮ−ドリフト層３と離間するＮ−層５１がＮドリフト層２の第１主面（表面）に複数設けられる。Ｎ−層５１の第１主面（表面）には、Ｐ＋ガードリング層４１が設けられる。Ｐ＋ガードリング層４１の端部は、Ｎ−層５１の端部よりも内側に設けられる。Ｎ−層５１はＰ＋ガードリング層４１での電界を緩和し、パワーＭＯＳトランジスタ７１の終端部の耐圧を高める働きをする。
ここで、Ｎ−層５１は、Ｐ＋ガードリング層４１を取り囲むようにＰ＋ガードリング層４１の側面及び底面に設けているが、代わりにＰ＋ガードリング層４１直下に設けてもよい。Ｎ−層５１の底部は、Ｎ−ドリフト層３の底部よりも表面側に浅く設けるのが好ましい。Ｎ−層５１の不純物濃度はＰ＋ガードリング層４１の不純物濃度よりも、例えば２桁以上低濃度に設定するのが好ましい。また、Ｎ−層５１の不純物濃度はＮ−ドリフト層３の不純物濃度と同等レベル或いは若干高濃度（例えば１桁以内）に設定するのが好ましい。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上にＮ＋基板１よりも濃度の低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４直下のＮドリフト層２表面に設けられ、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３と、Ｐベース層４及びＮ−ドリフト層３と離間し、Ｎドリフト層２表面に設けられるＮ−層５１と、Ｎ−層５１表面に設けられるＰ＋ガードリング層４１とが設けられる。
このため、実施例１の効果の他に、終端部の耐圧が向上したパワーＭＯＳトランジスタ７１を提供することができる。
次に、本発明の実施例３に係る半導体装置について、図面を参照して説明する。図１２は半導体装置を示す断面図である。本実施例では、Ｐリサーフ層の周囲にＮ−層を設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１２に示すように、パワーＭＯＳトランジスタ７２は、シリコンプレーナ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７２の終端部では、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２が設けられる。Ｎドリフト層２の第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３が設けられる。Ｎ−ドリフト層３の端部は、Ｎドリフト層２の端部よりも内側（図中右側）に設けられる。
終端部のＰベース層４のチップ端側には、Ｐベース層４と接するＮ−層５２及びＰリサーフ層４２が設けられる。Ｎ−層５２はＰリサーフ層４２を取り囲むように設けられる。Ｎ−層５２はＰリサーフ層４２での電界を緩和し、パワーＭＯＳトランジスタ７２の終端部の耐圧を高める働きをする。
ここで、Ｎ−層５２は、Ｐリサーフ層４２を取り囲むようにＰリサーフ層４２の側面及び底面に設けているが、代わりにＰリサーフ層４２直下に設けてもよい。Ｎ−層５２の底部は、Ｎ−ドリフト層３の底部よりも表面側に浅く設けるのが好ましい。Ｎ−層５２の不純物濃度はＰリサーフ層４２の不純物濃度よりも、例えば１桁から２桁以上低濃度に設定するのが好ましい。Ｎ−層５２とＮ−ドリフト層３を離間して形成しているが、接してもよい。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上にＮ＋基板１よりも濃度の低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４直下のＮドリフト層２表面に設けられ、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３と、Ｐベース層４と接するＰリサーフ層４２と、Ｐリサーフ層４２を取り囲むように設けられるＮ−層５２とが設けられる。
このため、実施例１の効果の他に、終端部の耐圧が向上したパワーＭＯＳトランジスタ７２を提供することができる。
次に、本発明の実施例４に係る半導体装置について、図面を参照して説明する。図１３は半導体装置を示す断面図である。本実施例では、Ｐベース層の終端部にＰベース層と接するＮ−層を設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１３に示すように、パワーＭＯＳトランジスタ７３は、シリコンプレーナ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７３の終端部では、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２が設けられる。Ｎドリフト層２の第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３が設けられる。Ｎ−ドリフト層３の端部は、Ｎドリフト層２の端部よりも内側（図中右側）に設けられる。
終端部のＰベース層４のチップ端側には、Ｐベース層４と接するＮ−層５３がＮドリフト層２の第１主面（表面）に設けられる。Ｎ−層５３はパワーＭＯＳトランジスタ７３の終端部での電界を緩和し、終端部の耐圧を高める働きをする。
ここで、Ｎ−層５３の底部は、Ｎ−ドリフト層３の底部よりも表面側に浅く設けるのが好ましい。Ｎ−層５３の不純物濃度はＮ−ドリフト層３の不純物濃度と同等レベルに設定するのが好ましい。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上にＮ＋基板１よりも濃度の低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４直下のＮドリフト層２表面に設けられ、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３と、Ｐベース層４と接し、Ｎドリフト層２の第１主面（表面）に設けられるＮ−層５３とが設けられる。
このため、実施例１の効果の他に、終端部の耐圧が向上したパワーＭＯＳトランジスタ７３を提供することができる。
次に、本発明の実施例５に係る半導体装置について、図面を参照して説明する。図１４は半導体装置を示す断面図である。本実施例では、Ｎドリフト層及びＮ−ドリフト層の構造を変更している。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１４に示すように、パワーＭＯＳトランジスタ７４は、シリコンプレーナ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７４は、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２ａとＮ−ドリフト層３ａが設けられる。Ｎ−ドリフト層３ａの第１主面（表面）には、端部がＮドリフト層２ａと接するＰベース層４が選択的に設けられる。Ｎドリフト層２ａ及びＮ−ドリフト層３ａは、深さ方向において濃度が一定に設定される。Ｎ−ドリフト層３ａの濃度は、例えばＮドリフト層２ａの濃度よりも１桁から２桁低く設定される。Ｎドリフト層２ａ及びＮ−ドリフト層３ａは、例えばエピタキシャル成長法を用いて形成される。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上にＮ＋基板１よりも濃度の低いＮドリフト層２aと、Ｎ＋基板１上に設けられ、Ｎドリフト層２aと接しＮドリフト層２aよりも濃度の低いＮ−ドリフト層３aと、Ｎ−ドリフト層３a表面に設けられ、端部がＮドリフト層２aと接するＰベース層４と、Ｐベース層４の間のＮドリフト層２上に、Ｐベース層４とオーバーラップするようにゲート絶縁膜５を介して設けられるゲート電極６と、Ｐベース層４表面に、端部がゲート電極６とオーバーラップし、Ｎドリフト層２と離間して形成されるＮ＋ソース層７と、Ｐベース層４表面に、端部がＮ＋ソース層７と接するＰ＋コンタクト層８とが設けられる。
このため、ドリフト層濃度が低くなっており、パワーＭＯＳトランジスタ７４の内蔵ダイオードの逆回復過程では、空乏層が伸びやすく電界が早く回復する。したがって、パワーＭＯＳトランジスタ７４の内蔵ダイオードでのスイッチング損出を低減することができる。また、ゲート電極６直下の部分にはＮドリフト層２ａが残置され、Ｎ−ドリフト層３ａが形成されていないのでパワーＭＯＳトランジスタ７４のオン抵抗の上昇を抑制することができる。更に、Ｎ−ドリフト層３ａによって耐圧を増加させることが出来る。この結果、オン抵抗とスイッチング損出が低減化され、且つ耐圧が増加されたパワーＭＯＳトランジスタ７４を提供することができる。
なお、本実施例では、Ｐベース層４直下に、端部がＰベース層４の端部と接するＮ−ドリフト層３ａを設けているが、代わりにＰベース層４直下に、端部がＰベース層４の端部よりも内側のＮ−ドリフト層を設けてもよい。
次に、本発明の実施例６に係る半導体装置について、図面を参照して説明する。図１５は半導体装置を示す断面図である。本実施例では、Ｐベース層直下にｉ型ドリフト層を設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１５に示すように、パワーＭＯＳトランジスタ７５は、シリコンプレーナ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７５は、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２が設けられる。Ｎドリフト層２の第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、ｉ型ドリフト層２１が設けられる。Ｐベース層４とＰベース層４の間には、Ｎドリフト層２が残置される。ここで、ｉ型ドリフト層２１とは、Ｎ型及びＰ型不純物濃度が非常に低く、Ｎ型半導体層及びＰ型半導体層ではないものをいう。ｉ型ドリフト層２１は、例えば１０４Ωｃｍ以上の高抵抗の半導体層である。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上にＮ＋基板１よりも濃度の低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４直下のＮドリフト層２表面に設けられるｉ型ドリフト層２１と、Ｐベース層４の間のＮドリフト層２上に、Ｐベース層４とオーバーラップするようにゲート絶縁膜５を介して設けられるゲート電極６と、Ｐベース層４表面に、端部がゲート電極６とオーバーラップし、Ｎドリフト層２と離間して形成されるＮ＋ソース層７と、Ｐベース層４表面に、端部がＮ＋ソース層７と接するＰ＋コンタクト層８とが設けられる。このため、実施例１と同様な効果を有する。
次に、本発明の実施例７に係る半導体装置について、図面を参照して説明する。図１６は半導体装置を示す断面図、図１７は半導体装置の不純物プロファイル、図１７（ａ）は図１６のＥ−Ｅ線に沿う不純物プロファイル、図１７（ｂ）は図１６のＦ−Ｆ線に沿う不純物プロファイルである。本実施例では、ゲート電極直下のＰベース層の間にＮ＋層を設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１６に示すように、パワーＭＯＳトランジスタ７６は、シリコンプレーナ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７６は、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２が設けられる。Ｎドリフト層２の第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４の間のＮドリフト層２の第１主面（表面）には、Ｎ＋層２２が設けられる。Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、Ｎドリフト層２よりの不純物濃度が低いＮ−ドリフト層３が設けられる。Ｎ＋層２２上には、Ｐベース層４及びＮ＋ソース層７とオーバーラップするようにゲート絶縁膜５を介してゲート電極６が設けられる。
図１７（ａ）に示すように、パワーＭＯＳトランジスタ７６のＮ＋ソース層７からＮ＋基板１方向では、実施例１のパワーＭＯＳトランジスタ７０と同一不純物プロファイルを有している。この不純物プロファイルの設定により、パワーＭＯＳトランジスタ７６のスイッチング損出を低減化することができる。更に、耐圧を増加させることが出来る。
図１７（ｂ）に示すように、パワーＭＯＳトランジスタ７６のゲート電極６直下には、Ｎ＋層２２が設けられる。
ここで、Ｎ＋層２２は、深さ方向の不純物濃度が一定であり、Ｎドリフト層２よりも不純物濃度が高く設定され、例えばＰベース層４のピーク不純物濃度よりも高く設定される。この設定により、パワーＭＯＳトランジスタ７６のオン抵抗を実施例１のパワーＭＯＳトランジスタ７０よりも低減化することができる。なお、Ｎ＋層２２の濃度を一定に設定しているが、必ずしもこれに限定するものではない。深さ方向或いは横方向の濃度を適宜変更してもよい。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上にＮ＋基板１よりも濃度の低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４直下のＮドリフト層２表面に設けられ、Ｎドリフト層２よりも濃度の低いＮ−ドリフト層３と、Ｐベース層４の間のＮドリフト層２表面に設けられるＮ＋層２２と、Ｎ＋層２２上に、Ｐベース層４とオーバーラップするようにゲート絶縁膜５を介して設けられるゲート電極６と、Ｐベース層４表面に、端部がゲート電極６とオーバーラップし、Ｎ＋層２２と離間して形成されるＮ＋ソース層７と、Ｐベース層４表面に、端部がＮ＋ソース層７と接するＰ＋コンタクト層８とが設けられる。
このため、パワーＭＯＳトランジスタ７６の内蔵ダイオードでのスイッチング損出を低減することができる。更に、耐圧を増加さえることができる。また、ゲート電極６直下の部分にはＮ＋層２２が設けられているのでパワーＭＯＳトランジスタ７６のオン抵抗を実施例１よりも低減することができる。この結果、オン抵抗とスイッチング損出が低減化され、且つ耐圧が増加されたパワーＭＯＳトランジスタ７６を提供することができる。
なお、本実施例では、ゲート電極６直下のＰベース層４の間にＮ＋層２２を設けているが、代わりに、ゲート電極６直下のＰベース層４及びＮ−ドリフト層３の間の領域と、Ｎ−ドリフト層３直下の領域とにＮ＋層２２を設けてもよい。また、Ｎ−ドリフト層３の端部をＰベース層４の端部よりも内側に設けてもよい。
次に、本発明の実施例８に係る半導体装置について、図面を参照して説明する。図１８は半導体装置を示す断面図である。本実施例ではトレンチパワーＭＯＳトランジスタのＰベース直下に、トレンチゲートと離間してＮ−ドリフト層を設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１８に示すように、パワーＭＯＳトランジスタ７７は、シリコントレンチ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７７は、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２が設けられる。Ｎドリフト層２の第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４とＰベース層４の間には、Ｐベース層４を貫通し、Ｎドリフト層２に達するように深溝３２が設けられる。深溝３２の内側にはゲート絶縁膜５ｂが設けられ、ゲート絶縁膜５ｂの内側にはゲート電極６ｂが埋設される。
Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、Ｎドリフト層２よりの不純物濃度が低く、深溝３２と離間するＮ−ドリフト層３ｂが設けられる。Ｐベース層４の第１主面（表面）には、深溝３２と接するＮ＋ソース層７が選択的に設けられる。Ｐベース層４の第１主面（表面）には、端部がＮ＋ソース層７と接するＰ＋コンタクト層８が設けられる。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上に設けられ、Ｎ＋基板１よりも不純物濃度が低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４を貫通してＮドリフト層２に達する深溝３２の内側面に設けられるゲート絶縁膜５ｂと、ゲート絶縁膜５ｂと接し、深溝３２に埋設されるゲート電極６ｂと、Ｐベース層４直下のＮドリフト層２表面に、深溝３２と離間して形成され、Ｎドリフト層２よりも不純物濃度が低いＮ−ドリフト層３ｂと、Ｐベース層４表面に、深溝３２と接するＮ＋ソース層７と、Ｐベース層４表面に、Ｎ＋ソース層７と接するＰ＋コンタクト層８とを有する。
このため、パワーＭＯＳトランジスタ７７の内蔵ダイオードでのスイッチング損出を低減することができる。更に、耐圧を増加さえることができる。また、深溝３２の側面のＰベース層４直下の領域にはＮドリフト層２が残置され、Ｎ−ドリフト層３ｂが形成されていないのでパワーＭＯＳトランジスタ７７のオン抵抗の上昇を抑制することができる。この結果、オン抵抗とスイッチング損失が低減化され、且つ耐圧が増加されたパワーＭＯＳトランジスタ７７を提供することができる。
なお、本実施例では、Nドリフト層２の濃度を深さ方向に対して一定にしているが、N＋基板１側のNドリフト層２の濃度を高く設定し、表面側方向に対して徐々にNドリフト層２の濃度を低下させてもよい。
次に、本発明の実施例６に係る半導体装置について、図面を参照して説明する。図１９は半導体装置を示す断面図である。本実施例では、Ｎドリフト層及びＮ−ドリフト層の構造を変更している。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１９に示すように、パワーＭＯＳトランジスタ７８は、シリコントレンチ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７８は、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２ｃ及びＮ−ドリフト層３ｃが設けられる。Ｎ−ドリフト層３ｃ及びＮドリフト層２ｃの第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４とＰベース層４の間には、Ｐベース層４を貫通し、Ｎドリフト層２ｃに達し、Ｎ−ドリフト層３ｃと離間する深溝３２が設けられる。深溝３２の内側にはゲート絶縁膜５ｂが設けられ、ゲート絶縁膜５ｂの内側にはゲート電極６ｂが埋設される。
Ｐベース層４の第１主面（表面）には、深溝３２と接するＮ＋ソース層７が選択的に設けられる。Ｐベース層４の第１主面（表面）には、端部がＮ＋ソース層７と接するＰ＋コンタクト層８が設けられる。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上に設けられ、Ｎ＋基板１よりも不純物濃度が低いＮドリフト層２ｃと、Ｎ＋基板１上に設けられ、Ｎドリフト層２ｃと接し、Ｎドリフト層２ｃよりも不純物濃度が低いＮ−ドリフト層３ｃと、Ｎドリフト層２ｃ及びＮ−ドリフト層３ｃ表面に設けられるＰベース層４と、Ｐベース層４を貫通してＮドリフト層２ｃに達する深溝３２の内側面に設けられるゲート絶縁膜５ｂと、ゲート絶縁膜５ｂと接し、深溝３２に埋設されるゲート電極６ｂと、Ｐベース層４表面に、深溝３２と接するＮ＋ソース層７と、Ｐベース層４表面に、Ｎ＋ソース層７と接するＰ＋コンタクト層８とを有する。
このため、パワーＭＯＳトランジスタ７８の内蔵ダイオードでのスイッチング損出を低減することができる。且つ、耐圧を増加させることができる。また、深溝３２の側面のＰベース層４直下の領域にはＮドリフト層２ｃが残置され、Ｎ−ドリフト層３ｃが形成されていないのでパワーＭＯＳトランジスタ７８のオン抵抗の上昇を抑制することができる。この結果、オン抵抗とスイッチング損出が低減化され、且つ耐圧が増加されたパワーＭＯＳトランジスタ７８を提供することができる。
次に、本発明の実施例１０に係る半導体装置について、図面を参照して説明する。図２０は半導体装置を示す断面図である。本実施例では、Ｐ型ベース層直下のトレンチゲートと接する部分にＮ＋層を設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図２０に示すように、パワーＭＯＳトランジスタ７９は、シリコントレンチ型パワーＭＯＳＦＥＴである。
パワーＭＯＳトランジスタ７９は、Ｎ＋基板１の第１主面（表面）上にＮドリフト層２が設けられる。Ｎドリフト層２の第１主面（表面）には、Ｐベース層４が選択的に設けられる。Ｐベース層４とＰベース層４の間には、Ｐベース層４を貫通し、Ｎドリフト層２に達するように深溝３２が設けられる。深溝３２の内側にはゲート絶縁膜５ｂが設けられ、ゲート絶縁膜５ｂの内側にはゲート電極６ｂが埋設される。
Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、深溝３２と接するＮ＋層２３が設けられる。Ｐベース層４直下のＮドリフト層２の第１主面（表面）には、Ｎドリフト層２よりも不純物濃度が低く、端部がＮ＋層２３と接するＮ−ドリフト層３ｂが設けられる。Ｐベース層４の第１主面（表面）には、深溝３２と接するＮ＋ソース層７が選択的に設けられる。Ｐベース層４の第１主面（表面）には、端部がＮ＋ソース層７と接するＰ＋コンタクト層８が設けられる。
ここでは、Ｎ＋層２３とＮ−ドリフト層３ｂの深さを約同一に設定しているが、必ずしもこれに限定されるものではない。例えば、Ｎ＋層２３を深溝２３よりも深く設定してもよい。
上述したように、本実施例の半導体装置では、Ｎ＋基板１と、Ｎ＋基板１上に設けられ、Ｎ＋基板１よりも不純物濃度が低いＮドリフト層２と、Ｎドリフト層２表面に設けられるＰベース層４と、Ｐベース層４を貫通してＮドリフト層２に達する深溝３２の内側面に設けられるゲート絶縁膜５ｂと、ゲート絶縁膜５ｂと接し、深溝３２に埋設されるゲート電極６ｂと、Ｐベース層４直下のＮドリフト層２表面に、深溝３２と接するＮ＋層２３と、Ｐベース層４直下のＮドリフト層２表面に、Ｎ＋層２３に接し、Ｎドリフト層２よりも不純物濃度が低いＮ−ドリフト層３ｂと、Ｐベース層４表面に、深溝３２と接するＮ＋ソース層７と、Ｐベース層４表面に、Ｎ＋ソース層７と接するＰ＋コンタクト層８とを有する。
このため、パワーＭＯＳトランジスタ７９の内蔵ダイオードでのスイッチング損出を低減することができる。且つ、耐圧を増加させることができる。また、深溝３２の側面のＰベース層４直下の領域にはＮ＋層２３が設けられているのでパワーＭＯＳトランジスタ７９のオン抵抗を実施例５よりも低減することができる。この結果、オン抵抗とスイッチング損出が低減化され、且つ耐圧が増加されたパワーＭＯＳトランジスタ７９を提供することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
実施例では、パワーＭＯＳトランジスタに適用したが、ＩＧＢＴにも適用することができる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記第１の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、前記半導体ベース層直下の前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備し、第１の半導体ドリフト層は前記半導体基板側が前記ゲート電極側よりも不純物濃度が高い傾斜プロファイルを有する半導体装置。
（付記２） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記第１の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、前記半導体ベース層直下の前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備し、前記第２の半導体ドリフト層の端部が前記半導体ベース層の端部よりも内側に設けられる半導体装置。
（付記３） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記半導体基板上に、前記第１の半導体ドリフト層に隣接配置され、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記第１の半導体ドリフト層の前記第２の半導体ドリフト層に隣接する領域の表面、及び前記第２の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備する半導体装置。
（付記４） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記第１の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、前記半導体ベース層の間の前記第１の半導体ドリフト層表面に設けられ、前記半導体ベース層と接し、前記第１の半導体ドリフト層よりも不純物濃度が高い高濃度半導体層と、前記半導体ベース層直下の前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備する半導体装置。
（付記５） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が高い高濃度半導体層と、前記高濃度半導体層表面に設けられる第２導電型の半導体ベース層と、前記半導体ベース層直下の前記高濃度半導体層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記半導体ベース層の間の前記高濃度半導体層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記高濃度半導体層と離間して形成される第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備する半導体装置。
（付記６） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記半導体基板上に前記第１の半導体ドリフト層に隣接して形成され、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記第１及び第２の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、前記第１の半導体ドリフト層上の前記半導体ベース層を貫通して前記第１の半導体ドリフト層に達する深溝の内側面に設けられるゲート絶縁膜と、前記ゲート絶縁膜と接し、前記深溝に埋設されるゲート電極と、前記半導体ベース層表面に、前記深溝と接する第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備する半導体装置。
（付記７） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が高い高濃度半導体層と、前記第１の半導体ドリフト層表面に前記高濃度半導体層と接するように設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記高濃度半導体層及び前記第２の半導体ドリフト層上に設けられる第２導電型の半導体ベース層と、前記高濃度半導体層及び前記半導体ベース層を貫通して前記第１の半導体ドリフト層に達する深溝の内側面に設けられるゲート絶縁膜と、前記ゲート絶縁膜と接し、前記深溝に埋設されるゲート電極と、前記半導体ベース層表面に、前記深溝と接する第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備する半導体装置。
（付記８） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が高い高濃度半導体層と、前記高濃度半導体層表面に設けられる第２導電型の半導体ベース層と、前記半導体ベース層を貫通して前記高濃度半導体層に達する深溝の内側面に設けられるゲート絶縁膜と、前記ゲート絶縁膜と接し、前記深溝に埋設されるゲート電極と、前記半導体ベース層直下の前記高濃度半導体層表面に、前記深溝と離間して形成され、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、前記半導体ベース層表面に、前記深溝と接する第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備する半導体装置。
（付記９） 第１導電型の半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、前記第１の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、前記半導体ベース層直下の前記第１の半導体ドリフト層表面に設けられるｉ型半導体層と、前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、前記半導体基板に電気的に接続される第１の主電極と、前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極とを具備する半導体装置。
（付記１０） 終端部の前記半導体ベース層と接し、終端部の前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体層と、前記第２の半導体層表面に設けられ、終端部の前記半導体ベース層と接する第２導電型のリサーフ層とを具備する付記１乃至９のいずれかに記載の半導体装置。
（付記１１） 終端部の前記半導体ベース層と接し、終端部の前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体層を具備する付記１乃至９のいずれかに記載の半導体装置。
１ Ｎ＋基板
２、２ａ、２ｃ Ｎドリフト層
３、３ａ、３ｂ、３ｃ、１２ Ｎ−ドリフト層
４ Ｐベース層
５、５ｂ ゲート絶縁膜
６、６ｂ ゲート電極
７ Ｎ＋ソース層
８ Ｐ＋コンタクト層
９ 絶縁膜
１０ ソース電極
１１ ドレイン電極
２１ ｉ型ドリフト層
２２、２３ Ｎ＋層
３１、３２ 深溝
４１ Ｐ＋ガードリング層
４２ Ｐリサーフ層
５１〜５３ Ｎ−層
７０〜８０ パワーＭＯＳトランジスタ

Claims (5)

  1. 第１導電型の半導体基板と、
    前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、
    前記第１の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、
    前記半導体ベース層直下の前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、
    前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、
    前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、
    前記半導体基板に電気的に接続される第１の主電極と、
    前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極と、
    を具備することを特徴とする半導体装置。
  2. 第１導電型の半導体基板と、
    前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、
    前記半導体基板上に、前記第１の半導体ドリフト層に隣接配置され、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、
    前記第２の半導体ドリフト層表面に前記第１の半導体ドリフト層と接するように設けられる第２導電型の半導体ベース層と、
    前記半導体ベース層の間の前記第１の半導体ドリフト層上に、前記半導体ベース層とオーバーラップするようにゲート絶縁膜を介して設けられるゲート電極と、
    前記半導体ベース層表面に、端部が前記ゲート電極とオーバーラップし、前記第１の半導体ドリフト層と離間して形成される第１導電型の第１の半導体層と、
    前記半導体基板に電気的に接続される第１の主電極と、
    前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極と、
    を具備することを特徴とする半導体装置。
  3. 第１導電型の半導体基板と、
    前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体ドリフト層と、
    前記第１の半導体ドリフト層表面に設けられる第２導電型の半導体ベース層と、
    前記半導体ベース層を貫通して前記第１の半導体ドリフト層に達する深溝の内側面に設けられるゲート絶縁膜と、
    前記ゲート絶縁膜と接し、前記深溝に埋設されるゲート電極と、
    前記半導体ベース層直下の前記第１の半導体ドリフト層表面に、前記深溝と離間して形成され、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第２の半導体ドリフト層と、
    前記半導体ベース層表面に、前記深溝と接する第１導電型の第１の半導体層と、
    前記半導体基板に電気的に接続される第１の主電極と、
    前記半導体ベース層と前記第１の半導体層と接するように設けられる第２の主電極と、
    を具備することを特徴とする半導体装置。
  4. 前記半導体ベース層表面に、前記第１の半導体層と接するように設けられ、前記半導体ベース層よりも不純物濃度が高い第２導電型の第２の半導体層を具備し、前記第２の半導体層は前記第２の主電極と接することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 終端部の前記半導体ベース層と離間し、終端部の前記第１の半導体ドリフト層表面に設けられ、前記第１の半導体ドリフト層よりも不純物濃度が低い第１導電型の第３の半導体層と、前記第３の半導体層表面に設けられる第２導電型のガードリング層とを具備することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
JP2009077256A 2009-03-26 2009-03-26 半導体装置 Pending JP2010232355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009077256A JP2010232355A (ja) 2009-03-26 2009-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077256A JP2010232355A (ja) 2009-03-26 2009-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2010232355A true JP2010232355A (ja) 2010-10-14

Family

ID=43047920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009077256A Pending JP2010232355A (ja) 2009-03-26 2009-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2010232355A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063529A1 (ja) * 2010-11-08 2012-05-18 住友電気工業株式会社 半導体装置およびその製造方法
JP5642191B2 (ja) * 2010-11-08 2014-12-17 株式会社 日立パワーデバイス 半導体装置
JP2016143788A (ja) * 2015-02-03 2016-08-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2018060985A (ja) * 2016-10-07 2018-04-12 トヨタ自動車株式会社 半導体装置
JP2019145633A (ja) * 2018-02-20 2019-08-29 株式会社東芝 半導体装置
CN110310995A (zh) * 2018-03-27 2019-10-08 丰田自动车株式会社 半导体装置和半导体装置的制造方法
JP2020047782A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、および昇降機
JP2020145341A (ja) * 2019-03-07 2020-09-10 三菱電機株式会社 半導体装置
CN112786680A (zh) * 2019-11-08 2021-05-11 株洲中车时代电气股份有限公司 一种碳化硅mosfet器件的元胞结构及功率半导体器件

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063529A1 (ja) * 2010-11-08 2012-05-18 住友電気工業株式会社 半導体装置およびその製造方法
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8890239B2 (en) 2010-11-08 2014-11-18 Sumitomo Electric Industries, Ltd. Semiconductor device and method for producing the same
JP5642191B2 (ja) * 2010-11-08 2014-12-17 株式会社 日立パワーデバイス 半導体装置
JP2016143788A (ja) * 2015-02-03 2016-08-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10256295B2 (en) 2016-10-07 2019-04-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN107919384A (zh) * 2016-10-07 2018-04-17 丰田自动车株式会社 半导体器件
KR20180038966A (ko) * 2016-10-07 2018-04-17 도요타지도샤가부시키가이샤 반도체 장치
JP2018060985A (ja) * 2016-10-07 2018-04-12 トヨタ自動車株式会社 半導体装置
KR102019768B1 (ko) * 2016-10-07 2019-09-09 도요타지도샤가부시키가이샤 반도체 장치
CN107919384B (zh) * 2016-10-07 2020-11-06 株式会社电装 半导体器件
JP2019145633A (ja) * 2018-02-20 2019-08-29 株式会社東芝 半導体装置
CN110310995A (zh) * 2018-03-27 2019-10-08 丰田自动车株式会社 半导体装置和半导体装置的制造方法
JP2020047782A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、および昇降機
JP7023818B2 (ja) 2018-09-19 2022-02-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、および昇降機
JP2020145341A (ja) * 2019-03-07 2020-09-10 三菱電機株式会社 半導体装置
JP7158317B2 (ja) 2019-03-07 2022-10-21 三菱電機株式会社 半導体装置
CN112786680A (zh) * 2019-11-08 2021-05-11 株洲中车时代电气股份有限公司 一种碳化硅mosfet器件的元胞结构及功率半导体器件

Similar Documents

Publication Publication Date Title
JP6048317B2 (ja) 炭化珪素半導体装置
JP5812029B2 (ja) 炭化珪素半導体装置およびその製造方法
US9041173B2 (en) Semiconductor device
JP2010232355A (ja) 半導体装置
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP5701913B2 (ja) 半導体装置
JP2008182054A (ja) 半導体装置
JP2006278826A (ja) 半導体素子及びその製造方法
US7482645B2 (en) Method and structure for making a top-side contact to a substrate
JP2008004643A (ja) 半導体装置
JP2007027266A (ja) 半導体素子及びその製造方法
JP2008124346A (ja) 電力用半導体素子
JP2011124464A (ja) 半導体装置及びその製造方法
JP2013058575A (ja) 半導体装置及びその製造方法
JP2010153622A (ja) 半導体素子
JP5807597B2 (ja) 半導体装置及び半導体装置の製造方法
JP7420485B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2017224719A (ja) 半導体装置
WO2017212773A1 (ja) 半導体装置および半導体装置の製造方法
JP2022180638A (ja) 半導体装置
JP2014078689A (ja) 電力用半導体装置、および、電力用半導体装置の製造方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
WO2017048541A1 (en) Lateral power mosfet with non-horizontal resurf structure
JP2014225693A (ja) 半導体装置およびその製造方法
JP2009105219A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205