JP2019145633A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019145633A
JP2019145633A JP2018027575A JP2018027575A JP2019145633A JP 2019145633 A JP2019145633 A JP 2019145633A JP 2018027575 A JP2018027575 A JP 2018027575A JP 2018027575 A JP2018027575 A JP 2018027575A JP 2019145633 A JP2019145633 A JP 2019145633A
Authority
JP
Japan
Prior art keywords
impurity concentration
trench
semiconductor device
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018027575A
Other languages
English (en)
Other versions
JP6873937B2 (ja
Inventor
博 松葉
Hiroshi Matsuba
博 松葉
洪 洪
Hung Hung
洪 洪
達也 西脇
Tatsuya Nishiwaki
達也 西脇
浩平 大麻
Kohei Oma
浩平 大麻
喜久夫 相田
Kikuo Aida
喜久夫 相田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018027575A priority Critical patent/JP6873937B2/ja
Priority to US16/120,109 priority patent/US10763352B2/en
Publication of JP2019145633A publication Critical patent/JP2019145633A/ja
Application granted granted Critical
Publication of JP6873937B2 publication Critical patent/JP6873937B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Abstract

【課題】 終端領域の耐圧を向上させることが可能な半導体装置を提供する。【解決手段】 半導体装置１０は、第１、第２の面１１ａ、１１ｂを有し、第２の面１１ｂ側から第１の面１１ａ側に向かう方向に不純物濃度分布を有する第１導電型の半導体層１１と、第１の面１１ａ側から半導体層１１の中に設けられた第２導電型の第１半導体領域１２と、第１の面１１ａ側から第１半導体領域１２の中に設けられた第１導電型の第２半導体領域１３と、第１の面１１ａ側から半導体層１１の中に設けられた第１トレンチ１４と、第１トレンチ１４内に第１半導体領域１２と対向するように第１絶縁膜１５を介して設けられた第１電極１６と、第１トレンチ１４内に第２絶縁膜１７を介して設けられた第２電極１８と、第１トレンチ１４を囲むように前記半導体層１１の中に設けられた第２トレンチ１９と、第２トレンチ１９内に第３絶縁膜２０を介して設けられた第３電極２１とを具備する。【選択図】 図１

Description

本発明の実施形態は、半導体装置に関する。
電力用半導体装置には、高い耐圧と低いオン抵抗の両立が求められているが、通常耐圧とオン抵抗とはトレードオフの関係にある。
トレンチゲートを有する電力用電界効果トランジスタ（パワーＭＯＳトランジスタ）では、トレンチ内にフィールドプレート電極を埋め込むとともに、電子が走行するドリフト領域においてトレンチの底部側から上部側に向かう方向に不純物濃度に分布を持たせたパワーＭＯＳトランジスタが知られている。
トレンチ型のフィールドプレート電極とドリフト領域の不純物濃度分布との組み合わせにより、ドリフト領域の電界分布をより均一化して、活性領域の耐圧とオン抵抗のトレードオフを向上させている。
然しながら、上述の不純物濃度分布と従来の終端構造を組み合わせた場合、終端領域のトレンチ長手方向には不純物濃度が一定であるため、活性領域と同様の電界分布が得られず、終端領域の耐圧が低下する問題がある。
特開２０１３−６９８６６号公報
本発明が解決しようとする課題は、終端領域の耐圧を向上させることが可能な半導体装置を提供することにある。
一つの実施形態によれば、半導体装置は、第１の面と、前記第１の面と反対側の第２の面とを有し、前記第２の面側から前記第１の面側に向かう方向に不純物濃度分布を有する第１導電型の半導体層と、前記第１の面側から前記半導体層の中に設けられた第２導電型の第１半導体領域と、前記第１の面側から前記第１半導体領域の中に設けられた第１導電型の第２半導体領域と、前記第１の面側から前記半導体層の中に設けられた第１トレンチと、前記第１トレンチ内に、前記第１半導体領域と対向するように、第１絶縁膜を介して設けられた第１電極と、前記第１トレンチ内に第２絶縁膜を介して設けられた第２電極と、前記第１トレンチを囲むように、前記第１の面側から前記半導体層の中に設けられた第２トレンチと、前記第２トレンチ内に第３絶縁膜を介して設けられた第３電極と、を具備する。
実施形態１に係る半導体装置を示す図。 実施形態１に係る半導体装置の不純物濃度分布と活性領域の電界分布を示す図。 実施形態１に係る半導体装置の終端領域の電界分布を示す図。 実施形態１に係る比較例の半導体装置の終端領域の電界分布を示す図。 実施形態１に係る半導体装置の製造工程を順に示す断面図。 実施形態１に係る半導体装置の製造工程を順に示す断面図。 実施形態２に係る半導体装置の不純物濃度分布と活性領域の電界分布を示す図。 実施形態２に係る半導体装置の別の不純物濃度分布を示す図。 実施形態３に係る半導体装置の不純物濃度分布と活性領域の電界分布を示す図。 実施形態３に係る半導体装置の終端領域の電界分布を示す図。 実施形態３に係る半導体装置の別の不純物濃度分布を示す図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−、ｎ−−、及び、ｐ＋、ｐ、ｐ−、ｐ−−の表記で、各導電型における不純物濃度の相対的な高低を表す場合がある。すなわち、ｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ−はｎよりもｎ型不純物濃度が相対的に低く、ｎ−−はｎ−よりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ−はｐよりもｐ型不純物濃度が相対的に低く、ｐ−−はｐ−よりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型、ｎ−−型を単にｎ型、ｐ＋型、ｐ−型、ｐ−−型を単にｐ型と記載する場合もある。
本明細書中、ｐ型不純物濃度とは正味（ｎｅｔ）のｐ型不純物濃度を意味する。正味のｐ型不純物濃度とは、半導体領域の実際のｐ型不純物濃度から実際のｎ型不純物濃度を差し引いた濃度である。同様に、本明細書中、ｎ型不純物濃度とは正味（ｎｅｔ）のｎ型不純物濃度を意味する。正味のｎ型不純物濃度とは、半導体領域の実際のｎ型不純物濃度から実際のｐ型不純物濃度を差し引いた濃度である。
（実施形態１）
本実施形態に係る半導体装置は、第１の面と、第１の面と反対側の第２の面とを有し、第２の面側から第１の面側に向かう方向に不純物濃度分布を有する第１導電型の半導体層と、第１の面側から前記半導体層の中に設けられた第２導電型の第１半導体領域と、第１の面側から第１半導体領域の中に設けられた第１導電型の第２半導体領域と、第１の面側から半導体層の中に設けられた第１トレンチと、第１トレンチ内に、第１半導体領域と対向するように、第１絶縁膜を介して設けられた第１電極と、第１トレンチ内に第２絶縁膜を介して設けられた第２電極と、第１トレンチを囲うように、第１の面側から半導体層の中に設けられた第２トレンチと、第２トレンチ内に第３絶縁膜を介して設けられた第３電極と、を具備する。
図１は本実施形態の半導体装置を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し、矢印方向に眺めた断面図である。
図２は半導体装置の不純物濃度分布と活性領域の電界分布を示す図で、図２（ａ）は図１（ｂ）と同じ図、図２（ｂ）は不純物濃度分布図、図２（ｃ）は電界分布図である。
図３は半導体装置の終端領域の電界分布を示す図で、図３（ａ）は活性領域と終端領域の境界付近の拡大平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ線に沿って切断し、矢印方向に眺めた断面図、図３（ｃ）は電界分布図である。
始めに、半導体装置の概要を説明する。
図１に示すように、本実施形態の半導体装置１０は、トレンチゲートとトレンチ内に埋め込まれたフィールドプレート電極とを有する縦型のパワーＭＯＳトランジスタである。
半導体装置１０は、活性領域１０ａと、活性領域１０ａを囲む終端領域１０ｂとを備えている。活性領域１０ａは、半導体装置１０のオン動作時に電流を流す領域として機能する。終端領域１０ｂは、半導体装置１０のオフ動作時に活性領域１０ａの端部に印加される電界を緩和し、半導体装置１０の耐圧を向上させる領域として機能する。
活性領域１０ａには、第１の方向（Ｘ方向）に延在する第１トレンチ１４が第１の方向に直交する第２の方向（Ｙ方向）に所定の間隔ｄ１で複数配置されている。第１トレンチ１４は、例えばストライプ状である。終端領域１０ｂには、複数の第１トレンチ１４を囲むように、第２トレンチ１９が配置されている。第２トレンチ１９は、例えば額縁状である。第１トレンチ１４と第２トレンチ１９との距離（Ｘ方向の間隔ｄｘおよびＹ方向の間隔ｄｙ）は、実質的に所定の間隔と同じとする（ｄ１＝ｄｘ＝ｄｙ）。
第１トレンチ１４は、両端部が活性領域１０ａを超えて終端領域１０ｂまで延在している。なお、図１（ａ）には、活性領域１０ａに６本の第１トレンチ１４が配置されている場合を示しているが、活性領域１０ａに配置される第１トレンチ１４の数には特に制限はない。
半導体装置１０には、第１の面１１ａと、第１の面１１ａと反対側の第２の面１１ｂとを有し、第２の面１１ｂ側から第１の面１１ａ側に向かう方向（Ｚ方向）に不純物濃度分布を有するｎ型（第１導電型）の半導体層１１が設けられている。
半導体層１１は半導体基板２２上に設けられ、第２の面１１ｂが半導体基板２２に接している。半導体基板２２にはドレイン電極（図示せず）が設けられている。半導体基板２２は、例えばシリコン基板である。
第１の面１１ａから半導体層１１の中にｐ型（第２導電型）のｐベース領域（第１半導体領域）１２が設けられている。第１の面１１ａからｐベース領域１２の中にｎ＋ソース領域（第２半導体領域）１３が設けられている。
第１トレンチ１４は、第１の面１１ａから半導体層１１の中に設けられている。第１トレンチ１４内に、ｐベース領域１２と対向するように、ゲート絶縁膜（第１絶縁膜）１５を介してゲート電極（第１電極）１６が設けられている。
更に、第１トレンチ１４内に、第１フィールドプレート絶縁膜（第２絶縁膜）１７を介して第１フィールドプレート電極（第２電極）１８が設けられている。
ここで、ゲート電極１６は、第１フィールドプレート絶縁膜１７及びゲート絶縁膜１５で周囲を覆われており、第１フィールドプレート電極１８とは物理的に離間している。
第２トレンチ１９は、第１トレンチ１４を囲うように、第１の面１１ａから半導体層１１の中に設けられている。第２トレンチ１９内に、第２フィールドプレート絶縁膜(第３絶縁膜）２０を介して第２フィールドプレート電極（第３電極）２１が設けられている。
ｐベース領域１２および第１フィールドプレート絶縁膜１７上に層間絶縁膜２３が設けられている。層間絶縁膜２３上にソース電極２４が設けられている。ソース電極２４は、層間絶縁膜２３に設けられた開口を通してｎ＋ソース領域１３の側面およびｐベース領域１２に接続されている。ソース電極２４に第１フィールドプレート電極１８が接続されていてもよい。
なお、第２トレンチ１９と隣り合う第１トレンチ１４との間に、ｐベース領域１２が設けられない場合もある。
次に、半導体装置の活性領域における耐圧について説明する。
図２（ｂ）に示すように、半導体層１１は、第２の面１１ｂ側から第１の面１１ａ側に向かう方向（Ｚ方向）に、順に第１不純物濃度ｎ１を有する第１部分１１ｃと、第１不純物濃度ｎ１より高い第２不純物濃度ｎ２を有する第２部分１１ｄと、第１不純物濃度ｎ１と等しい第３不純物濃度ｎ３を有する第３部分１１ｅとを有している。即ち、半導体層１１は、ｎ１＝ｎ３＜ｎ２と表わされる３段の不純物濃度分布を有している。
第２部分１１ｄは、ゲート電極１６より第２の面１１ｂ側で、且つ第１トレンチ１４の底部より第１の面１１ａ側に設けられる。第３部分１１ｅは、ゲート電極１６より第２の面１１ｂ側で、且つ第２部分１１ｄより第１の面１１ａ側に設けられる。第１部分１１ｃ、第２部分１１ｄ、および第３部分の厚さは、基本的に同一であってよい。
なお、図２（ｂ）に示す破線は、比較例の半導体装置の不純物濃度分布を示している。比較例の半導体装置では、不純物濃度分布は略一定である。
図２（ｃ）に示すように、本実施形態の活性領域１０ａの電界分布（実線）および比較例の活性領域の電界分布（破線）とも、電界分布はゲート電極１６の下端と第１トレンチ１４の底部の２箇所でピークを有し、両者の中間で低くなる分布、所謂双峰型分布を示している。耐圧は電界分布の面積に対応しているので、耐圧を向上させるためには、谷を持ち上げて、電界分布の均一化を図る必要がある。
本実施形態の半導体層１１では、第２部分１１ｄにおける不純物濃度が比較例の半導体層より高い。その結果、ドレイン電圧が増加し、不純物濃度が高い第２部分１１ｄに空乏層が達した際にパンチスルー状態になることで、電界が比較例の半導体層より増加する。その結果、活性領域１０ａにおける耐圧の向上とオン抵抗の低減が図られる。
半導体装置の終端領域における耐圧について説明する。
図３（ａ）、（ｂ）に示すように、本実施形態の終端領域１０ｂには、ストライプ状の第１トレンチ１４を囲むように額縁状の第２トレンチ１９が配置されている。第２トレンチ１９には、第２フィールドプレート絶縁膜２０を介して第２フィールドプレート電極２１が埋め込まれている。第２フィールドプレート電極２１は、第１フィールドプレート電極１８と同様にソース電極２４に接続されていてよい。
第１トレンチ１４と第２トレンチ１９、第１フィールドプレート絶縁膜１７と第２フィールドプレート絶縁膜２０、および第１フィールドプレート電極１８と第２フィールドプレート電極２１とは、それぞれ実質的に同じ構造を有している。実質的に同じとは、完全に同一であることだけでなく、目的の作用効果が得られる範囲内までを含んでいる。
具体的には、第１トレンチ１４と第２トレンチ１９とは、同一のトレンチ幅及びトレンチ深さを有している。第１フィールドプレート絶縁膜１７と第２フィールドプレート絶縁膜２０とは、同一の膜質及び膜厚を有している。第１フィールドプレート電極１８と第２フィールドプレート電極２１とは、同一の膜質を有している。
その結果、終端領域１０ｂにおける第１トレンチ１４と第２トレンチ１９とは、活性領域１０ａにおける隣接する第１トレンチ１４同士と同等の構造になる。
従って、図３（ｃ）に示すように、終端部１０ｂの電界分布は活性領域１０ａの電界分布と略同じになるので、終端部１０ｂの耐圧を活性領域１０ａの耐圧と同等に改善することが可能である。
図４は比較例の半導体装置の終端領域の電界分布を示す図で、図４（ａ）は活性領域と終端領域の境界付近の拡大平面図、図４（ｂ）は図４（ａ）のＣ−Ｃ線に沿って切断し、矢印方向に眺めた断面図、図４（ｃ）は電界分布図である。比較例の半導体装置とは、終端領域に配置される第２トレンチが第１トレンチを囲んでいない半導体装置のことである。
図４（ａ）、（ｂ）に示すように、比較例の半導体装置４０では、終端領域４０ｂに第２トレンチ４１が第１トレンチ１４と平行に配置されている。第２トレンチ４１は、第１トレンチ１４と同じくストライプ状である。第２トレンチ４１には、第２フィールドプレート絶縁膜４２を介して第２フィールドプレート電極４３が埋め込まれている。
図４（ｃ）に示すように、比較例の半導体装置４０の終端領域４０ｂでは、電界は不純物濃度の低い第３部分１１ｅでピークを有する分布、所謂単峰型分布を示している。従って、破線で示す図３（ｃ）の双峰型分布と比べて電界分布が著しく不均一である。終端領域４０ｂでは、第１トレンチ１４の長手方向（Ｘ方向）は、不純物濃度が一定なので、活性領域４０ａより耐圧が低下する。
次に、半導体装置１０の製造方法について説明する。図５および図６は、半導体装置１０の製造工程を順に示す断面図である。
図５（ａ）に示すように、例えば気相成長法により、半導体基板２２に所定の膜厚と所定の不純濃度を有する半導体層を連続してエピタキシャル成長させる。気相成長は、例えばキャリアガスとして水素（Ｈ２）、プロセスガスとしてジクロルシラン（ＳｉＣｌ２Ｈ２）、ドーピングガスとしてフォスフィン（ＰＨ３）を用いて行う。これにより、第１不純物濃度ｎ１を有する第１部分１１ｃ、第２不純物濃度ｎ２を有する第２部分１１ｄ、第３不純物濃度ｎ３を有する第３部分１１ｅを有する半導体層１１が形成される。
図５（ｂ）に示すように、例えばイオン注入法により、ホウ素イオン（Ｂ＋）を第１の面１１ａから半導体層１１の所定の領域に注入する。これにより、第１の面１１ａから半導体層１１の中にｐベース領域１２が形成される。
次に、燐イオン（Ｐ＋）を第１の面１１ａからｐベース領域１２の所定の領域に注入する。これにより、第１の面１１ａからｐベース領域１２の中にｎ＋ソース領域１３が形成される。なお、活性化アニールは別々に行っても、同時に行ってもよい。
図５（ｃ）に示すように、例えばフォトリソグラフィー法およびＲＩＥ（Reactive Ion Etching）法により、第１の面１１ａから半導体層１１の中に第１トレンチ１４および第２トレンチ１９を同時に形成する。第１トレンチ１４および第２トレンチ１９は、同一の幅および同一の深さを有している。
図６（ａ）に示すように、例えばＣＶＤ（Chemical Vapor Deposition）法により、第１トレンチ１４および第２トレンチ１９の内面に絶縁膜、例えばシリコン酸化膜を形成し、更に導電膜、例えばポリシリコン膜を埋め込む。これにより、第１トレンチ１４に第１フィールドプレート絶縁膜１７を介して第１フィールドプレート電極１８が形成されると同時に、第２トレンチ１９に第２フィールドプレート絶縁膜２０を介して第２フィールドプレート電極２１が形成される。
次に、図６（ｂ）に示すように、例えばＲＩＥ法により、第１トレンチ１４内の第１フィールドプレート絶縁膜１７をｐベース領域１２の側面が露出するように掘り下げる。例えば熱酸化法により、露出した第１トレンチ１４の内壁にゲート絶縁膜１５となる絶縁膜、例えばシリコン酸化膜を形成し、ＣＶＤ法によりゲート電極１６となる導電膜、例えばポリシリコン膜を形成する。
次に、図６（ｃ）に示すように、例えばＣＶＤ法により半導体層１１の第１の面１１ａの全面を覆う層間絶縁膜２３となる絶縁膜、例えばシリコン酸化膜を形成する。例えばＲＩＥ法により、層間絶縁膜２３にｎ＋ソース領域１３を貫通してｐベース領域１２に至るコンタクト孔２５を形成する。
例えばスパッタリング法により、コンタクト孔２５を埋めるように層間絶縁膜２３上にソース電極２４となる金属膜、例えばアルミニウム（Ａｌ）膜を形成する。これにより、図１に示す半導体装置１０が得られる。
以上説明したように、本実施形態の半導体装置１０では、半導体層１１がｎ１＝ｎ３＜ｎ２で表される３段の不純物濃度分布を有するとともに、終端領域１０ｂに活性領域１０ａの第１トレンチ１４を囲むように第２トレンチ１９が配置されている。その結果、終端領域１０ｂにおいても第１トレンチ１４と第２トレンチ１９の配置が活性領域１０ａにおける隣接する第１トレンチ１４同士の配置と同等になるので、終端領域１０ｂにおける耐圧を活性領域１０ａにおける耐圧と同等にすることができる。従って、終端領域の耐圧を向上させることが可能な半導体装置が得られる。
ここでは、第１導電型がｎ型、第２導電型がｐ型である場合について説明したが、第１導電型がｐ型、第２導電型がｎ型であってもよい。
半導体基板２２がシリコン基板である場合について説明したが、基板は特に限定されない。その他の半導体基板、例えばＳｉＣ基板、ＧａＮ基板等を用いることもできる。
（実施形態２）
本実施形態に係る半導体装置について図７を用いて説明する。
図７は半導体装置の不純物濃度分布と活性領域の電界分布を示す図で、図７（ａ）は図１（ｂ）と同じく半導体装置の要部断面図、図７（ｂ）は不純物濃度分布図、図７（ｃ）は電界分布図である。
本実施形態において、上記実施形態１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施形態が実施形態１と異なる点は、第３不純物濃度ｎ３を第１不純物濃度ｎ１より低くしたことにある。
即ち、図７（ｂ）に示すように、本実施形態の半導体装置では、半導体層１１は、ｎ３＜ｎ１＜ｎ２で表される３段の不純物濃度分布を有している。第２不純物濃度ｎ２は、例えば５×１０１５ｃｍ−３〜１×１０１７ｃｍ−３とすることができる。第１不純物濃度ｎ１は、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３とすることができる。第３不純物濃度ｎ３は、第１不純物濃度ｎ１より低い範囲で１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３とすることができる。
図７（ｃ）に示すように、第３不純物濃度ｎ３を第１不純物濃度ｎ１より低くしたことにより、ゲート電極１６端の電界ピークの傾きが小さくなるため、第２部分１１ｄでの電界の低下が抑制される。活性領域１０ａの耐圧を更に向上させることが可能である。なお、終端領域１０ｂにおける耐圧は、活性領域１０ａの耐圧と基本的に同等になる。
以上説明したように、本実施形態の半導体層１１は、ｎ３＜ｎ１＜ｎ２で表される３段の不純物濃度分布を有している。その結果、ゲート電極１６端の電界ピークの傾きが小さくなり、第２部分１１ｄでの電界の低下が抑制される。活性領域１０ａおよび終端領域１０ｂにおける更に耐圧を向上させることができる。従って、終端領域の耐圧を向上させることが可能な半導体装置が得られる。
ここでは、第３不純物濃度ｎ３が第１不純物濃度ｎ１より低い不純物濃度分布において、第１不純物濃度ｎ１が第２不純物濃度ｎ２より低い場合について説明したが、第１不純物濃度ｎ１と第２不純物濃度ｎ２とが等しい不純物濃度分布とすることも可能である。
図８は第１不純物濃度ｎ１と第２不純物濃度ｎ２とが実質的に等しく、且つ第３不純物濃度ｎ３が第１不純物濃度ｎ１より低い不純物濃度分布を示す図である（ｎ３＜ｎ２＝ｎ１）。
図８に示すように、第１不純物濃度ｎ１は第２不純物濃度ｎ２と同じ５×１０１５ｃｍ−３〜１×１０１７ｃｍ−３とし、第３不純物濃度ｎ３は、第１不純物濃度ｎ１より低い範囲で１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３とすることができる。図７に示す不純物濃度は所謂３段の不純物濃度分布であるのに対して、図８に示す不純物濃度分布は所謂２段の不純物濃度分布である。
図８に示す２段の不純物濃度分布においても、図２（ｂ）に示す不純物濃度分布による効果および図７（ｂ）に示す不純物濃度分布による効果を得ることが可能である。即ち、電界分布がフラットになるので、耐圧の向上が期待される。
具体的には、上述したように、第２部分１１ｄにおける不純物濃度が比較例の半導体層より高い。その結果、ドレイン電圧が増加し、不純物濃度が高い第２部分１１ｄに空乏層が達した際にパンチスルー状態になることで、電界が比較例の半導体層より増加する。その結果、活性領域１０ａにおける耐圧の向上とオン抵抗の低減が図られる。
第３不純物濃度ｎ３を第１不純物濃度ｎ１より低くしたことにより、ゲート電極１６端の電界ピークの傾きが小さくなるため、第２部分１１ｄでの電界の低下が抑制される。活性領域１０ａの耐圧を更に向上させることが可能である。
また、２段の不純物濃度分布は、図５（ａ）に示す工程において、第１部分１１ｃと第２部分１１ｄをエピタキシャル成長させる際に、ドーピングガス流量を変えずに、一定に維持すればよいので、工程が簡略化される利点もある。
（実施形態３）
本実施形態に係る半導体装置について図９および図１０を用いて説明する。
図９は半導体装置の不純物濃度分布と活性領域の電界分布を示す図で、図９（ａ）は図１（ｂ）と同じく半導体装置の要部断面図、図９（ｂ）は不純物濃度分布図、図９（ｃ）は電界分布図である。
図１０は半導体装置の終端領域の電界分布を示す図で、図１０（ａ）は活性領域と終端領域の境界付近の拡大平面図、図１０（ｂ）は図１０（ａ）のＤ−Ｄ線に沿って切断し、矢印方向に眺めた断面図、図１０（ｃ）は電界分布図である。
本実施形態において、上記実施形態１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施形態が実施形態１と異なる点は、半導体層の不純物濃度を傾斜状にしたことにある。
即ち、図９（ｂ）に示すように、本実施形態の半導体装置では、半導体層１１は第２の面１１ｂ側から第１の面１１ａ側に向かう方向に不純物濃度が漸次低下する、所謂スロープ状の不純物濃度分布を有している。一例では、不純物濃度分布は、初期値が１×１０１７ｃｍ−３に設定され、線形に低下している。
図９（ｃ）に示すように、電界分布は、第１トレンチ１４の底部付近で比較例より急峻な分布を示している。これは、第１トレンチ１４の底部付近での不純物濃度が比較例の不純物濃度より高いので、空乏層が伸びにくくなるためである。
活性領域１０ａにおける耐圧は、実施形態１の活性領域１０ａにおける耐圧と基本的に同等である。
図１０に示すように、第２トレンチ１９を配置することにより、終端領域１０ｂの第１トレンチ１４の長手方向（Ｘ方向）の構造は、活性領域１０ａと同等になる。第１トレンチ１４の長手方向は不純物濃度が一定であるが、第２トレンチ１９を追加することにより、活性領域１０ａと同等の電界分布になる。終端部１０ｂの耐圧を向上させることが可能である。
以上説明したように、本実施形態の半導体装置では、半導体層１１は第２の面１１ｂ側から第１の面１１ａ側に向かう方向に漸次低下するスロープ状の不純物濃度分布を有している。傾斜状の不純物濃度分布においても、活性領域１０ａおよび終端部１０ｂの耐圧は実施形態１と同様であり、終端部１０ｂの耐圧を向上させることができる。従って、終端領域の耐圧を向上させることが可能な半導体装置が得られる。
ここでは、傾斜した不純物濃度分布がスロープ状である場合について説明したが、傾斜した不純物濃度分布を階段状とすることもできる。図１１は、階段状に傾斜した不純物濃度分布を示す図である。
図１１に示すように、半導体層１１の不純物濃度分布が階段状の場合は、第２部分１１ｄの第２不純物濃度ｎ２は第１部分１１ｃの第１不純物濃度ｎ１より低く、且つ第３部分１１ｅの第３不純物濃度ｎ３は第２不純物濃度ｎ２より低い（ｎ３＜ｎ２＜ｎ１）。第１不純物濃度ｎ１は、スロープ状の不純物濃度分布の初期値と同じ１×１０１７ｃｍ−３とすることができる。傾斜した不純物濃度分布が階段状の場合でも、スロープ状の場合と同様に終端部１０ｂの耐圧を向上させることができる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、４０ 半導体装置
１０ａ、４０ａ 活性領域
１０ｂ、４０ｂ 終端領域
１１ 半導体層
１１ａ、１１ｂ 第１、第２の面
１１ｃ〜１１ｅ 第１〜第３部分
１２ ｐベース領域
１３ ｎ＋ソース領域
１４ 第１トレンチ
１５ ゲート絶縁膜
１６ ゲート電極
１７ 第１フィールドプレート絶縁膜
１８ 第１フィールドプレート電極
１９、４１ 第２トレンチ
２０、４２ 第２フィールドプレート絶縁膜
２１、４３ 第２フィールドプレート電極
２２ 半導体基板
２３ 層間絶縁膜
２４ ソース電極
２５ コンタクト孔

Claims (11)

  1. 第１の面と、前記第１の面と反対の側の第２の面とを有し、前記第２の面側から前記第１の面側に向かう方向に不純物濃度分布を有する第１導電型の半導体層と、
    前記第１の面側から前記半導体層の中に設けられた第２導電型の第１半導体領域と、
    前記第１の面側から前記第１半導体領域の中に設けられた第１導電型の第２半導体領域と、
    前記第１の面側から前記半導体層の中に設けられた第１トレンチと、
    前記第１トレンチ内に、前記第１半導体領域と対向するように、第１絶縁膜を介して設けられた第１電極と、
    前記第１トレンチ内に第２絶縁膜を介して設けられた第２電極と、
    前記第１トレンチを囲むように、前記第１の面側から前記半導体層の中に設けられた第２トレンチと、
    前記第２トレンチ内に第３絶縁膜を介して設けられた第３電極と、
    を具備する半導体装置。
  2. 前記半導体層は、前記第２の面側から前記第１の面側に向かう方向に、
    第１不純物濃度を有する第１部分と、
    第２不純物濃度を有する第２部分と、
    第３不純物濃度を有する第３部分と、
    を有する請求項１記載の半導体装置。
  3. 前記第２不純物濃度は前記第１不純物濃度および前記第３不純物濃度より高く、且つ前記第１不純物濃度および前記３第不純物濃度は実質的に等しい請求項２記載の半導体装置。
  4. 前記第２不純物濃度は前記第１不純物濃度より高く、且つ前記第３不純物濃度は前記第１不純物濃度より低い請求項２記載の半導体装置。
  5. 前記第２不純物濃度は前記第１不純物濃度に実質的に等しく、且つ前記第３不純物濃度は前記第１不純物濃度より低い請求項２記載の半導体装置。
  6. 前記第２不純物濃度は前記第１不純物濃度より低く、且つ前記第３不純物濃度より高い請求項２記載の半導体装置。
  7. 前記第２部分は、前記第１電極より前記第２の面側で、且つ前記第１トレンチの底部より前記第１の面側に設けられる請求項２乃至６記載の半導体装置。
  8. 前記第３部分は、前記第１電極より前記第２の面側で、且つ前記第２部分より前記第１の面側に設けられる請求項２乃至６記載の半導体装置。
  9. 前記半導体層は、前記第２の面側から前記第１の面側に向かう方向に不純物濃度が漸次低下する分布を有する請求項１記載の半導体装置。
  10. 前記第１トレンチは所定の間隔で複数配置されており、前記第１トレンチと前記第２トレンチとの距離は、前記所定の間隔と実質的に等しい請求項１乃至９記載の半導体装置。
  11. 前記第１トレンチと前記第２トレンチ、前記第２絶縁膜と前記第３絶縁膜、および前記第２電極と前記第３電極とは、それぞれ実質的に同じ構造を有する請求項１乃至９記載の半導体装置。
JP2018027575A 2018-02-20 2018-02-20 半導体装置 Active JP6873937B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018027575A JP6873937B2 (ja) 2018-02-20 2018-02-20 半導体装置
US16/120,109 US10763352B2 (en) 2018-02-20 2018-08-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018027575A JP6873937B2 (ja) 2018-02-20 2018-02-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2019145633A true JP2019145633A (ja) 2019-08-29
JP6873937B2 JP6873937B2 (ja) 2021-05-19

Family

ID=67618077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018027575A Active JP6873937B2 (ja) 2018-02-20 2018-02-20 半導体装置

Country Status (2)

Country Link
US (1) US10763352B2 (ja)
JP (1) JP6873937B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022081879A (ja) * 2020-11-20 2022-06-01 住友不動産株式会社 木造住宅用耐力壁及び耐力壁の耐力を増大させる方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158735B2 (en) 2020-02-05 2021-10-26 Infineon Technologies Austria Ag Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof
KR20220048131A (ko) * 2020-10-12 2022-04-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083963A (ja) * 2000-06-30 2002-03-22 Toshiba Corp 半導体素子
JP2003017696A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP2010232355A (ja) * 2009-03-26 2010-10-14 Toshiba Corp 半導体装置
JP2013509720A (ja) * 2009-10-28 2013-03-14 ヴィシェイ−シリコニックス トレンチ金属酸化物半導体電界効果トランジスタ
JP2015056643A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の製造方法
JP2016076731A (ja) * 2009-11-02 2016-05-12 富士電機株式会社 半導体装置
JP2017055016A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069866A (ja) 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
JP2013069852A (ja) 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
JP2014120656A (ja) 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
JP2015176900A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置
US9673314B2 (en) * 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
US9818828B2 (en) * 2016-03-09 2017-11-14 Polar Semiconductor, Llc Termination trench structures for high-voltage split-gate MOS devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083963A (ja) * 2000-06-30 2002-03-22 Toshiba Corp 半導体素子
JP2003017696A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP2010232355A (ja) * 2009-03-26 2010-10-14 Toshiba Corp 半導体装置
JP2013509720A (ja) * 2009-10-28 2013-03-14 ヴィシェイ−シリコニックス トレンチ金属酸化物半導体電界効果トランジスタ
JP2016076731A (ja) * 2009-11-02 2016-05-12 富士電機株式会社 半導体装置
JP2015056643A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の製造方法
JP2017055016A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022081879A (ja) * 2020-11-20 2022-06-01 住友不動産株式会社 木造住宅用耐力壁及び耐力壁の耐力を増大させる方法

Also Published As

Publication number Publication date
JP6873937B2 (ja) 2021-05-19
US20190259871A1 (en) 2019-08-22
US10763352B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
JP6654221B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US11552172B2 (en) Silicon carbide device with compensation layer and method of manufacturing
CN104247026B (zh) 碳化硅半导体装置及其制造方法
US8035158B2 (en) Semiconductor device
JP6950290B2 (ja) 半導体装置および半導体装置の製造方法
JP5353190B2 (ja) 半導体装置および半導体装置の製造方法
US9064952B2 (en) Semiconductor device
JP6918302B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20140209999A1 (en) Semiconductor device
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
JP2009004668A (ja) 半導体装置
KR20080100775A (ko) 수퍼 정션 구조를 가지는 반도체 장치 및 그 제조 방법
US10510834B2 (en) High-voltage semiconductor device having a doped isolation region between a level shift region and a high voltage region
JP2010177373A (ja) 半導体装置及び半導体装置の製造方法
JP2005322700A (ja) 半導体装置及びその製造方法
JP2018006639A (ja) 半導体装置及びその製造方法
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US10763352B2 (en) Semiconductor device
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
JP2008171891A (ja) 半導体装置とその製造方法
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
US9825125B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP5037103B2 (ja) 炭化珪素半導体装置
US20230111246A1 (en) Semiconductor device and method for manufacturing the same
JP2019033140A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210421

R150 Certificate of patent or registration of utility model

Ref document number: 6873937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150