JP2013509720A - トレンチ金属酸化物半導体電界効果トランジスタ - Google Patents
トレンチ金属酸化物半導体電界効果トランジスタ Download PDFInfo
- Publication number
- JP2013509720A JP2013509720A JP2012537084A JP2012537084A JP2013509720A JP 2013509720 A JP2013509720 A JP 2013509720A JP 2012537084 A JP2012537084 A JP 2012537084A JP 2012537084 A JP2012537084 A JP 2012537084A JP 2013509720 A JP2013509720 A JP 2013509720A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- tmosfet
- metal oxide
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 230000005669 field effect Effects 0.000 title claims abstract description 54
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 53
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 53
- 210000000746 body region Anatomy 0.000 claims abstract description 72
- 239000012212 insulator Substances 0.000 claims abstract description 65
- 230000005684 electric field Effects 0.000 claims abstract description 24
- 230000015556 catabolic process Effects 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims description 15
- 239000011574 phosphorus Substances 0.000 claims description 15
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 230000000779 depleting effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000012535 impurity Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910008065 Si-SiO Inorganic materials 0.000 description 2
- 229910006405 Si—SiO Inorganic materials 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【選択図】図2
Description
electric field)を有利に用いることにより、低オン状態抵抗を有利に達成する。メサ内のドリフト領域のドーピング濃度を有利に増加させることが可能であり、p−n接合降伏電圧の低下も、平面p−n接合理論によって予測される場合よりも低くなる。メサ幅により、前記メサ内のp−n接合の降伏電圧と前記メサ内のドーピングとの間の関係が有利に制御される。加えて、オフ状態におけるゲートとドレインとの間の漏れ磁場によりメサ内のドリフト領域電荷の空乏化が支援され、これにより、所与の降伏電圧におけるドリフト領域のドーピングをより高濃度とすることができる。さらに、ゲートとドレインとの間のゲート絶縁体の厚さにより、ドリフト領域ドーピング濃度が上昇した場合でも、さらなるゲート電荷上昇無く、実質的に一定の降伏電圧が得られる。その結果、低オン抵抗ゲート電荷生成が可能となる。
コンセプト1.トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって、
ドレイン領域と、
前記ドレイン領域の上方に配置された複数のゲート領域と、
前記複数のゲート領域の間および前記ドレイン領域の上方においてメサ内に配置された複数のドリフト領域と、
前記メサ内において前記ドリフト領域の上方において前記ゲート領域に隣接して配置された複数の本体領域と、
前記メサ内において前記本体領域の上方に配置された複数のソース領域と、
前記ゲート領域と、前記ソース領域、前記本体領域、前記ドリフト領域および前記ドレイン領域との間に配置された複数のゲート絶縁体領域と、
を含み、
前記メサの幅は、およそ0.03〜1.0ミクロン(μm)であり、
前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さは、およそ0.1〜4.0ミクロン(μm)である、
トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト2.前記記ドリフト領域は、段階的なドーピングプロファイルを含み、前記段階的なドーピングプロファイルは、前記ドレイン領域から前記複数の本体領域に向かって垂直方向に低減するかまたは前記メサの縁部から前記メサの中心へ向かって横方向に変化する、コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト3.前記ドレイン領域を用いて前記メサ内にp−n接合が形成される、コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト4.前記ソース領域および前記本体領域は実質的に同一の電位において連結される、コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト5.平面p−n接合理論によって予測される場合よりも低いp−n接合降伏電圧の低下により、前記ドリフト領域のドーピングを増加させることができる、コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト6.前記メサ内のp−n接合の降伏電圧と、前記メサ内のドーピングとの間の関係は、前記メサの幅によって制御される、コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト7.オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により、前記メサ内のドリフト領域電荷の空乏が支援され、これにより、実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる、コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト8.前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さにより、ドリフト領域ドーピング濃度が上昇した場合でも、さらなるゲート電荷上昇無く、実質的に一定の降伏電圧が得られ、その結果、低オン抵抗ゲート電荷生成が可能となる、コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト9.
前記ドレイン領域は高nドープ半導体を含み、
前記ゲート領域はnドープ半導体を含み、
前記ドリフト領域は低nドープ半導体を含み、
前記本体領域は、中程度のpドープ半導体を含み、
前記複数のソース領域は、高nドープ半導体を含む、
コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト10.
前記ドレイン領域は、高nドープ半導体を含み、
前記ゲート領域は、n−ドープ半導体を含み、
前記ドリフト領域は、前記本体領域と前記ドレイン領域との間において、低程度〜中程度のnドープ半導体を含み、
前記本体領域は、中程度のpドープ半導体を含み、
前記複数のソース領域は、高nドープ半導体を含む、
コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト11.前記ゲート絶縁体領域は酸化物を含む、コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト12.トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって、
ドレイン領域と、
複数のメサであって、前記複数のメサはそれぞれ、ドリフト領域および本体領域を含み、複数のゲート領域間に配置され、前記メサの幅は、前記ゲート絶縁体領域と前記本体領域との間の界面における量子井戸寸法のオーダーである、複数のメサと、
前記ゲート領域と、前記本体領域、前記ドリフト領域、および前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって、前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さに起因して、オフ状態においてゲートトゥードレイン電界が発生し、前記ゲートトゥードレイン電界は、前記ドリフト領域内において実質的に横方向である、複数のゲート絶縁体領域と、
を含む、トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト13.前記ゲート絶縁体領域は酸化物を含む、コンセプト12のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト14.
前記ドレイン領域は、リンまたはヒ素で高ドープされたシリコンを含み、
前記ドリフト領域は、リンまたはヒ素で低程度または中程度にドープされたシリコンを含み、
前記本体領域は、ホウ素で低程度または中程度にドープされたシリコンを含む、
コンセプト12のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト15.
前記ドリフト領域は、前記ドレイン領域から前記複数の本体領域に向かって低減する段階的なドーピングプロファイルを含む、コンセプト13のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト16.前記ドリフト領域のドーピング濃度は、立方センチメートあたりおよそ5.00E+14〜8.00E+17である、コンセプト14のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト17.前記メサの幅は、およそ0.03〜2.0ミクロン(μm)である、コンセプト16のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト18.前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さは、およそ0.1〜4.0ミクロン(μm)である、コンセプト17のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト19.降伏電圧はおよそ15V〜55Vである、コンセプト18のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
コンセプト20.ON状態抵抗は、平方ミリメートルあたりおよそ2〜9ミリオーム(mohm.mm2)である、コンセプト18のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
Claims (20)
- トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって、
ドレイン領域と、
前記ドレイン領域の上方に配置された複数のゲート領域と、
前記複数のゲート領域の間および前記ドレイン領域の上方においてメサ内に配置された複数のドリフト領域と、
前記メサ内において前記ドリフト領域の上方において前記ゲート領域に隣接して配置された複数の本体領域と、
前記メサ内において前記本体領域の上方に配置された複数のソース領域と、
前記ゲート領域と、前記ソース領域、前記本体領域、前記ドリフト領域および前記ドレイン領域との間に配置された複数のゲート絶縁体領域と、
を含み、
前記メサの幅は、およそ0.03〜1.0ミクロン(μm)であり、
前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さは、およそ0.1〜4.0ミクロン(μm)である、
トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記記ドリフト領域は、段階的なドーピングプロファイルを含み、前記段階的なドーピングプロファイルは、前記ドレイン領域から前記複数の本体領域に向かって垂直方向に低減するかまたは前記メサの縁部から前記メサの中心へ向かって横方向に変化する、請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ドレイン領域を用いて前記メサ内にp−n接合が形成される、請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ソース領域および前記本体領域は実質的に同一の電位において連結される、請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 平面p−n接合理論によって予測される場合よりも低いp−n接合降伏電圧の低下により、前記ドリフト領域のドーピングを増加させることができる、請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記メサ内のp−n接合の降伏電圧と、前記メサ内のドーピングとの間の関係は、前記メサの幅によって制御される、請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により、前記メサ内のドリフト領域電荷の空乏が支援され、これにより、実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる、請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さにより、ドリフト領域ドーピング濃度が上昇した場合でも、さらなるゲート電荷上昇無く、実質的に一定の降伏電圧が得られ、その結果、低オン抵抗ゲート電荷生成が可能となる、請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ドレイン領域は高nドープ半導体を含み、
前記ゲート領域はnドープ半導体を含み、
前記ドリフト領域は低nドープ半導体を含み、
前記本体領域は、中程度のpドープ半導体を含み、
前記複数のソース領域は、高nドープ半導体を含む、
請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ドレイン領域は、高nドープ半導体を含み、
前記ゲート領域は、n−ドープ半導体を含み、
前記ドリフト領域は、前記本体領域と前記ドレイン領域との間において、低程度〜中程度のnドープ半導体を含み、
前記本体領域は、中程度のpドープ半導体を含み、
前記複数のソース領域は、高nドープ半導体を含む、
請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ゲート絶縁体領域は酸化物を含む、請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって、
ドレイン領域と、
複数のメサであって、前記複数のメサはそれぞれ、ドリフト領域および本体領域を含み、複数のゲート領域間に配置され、前記メサの幅は、前記ゲート絶縁体領域と前記本体領域との間の界面における量子井戸寸法のオーダーである、複数のメサと、
前記ゲート領域と、前記本体領域、前記ドリフト領域、および前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって、前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さに起因して、オフ状態においてゲートトゥードレイン電界が発生し、前記ゲートトゥードレイン電界は、前記ドリフト領域内において実質的に横方向である、複数のゲート絶縁体領域と、
を含む、トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ゲート絶縁体領域は酸化物を含む、請求項12のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ドレイン領域は、リンまたはヒ素で高ドープされたシリコンを含み、
前記ドリフト領域は、リンまたはヒ素で低程度または中程度にドープされたシリコンを含み、
前記本体領域は、ホウ素で低程度または中程度にドープされたシリコンを含む、
請求項12のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ドリフト領域は、前記ドレイン領域から前記複数の本体領域に向かって低減する段階的なドーピングプロファイルを含む、請求項13のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ドリフト領域のドーピング濃度は、立方センチメートあたりおよそ5.00E+14〜8.00E+17である、請求項14のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記メサの幅は、およそ0.03〜2.0ミクロン(μm)である、請求項16のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さは、およそ0.1〜4.0ミクロン(μm)である、請求項17のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- 降伏電圧はおよそ15V〜55Vである、請求項18のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
- ON状態抵抗は、平方ミリメートルあたりおよそ2〜9ミリオーム(mohm.mm2)である、請求項18のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25566009P | 2009-10-28 | 2009-10-28 | |
US61/255,660 | 2009-10-28 | ||
US12/824,075 US10026835B2 (en) | 2009-10-28 | 2010-06-25 | Field boosted metal-oxide-semiconductor field effect transistor |
US12/824,075 | 2010-06-25 | ||
PCT/US2010/054586 WO2011059782A2 (en) | 2009-10-28 | 2010-10-28 | Trench metal-oxide-semiconductor field effect transistor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015067767A Division JP2015159299A (ja) | 2009-10-28 | 2015-03-28 | トレンチ金属酸化物半導体電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013509720A true JP2013509720A (ja) | 2013-03-14 |
JP2013509720A5 JP2013509720A5 (ja) | 2013-12-05 |
Family
ID=43897653
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012537084A Pending JP2013509720A (ja) | 2009-10-28 | 2010-10-28 | トレンチ金属酸化物半導体電界効果トランジスタ |
JP2015067767A Pending JP2015159299A (ja) | 2009-10-28 | 2015-03-28 | トレンチ金属酸化物半導体電界効果トランジスタ |
JP2017178693A Pending JP2018011079A (ja) | 2009-10-28 | 2017-09-19 | トレンチ金属酸化物半導体電界効果トランジスタ |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015067767A Pending JP2015159299A (ja) | 2009-10-28 | 2015-03-28 | トレンチ金属酸化物半導体電界効果トランジスタ |
JP2017178693A Pending JP2018011079A (ja) | 2009-10-28 | 2017-09-19 | トレンチ金属酸化物半導体電界効果トランジスタ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10026835B2 (ja) |
EP (1) | EP2494600A4 (ja) |
JP (3) | JP2013509720A (ja) |
KR (2) | KR20120091210A (ja) |
CN (1) | CN102687274B (ja) |
WO (1) | WO2011059782A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019145633A (ja) * | 2018-02-20 | 2019-08-29 | 株式会社東芝 | 半導体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9530901B2 (en) | 2012-01-31 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling finFET capacitors |
US9853140B2 (en) | 2012-12-31 | 2017-12-26 | Vishay-Siliconix | Adaptive charge balanced MOSFET techniques |
KR200494131Y1 (ko) | 2020-10-29 | 2021-08-10 | (주)동광전기 | 활선작업용 전선커버기구 |
CN113437137A (zh) * | 2021-08-09 | 2021-09-24 | 无锡新洁能股份有限公司 | 快恢复功率mosfet及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210822A (ja) * | 1999-12-30 | 2001-08-03 | Siliconix Inc | バリヤ蓄積モード電界効果トランジスタ |
US20070108515A1 (en) * | 2003-11-29 | 2007-05-17 | Koninklijke Philips Electronics, N.V. | Trench mosfet |
US20080230833A1 (en) * | 2007-03-23 | 2008-09-25 | Infineon Technologies Austria Ag | Semiconductor component and method for producing a semiconductor component |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB926821A (en) | 1958-09-24 | 1963-05-22 | Continental Oil Co | Underground disposal of radioactive liquids or slurries |
US5164325A (en) | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
US5648288A (en) | 1992-03-20 | 1997-07-15 | Siliconix Incorporated | Threshold adjustment in field effect semiconductor devices |
US5558313A (en) | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
US5910669A (en) | 1992-07-24 | 1999-06-08 | Siliconix Incorporated | Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof |
US5592005A (en) | 1995-03-31 | 1997-01-07 | Siliconix Incorporated | Punch-through field effect transistor |
US5750416A (en) | 1995-04-07 | 1998-05-12 | Siliconix Incorporated | Method of forming a lateral field effect transistor having reduced drain-to-source on-resistance |
US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
US6090716A (en) | 1996-12-17 | 2000-07-18 | Siliconix Incorporated | Method of fabricating a field effect transistor |
US6072216A (en) | 1998-05-01 | 2000-06-06 | Siliconix Incorporated | Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance |
US7084456B2 (en) * | 1999-05-25 | 2006-08-01 | Advanced Analogic Technologies, Inc. | Trench MOSFET with recessed clamping diode using graded doping |
US6696726B1 (en) | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
JP3973395B2 (ja) * | 2001-10-16 | 2007-09-12 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
US7279743B2 (en) | 2003-12-02 | 2007-10-09 | Vishay-Siliconix | Closed cell trench metal-oxide-semiconductor field effect transistor |
US7183610B2 (en) * | 2004-04-30 | 2007-02-27 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
US8183629B2 (en) | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
US6906380B1 (en) * | 2004-05-13 | 2005-06-14 | Vishay-Siliconix | Drain side gate trench metal-oxide-semiconductor field effect transistor |
JP2006128506A (ja) | 2004-10-29 | 2006-05-18 | Sharp Corp | トレンチ型mosfet及びその製造方法 |
JP2006237066A (ja) | 2005-02-22 | 2006-09-07 | Toshiba Corp | 半導体装置 |
TWI489557B (zh) | 2005-12-22 | 2015-06-21 | Vishay Siliconix | 高移動率p-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體 |
EP2070108A4 (en) * | 2006-09-27 | 2010-12-01 | Maxpower Semiconductor Inc | MOS FIELD EFFECT TRANSISTOR HAVING A REINFORCED FIELD PLATE |
CN101641763B (zh) * | 2007-01-09 | 2012-07-04 | 威力半导体有限公司 | 半导体器件及其制造方法 |
US9947770B2 (en) | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
US8269263B2 (en) | 2008-05-12 | 2012-09-18 | Vishay-Siliconix | High current density power field effect transistor |
-
2010
- 2010-06-25 US US12/824,075 patent/US10026835B2/en active Active
- 2010-10-28 WO PCT/US2010/054586 patent/WO2011059782A2/en active Application Filing
- 2010-10-28 KR KR1020127012344A patent/KR20120091210A/ko active Application Filing
- 2010-10-28 CN CN201080057177.5A patent/CN102687274B/zh active Active
- 2010-10-28 JP JP2012537084A patent/JP2013509720A/ja active Pending
- 2010-10-28 EP EP10830478.3A patent/EP2494600A4/en not_active Ceased
- 2010-10-28 KR KR1020167030727A patent/KR20160129922A/ko active Search and Examination
-
2015
- 2015-03-28 JP JP2015067767A patent/JP2015159299A/ja active Pending
-
2017
- 2017-09-19 JP JP2017178693A patent/JP2018011079A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210822A (ja) * | 1999-12-30 | 2001-08-03 | Siliconix Inc | バリヤ蓄積モード電界効果トランジスタ |
US6285060B1 (en) * | 1999-12-30 | 2001-09-04 | Siliconix Incorporated | Barrier accumulation-mode MOSFET |
US20070108515A1 (en) * | 2003-11-29 | 2007-05-17 | Koninklijke Philips Electronics, N.V. | Trench mosfet |
JP2007512701A (ja) * | 2003-11-29 | 2007-05-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチmosfet |
US20080230833A1 (en) * | 2007-03-23 | 2008-09-25 | Infineon Technologies Austria Ag | Semiconductor component and method for producing a semiconductor component |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019145633A (ja) * | 2018-02-20 | 2019-08-29 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20160129922A (ko) | 2016-11-09 |
US20110095359A1 (en) | 2011-04-28 |
JP2015159299A (ja) | 2015-09-03 |
CN102687274A (zh) | 2012-09-19 |
US10026835B2 (en) | 2018-07-17 |
KR20120091210A (ko) | 2012-08-17 |
WO2011059782A2 (en) | 2011-05-19 |
EP2494600A4 (en) | 2014-04-30 |
CN102687274B (zh) | 2016-04-20 |
EP2494600A2 (en) | 2012-09-05 |
WO2011059782A3 (en) | 2011-08-25 |
JP2018011079A (ja) | 2018-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279743B2 (en) | Closed cell trench metal-oxide-semiconductor field effect transistor | |
KR102177431B1 (ko) | 반도체 소자 | |
US9947770B2 (en) | Self-aligned trench MOSFET and method of manufacture | |
US10355087B2 (en) | Semiconductor device including a transistor with a gate dielectric having a variable thickness | |
US8659076B2 (en) | Semiconductor device structures and related processes | |
US7417266B1 (en) | MOSFET having a JFET embedded as a body diode | |
US9620583B2 (en) | Power semiconductor device with source trench and termination trench implants | |
US20130153995A1 (en) | Semiconductor device and method for manufacturing the same | |
US20140151798A1 (en) | Semiconductor Device and Method of Manufacturing a Semiconductor Device | |
JP2018011079A (ja) | トレンチ金属酸化物半導体電界効果トランジスタ | |
JP2011023675A (ja) | 半導体装置及びその製造方法 | |
US20190363166A1 (en) | Short channel trench power mosfet | |
KR20140113248A (ko) | 전력 반도체 소자들을 위한 수직 도핑 및 정전용량 밸런싱 | |
US9449968B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
US9614031B2 (en) | Methods for forming a high-voltage super junction by trench and epitaxial doping | |
JP2007207784A (ja) | 半導体装置 | |
JP6249571B2 (ja) | 適応電荷平衡mosfet技法 | |
JP2013509720A5 (ja) | ||
US8878295B2 (en) | DMOS transistor with a slanted super junction drift structure | |
US20210043735A1 (en) | Short channel trench power mosfet and method | |
US20220130969A1 (en) | Power device with a contact hole on a sloped ild region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140903 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141128 |