JP2007512701A - トレンチｍｏｓｆｅｔ - Google Patents

トレンチｍｏｓｆｅｔ Download PDF

Info

Publication number
JP2007512701A
JP2007512701A JP2006540763A JP2006540763A JP2007512701A JP 2007512701 A JP2007512701 A JP 2007512701A JP 2006540763 A JP2006540763 A JP 2006540763A JP 2006540763 A JP2006540763 A JP 2006540763A JP 2007512701 A JP2007512701 A JP 2007512701A
Authority
JP
Japan
Prior art keywords
region
trench
field effect
effect transistor
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006540763A
Other languages
English (en)
Inventor
レイモンド、イェー．エー．ヒューティング
アーウィン、アー．ハイゼン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007512701A publication Critical patent/JP2007512701A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

この発明は、ドレイン（８）、サブチャネル領域（１０）、ボディ（１２）およびソース（１４）を備えるトレンチＭＳＯＳＥＴに関する。コントロールおよびシンクＦＥＴとしてＭＯＳＦＥＴの使用のために性能指数を向上させるために、トレンチ（２０）は、ドリフト領域（１０）に隣接して誘電膜（２４）で部分的に満たされ、勾配をつけられた不純物拡散プロファイルがドリフト領域（１０）内で用いられる。

Description

この発明は、トレンチ絶縁ゲート電界トランジスタ（ＩＧＦＥＴ―Insulated Gate Field Effect Transistor―）に関し、排他的ではないが特に、コントロールおよびシンクＦＥＴ（Control and Sync FETs）として使用のためのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）構造に関する。
低電圧トレンチＭＯＳＦＥＴは、一般に、例えばパーソナルコンピュータのような電子機器への電源における電圧調整モジュール（ＶＲＭ―Voltage Regulator Module―）に用いられている。一般に１対のＭＯＳＦＥＴが用いられ、コントロールＦＥＴおよびシンクＦＥＴとして既知である。これらのＦＥＴの理想的な特性は、わずかに異なる。シンクＦＥＴについては、電力損失の伝導ができるだけ低くなるべきである。電力損失の伝導は特定のオン抵抗（Ｒｄｓ，ｏｎ）に比例しているので、このパラメータは低減されるべきである。一方、コントロールＦＥＴについては、スイッチング損失は最小化されるべきであり、これはゲート・ドレイン間の電荷密度（Ｑｇｄ）に比例する。
性能指数（ＦＯＭ―Figure Of Merit―フィガ・オブ・メリット、良度指数、性能係数）は、トランジスタがＶＲＭの中で如何に最適に用いられているのかの表示を提供するため、多数のＲｄｓ，ｏｎおよびＱｇｄとして定義されている。これらが小さければ小さいほどＦＯＭが良いことは注目される。改善された性能指数を提供する構造が必要である。
一般的なトランジスタに関してトレンチＭＯＳＦＥＴの寸法を低減する傾向（drive―流れ―）がある。この明細書で考えられる装置の文脈において、その主な利益はアクティブ領域を縮小させてＲｄｓ，ｏｎを低減させることである。このように低減されたサイズのトレンチＭＯＳＦＥＴは、例えば、遠紫外線リソグラフィーを用いて、製造可能である。
しかしながら、このサイズの縮小は、コントロールＦＥＴにとっては必ずしも魅力的ではなく、それは、従来の構造において、ゲート・ドレイン電荷密度Ｑｇｄ がサイズの縮小にともなって急激に増加するからである。したがって、この構造のサイズを単純に縮小させることは、期待できる程度に大きな改善を与えることはない。
このように、ＶＲＭに関するＦＥＴの改善された特性を与えるための、改善された構造が必要である。
この発明によれば、第１導電型のソース領域と、前記ソース領域に隣接し、前記第１導電型と逆の第２導電型のボディ領域と、前記ボディ領域に隣接し、排他独占的に前記第１導電型のドリフト領域と、前記ドリフト領域に隣接する前記第１導電型のドレイン領域であって、前記ボディ領域および前記ドリフト領域が前記ソース領域と該ドレイン領域との間に配置され、前記ドリフト領域よりも高い不純物拡散濃度である前記ドレイン領域と、前記ソース領域から前記ボディ領域を介して前記ドリフト領域へと延びる複数の絶縁トレンチであり、各トレンチが側壁を有し、前記側壁の表面の絶縁膜と、前記絶縁側壁との間の導電性のゲート電極と、を備える、前記絶縁トレンチと、を備え、各トレンチの基底は、前記ボディ領域と前記ドレイン領域との間の前記ドリフト領域の略々全ての長差で隣接する絶縁性プラグが充填され、前記各ゲート電極は、前記ソース領域と前記ボディ領域とに隣接する前記プラグの上部の前記トレンチ内に備えられる、絶縁ゲート電界効果トランジスタが提供される。
この発明は、低減された表面電界（ＲＥＳＵＲＦ―reduced surface field―）効果を用いているが、従来のＲＥＳＵＲＦトランジスタとは違って、ＲＥＳＵＲＦは非最善であり、ドリフト領域に隣接するトレンチがゲート電極ではなく絶縁膜を用いて満たされている。さらに、顕著に低減された表面電界（ＲＥＳＵＲＦ）効果を得るためにドリフト領域が両方の導電型のストライプを有する、いくつかの装置とは違って、この発明は単一の導電型のドリフト領域を用いている。
この発明で達成される高い非最善性のＲＥＳＵＲＦにもかかわらず、この装置は、それでもやはり、従来のトレンチＭＯＳＦＥＴと比較すれば、同一の降伏電圧に関して、低減されたＲｄｓ，ｏｎを獲得する。ドリフト不純物拡散濃度は、従来のＦＥＴに比較して高くされてもよく、このことはＱｇｄに寄与できるが、これはゲートとドレインとの間の厚い誘電膜によって補償されてもよい。
この装置は、ドリフト領域におけるｎ型とｐ型の不純物拡散を用いる装置よりも製造するのに遙かに簡単な方法でこの結果を獲得する。
このプラグは、ドレインに隣接する側壁面上の絶縁膜の間のトレンチを満たす誘電性の詰め物（filler）であっても良い。代替的には、このプラグはトレンチの基底の全体を満たしても良く、さらに、前記ボディ領域と前記ソース領域とから前記ゲート電極を絶縁するために前記プラグの上部のみに提供される側壁絶縁膜であっても良い。
好ましくは、ドリフト領域内の不純物拡散濃度は非画一的であり、さらに好ましくは線形で勾配をつけられ、好ましくはボディ領域に隣接する部分よりもドレイン領域に隣接する部分で不純物拡散濃度がより高くなっている。このＱｇｄ値は消耗電荷［depletion charge］により顕著な範囲で決定され、この値は勾配のある不純物拡散のプロファイルを用いて準備され、このプロファイルはＱｇｄにおける改善を達成する。
（後述される）計算は、この発明がＱｇｄにおけるいくつかの改善と共にＲｄｓ，ｏｎにおける顕著な改善を達成できることを示している。したがって、この発明による装置の性能指数は先行技術の装置を上回って顕著に改善される。
実施形態において、ボディ不純物拡散濃度は、０．５×１０１６〜３×１０１７ｃｍ−３の範囲であり、ドリフト不純物拡散濃度は、１０１５〜２×１０１７ｃｍ−３の範囲である。特定の値が、Ｒｄｓ，ｏｎとＱｇｄとの間に適切なトレードオフを提供するために選択されても良い。
特に、トランジスタは複数のセルを有していても良く、各セルは絶縁トレンチにより囲まれたセルの中心にソース領域を有している。
これらセルは、六角形の幾何学的配置、または、回転された四角形の幾何学的配置を有していても良い。
代替的には、これらセルは、交互のソースおよびトレンチを伴って前記第１の主面を横切って横方向に配置されたストライプであっても良い。
このセルピッチは、典型的には高い方へ３０Ｖ以下の降伏電圧に関して、０．２〜０．７ミクロンの範囲内であっても良い。より高い降伏電圧のために、このトレンチは、他の部分よりもずっと深くても良く、このことは結果として、例えば、１．５ミクロン以下まで増加されたセルピッチについての、または、依然としてより高い降伏電圧のためにさらにより高くする、要求を導いている。
トレンチは、側壁上にゲート酸化膜を有していても良く、ドリフト領域に隣接するトレンチの基底は、側壁面上のゲート酸化膜の間の充填酸化膜で満たされていても良い。代替的には、窒化物［nitride］またはオキシナイトライド［oxynitride―酸化窒化物―］が詰め物として用いられても良い。
この発明の実施形態は、純粋に例示の方法により、添付図面に従って以下に説明される。 これらの図面は概略であり、縮尺ではないことに注意せよ。同じ参照番号は、異なる図面における同一または類似の機能のために用いられる。
図１は、この発明の第１実施形態による半導体装置の全体にわたる断面を示している。シリコン半導体ボディ２は、逆向きにされた［opposed］第１の主面４と第２の主面６を有する。ｎ＋ドレイン領域８は、第２の主面に隣接している。ｎ−ドリフト領域１０はドレイン領域８の上面［top］に、ｐボディ領域１２はドレイン領域の上面に、ｎ＋ソース領域１４はボディ領域１２の上面に備えられる。ソースコンタクト１６はソース領域１４に接するように第１の主面４に備えられ、ドレインコンタクト１８はドレイン領域に接するように第２の主面６に備えられている。ソースコンタクト１６はまた、ボディ領域１２に接続される。
トレンチ２０は、第１の主面４からソース領域１４、ボディ領域１２およびサブチャネル領域１０を介して延びており、ドレイン領域・ドリフト領域の接触面２６に隣接またはそれよりも深い側壁２２および基底２４を有している。ゲート酸化膜２８は、側壁２２に備えられる。トレンチ２０の基底は、ドリフト領域１０に隣接して、酸化物誘電性充填物［oxide dielectric filler］３０が充填される。誘電性充填物３０の上部には、ソース領域１４およびボディ領域１２に隣接して、多結晶シリコンゲート３２が設けられている。ゲートコンタクト３８はゲート３２に接している。
図２に示されているように、具体的な実施例において、複数のセル４０が第１の主面を横切って延びて、ソース領域１４とトレンチ２０とが交互になった複数のストライプを画定する。このセルのピッチは、０．５ミクロンであり、トレンチは、１．２ミクロンの深さと、０．２５ミクロンの幅である。Ａ−Ａ線は、図１の断面が与えられるところを示している。技術の熟練した者が十分に意識することになるように、これらのサイズは必要に応じて変更可能である。
ｐ型ボディ領域１２は、０．６ミクロンの深さまで延びて、第１の主面４で露出されているので、この領域はＡ−Ａ線から離隔された位置でソースコンタクト１６に接続可能となっている。明瞭のために、ソースコンタクト１６は、図２には示されていない。
不純物拡散プロファイルは、図３に深さの関数として示されている。ドリフト領域１０の不純物拡散濃度は、ボディ１２とドリフト領域１０との接合での５×１０１５ｃｍ−３から変化して、ドリフト−ドレインのインターフェース２６でおよそ１０１７ｃｍ−３の値へと線形に増加する。ドレイン領域は不純物拡散された１０１９ｃｍ−３のｎ型であり、ボディ領域は１０１７ｃｍ−３のｐ型であり、ソースは高濃度で不純物拡散された１０２１ｃｍ−３のｎ型である。
この特定の実施例において、降伏電圧ＢＶは、ｐ型ボディ領域１２／ドリフト領域１０の接合の近傍で生ずる降伏に伴って、２５Ｖであるものとして計算されていた。基板抵抗を含んだ１．１ｍΩ．ｍｍ２のＲｄｓ，ｏｎの値は１０Ｖのゲート−ソース電圧に関して計算されたものであり、Ｑｇｄは１２Ｖのドレイン−ソース電圧に関して２．２ｎＣ／ｍｍ２となるように計算されたものである。これは、２．４ｍΩ．ｎＣの性能指数を与える。これは、具体例としての２００ｎｍの厚いトレンチ基底酸化膜と、同一のピッチ、トレンチ幅、降伏電圧を伴うが一定のドリフト不純物拡散濃度を伴う従来のトレンチＭＯＳＦＥＴに関する６．３ｍΩ．ｎＣと同じ水準にみえる［compare―匹敵する・比較する―］。
したがってこの発明は、非常に顕著に改善された性能指数を付与する。
第２の実施形態においては、ストライプの幾何学配置の代わりに、図４に示されるように六角形の幾何学配置を示すセル配置が用いられる。各六角形セルの中心は、ソース領域１４とボディ領域１２とドリフト領域１０との積層を含み、トレンチ化されたゲート３２の相互接続マトリクスは、これらセルを取り囲んでいる。
計算が実行されて、１０Ｖのゲート−ソース電圧に関して基板抵抗を除いて１．４ｍΩ．ｍｍ２のＲｄｓ，ｏｎの値と、１２Ｖのドレイン−ソース電圧に関して１．６ｎＣ／ｍｍ２のＱｇｄを付与する。これは、２．２ｍΩ．ｎＣの性能指数を与える。これは、図１の実施形態よりもむしろ良好である。ｐ型ボディ１２の不純物拡散濃度は、しきい値が必要とされるときには、わずかに増加させられても良い。代替的に、ｎ型の代わりにｐ型多結晶シリコンが、しきい値をやはり増加させるゲート導電層のために用いられることもできる。
最近刊行されたＬＤＭＯＳ構造（ルディクヒュイツ［Ludikhuize］ＡＷ，ＩＳＰＳＤ３０１〜３０４頁、２００２年）の性能指数は、２２ｍΩ．ｎＣである。これは、より大きなセルサイズのためであるが、０．５ミクロンピッチへのスケーリング［scaling―拡大・縮小―］でさえ、６．６ｎＣ／ｍｍ２の上昇を付与する。したがって、この発明は、この刊行された値よりもかなり良好な結果を提供する。
この明細書を読んで理解することから、この技術分野における熟練した技術を有する人にとっては、他の変形や変更が明らかとなるであろう。このような変形や変更は、半導体装置の設計、製造、使用において既に知られており、この明細書で説明された特徴に追加してまたはこれに代えて用いられるであろう、等価で他の特徴を含んでも良い。請求項はこの出願において複数の特徴の個別の結合へと明確化されているが、明細書の開示の範囲もまた、この発明が軽減しようとするのと同一の技術的問題の何れかまたはすべてを軽減するか否かについて、明示または黙示またはその一般化の何れかでこの明細書に記載された何れかの新規な特徴またはこれらの特徴の何れかの新規な結合を含むことは理解されるべきである。これにより出願人は、新たな請求項がこの出願の手続の間に、または、この出願から由来される何れかのさらなる出願の手続の間に、このような特徴、および／または、このような特徴の結合の何れかに明確化されるであろうことに注意を喚起する。
例えば、ｐ型とｎ型とは逆転されてもよい。
シリコンボディの代わりに、この発明はまた、例えばIII−V属の金属材料を含む他の半導体材料を用いても良い。
例えば、トレンチ内の酸化誘電膜は窒化物［nitride］または酸化窒化物［oxynitride］で置き換えられることもできる。これは、Ｑｇｄを増加させるがＲｄｓ，ｏｎを低減させるはずである。逆の効果を有するはずである、低いｋ［low-k］材料が用いられても良い。
多結晶シリコンゲートの代わりに、他の材料が用いられることが可能である。特に、シリサイドゲートが用いられても良い。
さらに、特定の実施形態が分離するゲート酸化膜およびトレンチ充填物を用いているが、トレンチ内での単一の誘電膜を用いるこの発明を実施することもまた可能である。
ｎ個の原理の１つが用いられても良い。この配置において、追加のソースフィールドプレートは、ｎ個のトレンチ以外の１つのトレンチ内に備えられても良い。
この発明はまた、横方向トレンチＭＯＳＦＥＴに適用されてもよい。
この発明の第１実施形態によるＭＯＳＦＥＴを示す側部断面図である。 図１の実施形態を示す上面図である。 第１実施形態によるＭＯＳＦＥＴの不純物拡散プロファイルを示す図である。 この発明の第２実施形態によるＭＯＳＦＥＴを示す上面図である。

Claims (10)

  1. 第１導電型のソース領域と、
    前記ソース領域に隣接し、前記第１導電型と逆の第２導電型のボディ領域と、
    前記ボディ領域に隣接し、排他独占的に前記第１導電型のドリフト領域と、
    前記ドリフト領域に隣接する前記第１導電型のドレイン領域であって、前記ボディ領域および前記ドリフト領域が前記ソース領域と該ドレイン領域との間に配置され、前記ドリフト領域よりも高い不純物拡散濃度である前記ドレイン領域と、
    前記ソース領域から前記ボディ領域を介して前記ドリフト領域へと延びる複数の絶縁トレンチであり、各トレンチが側壁を有し、前記側壁の表面の絶縁膜と、前記絶縁側壁との間の導電性のゲート電極と、を備える、前記絶縁トレンチと、を備え、
    各トレンチの基底は、前記ボディ領域と前記ドレイン領域との間の前記ドリフト領域の略々全ての長差で隣接する絶縁性プラグが充填され、前記各ゲート電極は、前記ソース領域と前記ボディ領域とに隣接する前記プラグの上部の前記トレンチ内に備えられる、絶縁ゲート電界効果トランジスタ。
  2. 前記ドリフト領域における不純物拡散濃度は、ドレイン領域に隣接する部分よりもボディ領域に隣接する部分の方が、より低い請求項１に記載の絶縁ゲート電界効果トランジスタ。
  3. 前記ボディ領域の不純物拡散濃度は、０．５×１０１７から３×１０１７ｃｍ−３の範囲内にあり、前記ドリフト領域の不純物拡散濃度は、１０１５から２×１０１７ｃｍ−３の範囲内である、請求項１および請求項２の何れかに記載の絶縁ゲート電界効果トランジスタ。
  4. 前記プラグは、前記ドレイン領域に隣接する前記側壁表面の前記絶縁膜間に充填された誘電性のフィラー［filler―詰め物・充填物―］である請求項１ないし請求項３の何れかに記載の絶縁ゲート電界効果トランジスタ。
  5. 逆向きの第１および第２の主面を有する半導体のディを有するものにおいて、
    前記ソース領域は前記ボディ領域の上方で前記第１の主面にあり、前記ボディ領域は前記ドリフト領域の上部にあり、前記ドリフト領域は前記ドレイン領域の上部にあると共に、
    前記トレンチは前記第１の主面から前記第２の主面の方に向かい前記ソース領域、前記ボディ領域、前記ドリフト領域を介して延びている、請求項１ないし請求項４の何れかに記載の絶縁ゲート電界効果トランジスタ。
  6. 複数のセルを有し、各セルは前記絶縁トレンチにより囲まれたセルの中心にソース領域を有している、請求項５に記載の絶縁ゲート電界効果トランジスタ。
  7. 前記セルは、六角形の幾何学配置を有する、請求項６に記載の絶縁ゲート電界効果トランジスタ。
  8. 前記トレンチはその複数の側壁上にゲート酸化膜を有し、前記ドリフト領域に隣接する前記トレンチの前記基底は前記トレンチの何れかの側における前記側壁面上の前記ゲート酸化膜間をフィラー酸化膜で充填されている、請求項６または請求項７に記載の絶縁ゲート電界効果トランジスタ。
  9. 交互にトレンチおよびソース領域を用いて前記第１の主面を横切るストライプとして配置された、複数のセルを有する、請求項に記載の絶縁ゲート電界効果トランジスタ。
  10. 前記セルのピッチは０．２から０．７ミクロンの範囲内である、請求項６ないし請求項９の何れかに記載の絶縁ゲート電界効果トランジスタ。
JP2006540763A 2003-11-29 2004-11-26 トレンチｍｏｓｆｅｔ Withdrawn JP2007512701A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0327793.6A GB0327793D0 (en) 2003-11-29 2003-11-29 Trench mosfet
PCT/IB2004/052563 WO2005053033A2 (en) 2003-11-29 2004-11-26 Trench insulated gate field-effect transistor

Publications (1)

Publication Number Publication Date
JP2007512701A true JP2007512701A (ja) 2007-05-17

Family

ID=29798072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006540763A Withdrawn JP2007512701A (ja) 2003-11-29 2004-11-26 トレンチｍｏｓｆｅｔ

Country Status (6)

Country Link
US (1) US7696599B2 (ja)
EP (1) EP1692727A2 (ja)
JP (1) JP2007512701A (ja)
CN (1) CN100546046C (ja)
GB (1) GB0327793D0 (ja)
WO (1) WO2005053033A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009034449A1 (de) 2008-09-23 2010-05-12 Mitsubishi Electric Corp. Verfahren zum Herstellen eines Halbleiterchips und eines Halbleitermoduls
JP2013509720A (ja) * 2009-10-28 2013-03-14 ヴィシェイ−シリコニックス トレンチ金属酸化物半導体電界効果トランジスタ
US11127854B2 (en) 2019-09-05 2021-09-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US20120220092A1 (en) * 2009-10-21 2012-08-30 Vishay-Siliconix Method of forming a hybrid split gate simiconductor
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
WO2012158977A2 (en) 2011-05-18 2012-11-22 Vishay-Siliconix Semiconductor device
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
EP3183753A4 (en) 2014-08-19 2018-01-10 Vishay-Siliconix Electronic circuit
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
WO2022096088A1 (en) 2020-11-04 2022-05-12 Hitachi Energy Switzerland Ag Power field-effect transistor and manufacturing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132753A (en) * 1990-03-23 1992-07-21 Siliconix Incorporated Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6849898B2 (en) * 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
TWI241012B (en) * 2004-06-25 2005-10-01 Mosel Vitelic Inc Method of manufacturing power device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009034449A1 (de) 2008-09-23 2010-05-12 Mitsubishi Electric Corp. Verfahren zum Herstellen eines Halbleiterchips und eines Halbleitermoduls
US7989227B2 (en) 2008-09-23 2011-08-02 Mitsubishi Electric Corporation Method of manufacturing semiconductor chip and semiconductor module
JP2013509720A (ja) * 2009-10-28 2013-03-14 ヴィシェイ−シリコニックス トレンチ金属酸化物半導体電界効果トランジスタ
JP2015159299A (ja) * 2009-10-28 2015-09-03 ヴィシェイ−シリコニックス トレンチ金属酸化物半導体電界効果トランジスタ
US10026835B2 (en) 2009-10-28 2018-07-17 Vishay-Siliconix Field boosted metal-oxide-semiconductor field effect transistor
US11127854B2 (en) 2019-09-05 2021-09-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US11715793B2 (en) 2019-09-05 2023-08-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
GB0327793D0 (en) 2003-12-31
EP1692727A2 (en) 2006-08-23
WO2005053033A3 (en) 2006-03-09
CN1886836A (zh) 2006-12-27
US20070108515A1 (en) 2007-05-17
US7696599B2 (en) 2010-04-13
CN100546046C (zh) 2009-09-30
WO2005053033A2 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
US7408223B2 (en) Trench insulated gate field effect transistor
US20070126055A1 (en) Trench insulated gate field effect transistor
JP4564793B2 (ja) 多層拡張ドレイン構造を有する高電圧縦型トランジスタ
KR100607526B1 (ko) 연장된 트렌치와 도핑 영역을 갖는 모스-게이트 파워디바이스 및 그 성형공정
JP4284428B2 (ja) 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP4744057B2 (ja) 多層拡張ドレイン構造を有する高電圧ラテラルトランジスタ
US7465986B2 (en) Power semiconductor device including insulated source electrodes inside trenches
US6218228B1 (en) DMOS device structure, and related manufacturing process
KR100900852B1 (ko) 반도체 디바이스
EP1113501A2 (en) Power MOSFET having a trench gate electrode
US20130248982A1 (en) Semiconductor device with enhanced mobility and method
WO2005093841A2 (en) Trench insulated gate field effect transistor
KR100381845B1 (ko) 트렌치-게이트형파워mosfet
US20050029618A1 (en) Structure and method of forming a dual-trench field effect transistor
US8378392B2 (en) Trench MOSFET with body region having concave-arc shape
WO2008091269A1 (en) Superjunction power semiconductor device
JP2007512701A (ja) トレンチｍｏｓｆｅｔ
US6639276B2 (en) Power MOSFET with ultra-deep base and reduced on resistance
WO2007129261A2 (en) Trench field effect transistors
JP2006120894A (ja) 半導体装置
TWI473267B (zh) 金氧半場效電晶體元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091009