JP2021044518A - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP2021044518A
JP2021044518A JP2019167648A JP2019167648A JP2021044518A JP 2021044518 A JP2021044518 A JP 2021044518A JP 2019167648 A JP2019167648 A JP 2019167648A JP 2019167648 A JP2019167648 A JP 2019167648A JP 2021044518 A JP2021044518 A JP 2021044518A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
trench
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019167648A
Other languages
English (en)
Other versions
JP7278914B2 (ja
Inventor
真也 京極
Shinya Kyogoku
真也 京極
良介 飯島
Ryosuke Iijima
良介 飯島
真一 木本
Shinichi Kimoto
真一 木本
克久 田中
Katsuhisa Tanaka
克久 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019167648A priority Critical patent/JP7278914B2/ja
Priority to US16/797,643 priority patent/US11043586B2/en
Publication of JP2021044518A publication Critical patent/JP2021044518A/ja
Application granted granted Critical
Publication of JP7278914B2 publication Critical patent/JP7278914B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】オフリーク電流の低減が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有し、第１の面の側の第１のトレンチと、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間のｐ型の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間のｎ型の第３の炭化珪素領域と、第１の炭化珪素領域と第１のトレンチとの間のｐ型の第４の炭化珪素領域と、第１の炭化珪素領域と第１の面との間の第５の炭化珪素領域と、第４の炭化珪素領域と第５の炭化珪素領域との間に位置し、第４の炭化珪素領域との間に第１の炭化珪素領域を挟み、第１の炭化珪素領域よりもｎ型不純物濃度の高い第６の炭化珪素領域と、を有する炭化珪素層と、第１のトレンチの中に位置するゲート電極と、ゲート絶縁層と、第１の面の側に位置する第１の電極と、第２の面の側に位置する第２の電極と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この物性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
縦型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）において、低いオン抵抗を実現するために、トレンチの中にゲート電極を設けるトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、オン抵抗が低減される。ＭＯＳＦＥＴの消費電力を低減する観点から、ＭＯＳＦＥＴのオフ動作時のリーク電流（以下、オフリーク電流とも称する）を低減することが好ましい。
特開２０１８−２２８５２号公報
本発明が解決しようとする課題は、オフリーク電流の低減が可能な半導体装置を提供することにある。
実施形態の半導体装置は、第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、前記第１の面の側に位置し、前記第１の方向に延びる第１のトレンチと、ｎ型の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、前記第１の炭化珪素領域と前記第１のトレンチとの間に位置し、前記第２の炭化珪素領域のｐ型不純物濃度よりもｐ型不純物濃度の高いｐ型の第４の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の面からの距離が前記第２の面と前記第１のトレンチとの間の距離よりも小さく、前記第２の炭化珪素領域のｐ型不純物濃度よりもｐ型不純物濃度の高いｐ型の第５の炭化珪素領域と、前記第４の炭化珪素領域と前記第５の炭化珪素領域との間に位置し、前記第４の炭化珪素領域との間に前記第１の炭化珪素領域を挟み、前記第１の炭化珪素領域よりもｎ型不純物濃度の高い第６の炭化珪素領域と、を有する炭化珪素層と、前記第１のトレンチの中に位置するゲート電極と、前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、前記炭化珪素層の前記第１の面の側に位置する第１の電極と、前記炭化珪素層の前記第２の面の側に位置する第２の電極と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式平面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 比較例の半導体装置の模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の変形例の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の駆動装置の模式図。 第８の実施形態の車両の模式図。 第９の実施形態の車両の模式図。 第１０の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の画像上で計測することが可能である。また、例えば、ＳＩＭＳのプロファイルからで判断することが可能である。
なお、本明細書中でｐ型の炭化珪素領域の「ｐ型不純物濃度」とは、当該領域のｐ型不純物濃度から当該領域のｎ型不純物濃度を引いた正味（ｎｅｔ）のｐ型不純物濃度を意味する。また、ｎ型の炭化珪素領域の「ｎ型不純物濃度」とは、当該領域のｎ型不純物濃度から当該領域のｐ型不純物濃度を引いた正味（ｎｅｔ）のｎ型不純物濃度を意味する。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の方向及び第１の方向に直交する第２の方向に平行な第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１の面の側に位置し、第１の方向に延びる第１のトレンチと、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置するｐ型の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に位置するｎ型の第３の炭化珪素領域と、第１の炭化珪素領域と第１のトレンチとの間に位置し、第２の炭化珪素領域のｐ型不純物濃度よりもｐ型不純物濃度の高いｐ型の第４の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置し、第２の面からの距離が第１の面と第１のトレンチとの間の距離よりも小さく、第２の炭化珪素領域のｐ型不純物濃度よりもｐ型不純物濃度の高いｐ型の第５の炭化珪素領域と、第４の炭化珪素領域と第５の炭化珪素領域との間に位置し、第４の炭化珪素領域との間に第１の炭化珪素領域を挟み、第１の炭化珪素領域よりもｎ型不純物濃度の高い第６の炭化珪素領域と、を有する炭化珪素層と、第１のトレンチの中に位置するゲート電極と、ゲート電極と炭化珪素層との間に位置するゲート絶縁層と、炭化珪素層の第１の面の側に位置する第１の電極と、炭化珪素層の第２の面の側に位置する第２の電極と、を備える。
第１の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ１００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
図１は、第１の実施形態の半導体装置の模式断面図である。図２は、第１の実施形態の半導体装置の模式平面図である。
図１は、図２のＡＡ’断面図である。図２は、図１の第１の面Ｐ１上のパターンを示す。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、コンタクト領域１２ａを有する。
炭化珪素層１０は、ゲートトレンチ２１（第１のトレンチ）、コンタクトトレンチ２２（第２のトレンチ）、ｎ＋型のドレイン領域２４、ｎ−型のドリフト領域２６（第１の炭化珪素領域）、ｐ型のボディ領域２８（第２の炭化珪素領域）、ｎ＋型のソース領域３０（第３の炭化珪素領域）、ｐ＋型のゲートトレンチ底部領域３１（第４の炭化珪素領域）、ｐ＋型の電界緩和領域３２（第５の炭化珪素領域）、ｎ型の高濃度領域３３（第６の炭化珪素領域）を有する。
炭化珪素層１０は、ソース電極１２とドレイン電極１４との間に位置する。炭化珪素層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面Ｐ１を表面、第２の面Ｐ２を裏面とも称する。第２の面Ｐ２は、第１の面Ｐ１に対向する。
第１の方向及び第２の方向は第１の面Ｐ１に対して平行な方向である。また、第２の方向は第１の方向に直交する方向である。また、第３の方向は第１の面に対して垂直な方向である。第３の方向は第１の方向及び第２の方向に対して垂直な方向である。
以下、「深さ」とは、第１の面Ｐ１を基準とする深さを意味する。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。炭化珪素層１０の厚さは、例えば、５μｍ以上５００μｍ以下である。
第１の面Ｐ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。すなわち、法線が［０００１］方向のｃ軸に対し０度以上８度以下傾斜した面である。言い換えれば、（０００１）面に対するオフ角が０度以上８度以下である。また、第２の面Ｐ２は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。
（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。第１の面Ｐ１及び第２の面Ｐ２の傾斜方向は、例えば、［１１−２０］方向である。［１１−２０］方向は、ａ軸方向である。図１、図２では、例えば、図中に示す第２の方向がａ軸方向である。
ゲートトレンチ２１は、炭化珪素層１０の中に存在する。ゲートトレンチ２１は、炭化珪素層１０の第１の面Ｐ１の側に位置する。ゲートトレンチ２１は、炭化珪素層１０に形成された溝である。
ゲートトレンチ２１は、図２に示すように、第１の方向に延びる。ゲートトレンチ２１は、図２に示すようにストライプ形状を有する。
ゲートトレンチ２１は、図１、図２に示すように第２の方向に繰り返し配置される。ゲートトレンチ２１の深さは、例えば、１μｍ以上２μｍ以下である。ゲートトレンチ２１の第２の方向の幅は、例えば、０．５μｍ以上１μｍ以下である。
ゲートトレンチ２１は、ソース領域３０及びボディ領域２８を貫通する。
コンタクトトレンチ２２は、炭化珪素層１０の中に存在する。コンタクトトレンチ２２は、炭化珪素層１０の第１の面Ｐ１の側に位置する。コンタクトトレンチ２２は、炭化珪素層１０に形成された溝である。
コンタクトトレンチ２２は、図２に示すように、第１の方向に延びる。コンタクトトレンチ２２は、図２に示すようにストライプ形状を有する。
コンタクトトレンチ２２は、図１、図２に示すように第２の方向に繰り返し配置されるコンタクトトレンチ２２の深さは、例えば、１μｍ以上２μｍ以下である。コンタクトトレンチ２２の第２の方向の幅は、例えば、０．５μｍ以上１μｍ以下である。
コンタクトトレンチ２２は、ソース領域３０及びボディ領域２８を貫通する。
コンタクトトレンチ２２は、２つのゲートトレンチ２１の間に設けられる。コンタクトトレンチ２２の第２の方向の幅と、ゲートトレンチ２１の第２の方向の幅は、例えば、同一である。
コンタクトトレンチ２２の深さと、ゲートトレンチ２１の深さは、例えば、同一である。言い換えれば、第２の面Ｐ２からゲートトレンチ２１までの距離と、第２の面Ｐ２からコンタクトトレンチ２２までの距離は同一である。
ゲート電極１６は、ゲートトレンチ２１の中に位置する。ゲート電極１６は、ソース電極１２とドレイン電極１４との間に設けられる。ゲート電極１６は、第１の方向に延びる。
ゲート電極１６は、導電層である。ゲート電極１６は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
ゲート絶縁層１８は、ゲート電極１６と炭化珪素層１０との間に位置する。ゲート絶縁層１８は、ソース領域３０、ボディ領域２８、及び、ドリフト領域２６と、ゲート電極１６との間に設けられる。
ゲート絶縁層１８は、例えば、シリコン酸化膜である。ゲート絶縁層１８には、例えば、高誘電率絶縁膜を適用することも可能である。また、ゲート絶縁層１８には、例えば、シリコン酸化膜と高誘電率絶縁膜との積層膜を適用することも可能である。
層間絶縁層２０は、ゲート電極１６上に設けられる。層間絶縁層２０は、ゲート電極１６とソース電極１２との間に設けられる。
層間絶縁層２０の厚さは、例えば、ゲート絶縁層１８の厚さよりも厚い。層間絶縁層２０は、例えば、シリコン酸化膜である。層間絶縁層２０は、ゲート電極１６とソース電極１２を電気的に分離する。
ソース電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極１２は、炭化珪素層１０の第１の面Ｐ１の上に設けられる。ソース電極１２は、ソース領域３０、及び、電界緩和領域３２に接する。
ソース電極１２は、炭化珪素層１０の第１の面Ｐ１で、ソース領域３０に接する。
ソース電極１２の一部であるコンタクト領域１２ａは、コンタクトトレンチ２２の中に位置する。コンタクト領域１２ａは、コンタクトトレンチ２２の側面で、ソース領域３０に接する。コンタクト領域１２ａは、コンタクトトレンチ２２の側面及び底面で、電界緩和領域３２に接する。
ソース電極１２は、金属を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１２は、例えば、炭化珪素層１０に接する金属シリサイドや金属カーバイドを含んでも構わない。
ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２上に設けられる。ドレイン電極１４は、ドレイン領域２４に接する。
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド（ＮｉＳｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
ｎ＋型のドレイン領域２４は、炭化珪素層１０の第２の面Ｐ２側に設けられる。ドレイン領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２４のｎ型不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ｎ−型のドリフト領域２６は、ドレイン領域２４上に設けられる。ドリフト領域２６は、第１の面Ｐ１と、ドレイン領域２４との間に位置する。
ドリフト領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２６のｎ型不純物濃度は、ドレイン領域２４のｎ型不純物濃度よりも低い。ドリフト領域２６のｎ型不純物濃度は、例えば、４×１０１４ｃｍ−３以上１×１０１８ｃｍ−３以下である。
ｐ型のボディ領域２８は、ドリフト領域２６と第１の面Ｐ１との間に位置する。ボディ領域２８は、ゲートトレンチ２１とコンタクトトレンチ２２との間に位置する。
ボディ領域２８は、ＭＯＳＦＥＴ１００のチャネル形成領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、ボディ領域２８のゲート絶縁層１８と接する領域に電子が流れるチャネルが形成される。ボディ領域２８のゲート絶縁層１８と接する領域が、チャネル形成領域となる。
ボディ領域２８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域２８のｐ型不純物濃度は、例えば、５×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下である。
ボディ領域２８の深さは、ゲートトレンチ２１の深さよりも浅い。ボディ領域２８の深さは、例えば、０．４μｍ以上１．０μｍ以下である。
ボディ領域２８の深さ方向（第３の方向）の厚さは、例えば、０．１μｍ以上０．４μｍ以下である。
ｎ＋型のソース領域３０は、ボディ領域２８と第１の面Ｐ１との間に位置する。ソース領域３０は、ゲートトレンチ２１とコンタクトトレンチ２２との間に位置する。
ソース領域３０は、ソース電極１２に接する。ソース領域３０は、ゲート絶縁層１８に接する。
ソース領域３０は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域３０のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。ソース領域３０のｎ型不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ソース領域３０の深さは、ボディ領域２８の深さよりも浅い。ソース領域３０の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
ｐ＋型のゲートトレンチ底部領域３１は、ドリフト領域２６とゲートトレンチ２１との間に位置する。ゲートトレンチ底部領域３１は、ゲートトレンチ２１の底部に設けられる。ゲートトレンチ底部領域３１は、ゲート絶縁層１８に接する。
ゲートトレンチ底部領域３１は、ＭＯＳＦＥＴ１００のオフ動作時に、ゲート絶縁層１８に印加される電界を緩和する機能を有する。ゲートトレンチ底部領域３１は、例えば、ソース電極１２と同電位に固定される。
ゲートトレンチ底部領域３１は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ゲートトレンチ底部領域３１のｐ型不純物濃度は、例えば、ボディ領域２８のｐ型不純物濃度よりも高い。ゲートトレンチ底部領域３１のｐ型不純物濃度は、例えば、ボディ領域２８のｐ型不純物濃度の１０倍以上である。
ゲートトレンチ底部領域３１のｐ型不純物濃度は、例えば、電界緩和領域３２のｐ型不純物濃度よりも低い。ゲートトレンチ底部領域３１のｐ型不純物濃度は、例えば、５×１０１７ｃｍ−３以上５×１０１９ｃｍ−３以下である。
ｐ＋型の電界緩和領域３２は、コンタクトトレンチ２２とドリフト領域２６との間に位置する。電界緩和領域３２は、コンタクトトレンチ２２の底面に接する。電界緩和領域３２は、ソース電極１２のコンタクト領域１２ａに接する。
電界緩和領域３２は、コンタクトトレンチ２２とボディ領域２８との間に位置する。
電界緩和領域３２は、コンタクトトレンチ２２の側面に接する。
電界緩和領域３２の第２の面Ｐ２からの距離（図１中のｄ１）は、例えば、第２の面Ｐ２とゲートトレンチ２１との間の距離（図１中のｄ２）よりも小さい。言い換えれば、電界緩和領域３２の深さは、ゲートトレンチ２１の深さよりも深い。
電界緩和領域３２は、ＭＯＳＦＥＴ１００のオフ動作時に、ゲート絶縁層１８に印加される電界を緩和する機能を有する。電界緩和領域３２は、ソース電極１２と同電位に固定される。
電界緩和領域３２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。電界緩和領域３２のｐ型不純物濃度は、ボディ領域２８のｐ型不純物濃度よりも高い。電界緩和領域３２のｐ型不純物濃度は、例えば、ボディ領域２８のｐ型不純物濃度の１０倍以上である。電界緩和領域３２のｐ型不純物濃度は、例えば、５×１０１７ｃｍ−３以上５×１０２０ｃｍ−３以下である。
ｎ型の高濃度領域３３は、ゲートトレンチ底部領域３１と電界緩和領域３２との間に位置する。高濃度領域３３とゲートトレンチ底部領域３１との間に、ドリフト領域２６が挟まれる。高濃度領域３３とゲートトレンチ底部領域３１は離間している。
ｎ型の高濃度領域３３は、例えば、電界緩和領域３２に接する。ｎ型の高濃度領域３３は、例えば、ボディ領域２８に接する。高濃度領域３３は、例えば、ゲート絶縁層１８と離間している。
ｎ型の高濃度領域３３の深さは、例えば、ゲートトレンチ底部領域３１の深さよりも深い。ｎ型の高濃度領域３３の深さは、例えば、電界緩和領域３２の深さと同一である。ｎ型の高濃度領域３３の深さは、例えば、電界緩和領域３２の深さより浅くても構わない。
高濃度領域３３は、ＭＯＳＦＥＴ１００のオン動作時に、電界緩和領域３２から横方向（第２の方向）にドリフト領域２６に伸びる空乏層の伸びを抑制し、オン抵抗を低減する機能を有する。
高濃度領域３３は、例えば、窒素（Ｎ）をｎ型不純物として含む。高濃度領域３３のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。高濃度領域３３のｎ型不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。
高濃度領域３３のｎ型不純物濃度は、例えば、ドリフト領域２６のｎ型不純物濃度の２倍以上２０倍以下である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
第１の実施形態の半導体装置の製造方法は、第１の面と、第１の面に対向する第２の面と、第２の面と第１の面との間に位置するｎ型の第１の領域を有する炭化珪素層の第１の面の側に、第１のトレンチを形成し、炭化珪素層の第１の面の側に、第２のトレンチを形成し、第２のトレンチに、第１の面の法線に対して第１の角度で傾く方向でｐ型不純物をイオン注入し、ｐ型の第２の領域を形成し、第２のトレンチに、第１の面の法線に対して第２の角度で傾く方向でｎ型不純物をイオン注入し、第１の領域と第２の領域との間に第１の領域のｎ型不純物濃度よりもｎ型不純物濃度の高いｎ型の第３の領域を形成し、第１のトレンチの中にゲート絶縁層を形成し、第１のトレンチの中のゲート絶縁層の上にゲート電極を形成する。
図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８は、第１の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８は、図１に相当する断面を示す。
最初に、ｎ＋型のドレイン領域２４、及び、ドレイン領域２４の上にエピタキシャル成長により形成されたｎ−型のエピタキシャル層１１を有する炭化珪素層１０を準備する（図３）。エピタキシャル層１１の一部は、最終的に、ドリフト領域２６となる。エピタキシャル層１１は、第１の領域の一例である。
炭化珪素層１０は、第１の面（図３中“Ｐ１”）と第２の面（図３中“Ｐ２”）とを備える。以下、第１の面Ｐ１を表面、第２の面Ｐ２を裏面とも称する。
次に、エピタキシャル層１１に、イオン注入法により、ｐ型のボディ領域２８を形成する（図４）。
次に、エピタキシャル層１１に、イオン注入法により、ｎ＋型のソース領域３０を形成する（図５）。ソース領域３０は、ボディ領域２８と第１の面Ｐ１との間に形成される。
次に、炭化珪素層１０の表面に、マスク材５０を形成する（図６）。マスク材５０は、例えば、Ｃｈｅｍｉｃａｌ Ｖａｐｏｅｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）による膜の堆積、リソグラフィ法、及び、反応性イオンエッチング法（ＲＩＥ法）を用いた膜のパターニングにより形成される。マスク材５０は、例えば、シリコン酸化膜である。
次に、マスク材５０をマスクにゲートトレンチ２１（第１のトレンチ）及びコンタクトトレンチ２２（第２のトレンチ）を形成する（図７）。ゲートトレンチ２１及びコンタクトトレンチ２２は、ＲＩＥ法を用いて形成される。ゲートトレンチ２１及びコンタクトトレンチ２２は、ソース領域３０及びボディ領域２８を貫通するように形成される。
次に、炭化珪素層１０の上に、マスク材５１を形成する。マスク材５１は、コンタクトトレンチ２２を覆う。マスク材５１は、例えば、フォトレジストである。
次に、ｐ＋型のゲートトレンチ底部領域３１を形成する（図８）。ゲートトレンチ底部領域３１は、マスク材５１及びマスク材５０をマスクに、ゲートトレンチ２１に、イオン注入法によりｐ型不純物を注入して形成する。ｐ型不純物は、例えば、アルミニウムイオンである。
次に、マスク材５１を剥離する。次に、炭化珪素層１０の上に、マスク材５２を形成する（図９）。マスク材５２は、ゲートトレンチ２１を覆う。マスク材５２は、例えば、フォトレジストである。
次に、ｐ＋型の電界緩和領域３２を形成する（図１０）。電界緩和領域３２は、第２の領域の一例である。
電界緩和領域３２は、マスク材５２及びマスク材５０をマスクに、コンタクトトレンチ２２に、斜めイオン注入法によりｐ型不純物を注入して形成する。ｐ型不純物は、例えば、アルミニウムイオンである。アルミニウムイオンは、第１の面Ｐ１の法線（図１０中の点線）に対して第１の角度（図１０中のθ１）で傾く方向でイオン注入される。ｐ＋型の電界緩和領域３２は、炭化珪素層１０のコンタクトトレンチ２２の側面及び底面の近傍に形成される。
次に、ｎ型の高濃度領域３３を形成する（図１１）。高濃度領域３３は、第３の領域の一例である。高濃度領域３３は、エピタキシャル層１１（第１の領域）と電界緩和領域３２（第２の領域）との間に形成される。
高濃度領域３３は、マスク材５２及びマスク材５０をマスクに、コンタクトトレンチ２２に、斜めイオン注入法によりｎ型不純物を注入して形成する。ｎ型不純物は、例えば、窒素イオンである。窒素イオンは、第１の面Ｐ１の法線（図１１中の点線）に対して第２の角度（図１１中のθ２）で傾く方向でイオン注入される。
第２の角度θ２は、例えば、第１の角度θ１よりも大きい。言い換えれば、第１の角度θ１は、例えば、第２の角度θ２よりも小さい。
高濃度領域３３を形成する際のｎ型不純物のイオン注入の加速エネルギーは、例えば、電界緩和領域３２を形成する際のｐ型不純物のイオン注入の加速エネルギーよりも大きい。
高濃度領域３３のｎ型不純物濃度は、エピタキシャル層１１のｎ型不純物濃度よりも高い。
次に、マスク材５２及びマスク材５０を剥離する（図１２）。次に、ｎ型不純物及びｐ型不純物の活性化アニールを行う。
次に、ゲートトレンチ２１及びコンタクトトレンチ２２の中に、第１のシリコン酸化膜６０、及び、多結晶シリコン膜６１を形成する（図１３）。
第１のシリコン酸化膜６０、及び、多結晶シリコン膜６１は、例えば、ＣＶＤ法により形成される。第１のシリコン酸化膜６０の一部は、ゲート絶縁層１８となる。多結晶シリコン膜６１の一部はゲート電極１６となる。
次に、炭化珪素層１０の表面の多結晶シリコン膜６１を除去する（図１４）。炭化珪素層１０の表面の多結晶シリコン膜６１は、例えば、ドライエッチング法により除去される。多結晶シリコン膜６１の一部は、ゲートトレンチ２１及びコンタクトトレンチ２２の中に残る。
次に、炭化珪素層１０の表面に、マスク材５３を形成する。マスク材５３は、例えば、フォトレジストである。
マスク材５３は、ゲートトレンチ２１を覆う。マスク材５３は、ゲートトレンチ２１の中の多結晶シリコン膜６１を覆う。
次に、マスク材５３をマスクにコンタクトトレンチ２２の中の多結晶シリコン膜６１を除去する（図１５）。多結晶シリコン膜６１は、例えば、ドライエッチング法により除去される。
次に、マスク材５３を除去する。次に、第１のシリコン酸化膜６０、及び、多結晶シリコン膜６１の上に第２のシリコン酸化膜６２を形成する（図１６）。第２のシリコン酸化膜６２は、例えば、ＣＶＤ法により形成される。第２のシリコン酸化膜６２の一部は、層間絶縁層２０となる。
次に、第２のシリコン酸化膜６２の上に、マスク材５４を形成する。マスク材５４は、例えば、フォトレジストである。
次に、マスク材５４をマスクに、コンタクトトレンチ２２の中の第１のシリコン酸化膜６０、及び、第２のシリコン酸化膜６２を、除去する（図１７）。第１のシリコン酸化膜６０、及び、第２のシリコン酸化膜６２は、例えば、ウェットエッチング法により除去される。
次に、マスク材５４を除去する。次に、コンタクトトレンチ２２の中、及び、第２のシリコン酸化膜６２の上に、ソース電極１２を形成する（図１８）。ソース電極１２は、例えば、ＣＶＤ法により金属膜を堆積することで形成される。
その後、公知のプロセス技術を用いて、炭化珪素層１０の裏面にドレイン電極１４を形成する。
以上の製造方法により、図１及び図２に示すＭＯＳＦＥＴ１００が製造される。
次に、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
ＭＯＳＦＥＴ１００は、ゲートトレンチ２１の中にゲート電極１６が設けられたトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、ＭＯＳＦＥＴ１００のオン抵抗が低減される。
また、ＭＯＳＦＥＴ１００は、コンタクトトレンチ２２の中にソース電極１２の一部であるコンタクト領域１２ａを設ける。ＭＯＳＦＥＴ１００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。
コンタクトトレンチ２２の中にコンタクト領域１２ａを設けることで、ボディ領域２８及びソース領域３０への電気的接続をコンタクトトレンチ２２の側面で取ることができる。したがって、炭化珪素層１０の表面でのソース電極１２の接続面積が低減できる。よって、単位面積あたりのチャネル面積が増加し、ＭＯＳＦＥＴ１００のオン抵抗が低減される。
また、ＭＯＳＦＥＴ１００は、コンタクトトレンチ２２の底面及び側面の周りに、電界緩和領域３２を備える。したがって、ＭＯＳＦＥＴ１００のオフ動作時に、ゲート絶縁層１８に印加される電界が緩和される。よって、ゲート絶縁層１８の信頼性が向上する。
また、ＭＯＳＦＥＴ１００は、ゲートトレンチ２１の底部にゲートトレンチ底部領域３１を備える。したがって、ＭＯＳＦＥＴ１００のオフ動作時に、ゲート絶縁層１８に印加される電界が緩和される。よって、ゲート絶縁層１８の信頼性が向上する。
図１９は、比較例の半導体装置の模式断面図である。比較例の半導体装置は、ダブルトレンチ構造のＭＯＳＦＥＴ９００である。
比較例のＭＯＳＦＥＴ９００は、ゲートトレンチ２１とコンタクトトレンチ２２との間に、ｎ型の高濃度領域３３を備える。高濃度領域３３を備えることで、ゲートトレンチ２１とコンタクトトレンチ２２との間の領域の電気抵抗が低減される。したがって、ＭＯＳＦＥＴ９００のオン抵抗が低減する。
比較例のＭＯＳＦＥＴ９００は、ｎ型の高濃度領域３３とゲートトレンチ底部領域３１との間に、ドリフト領域２６が挟まれない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。言い換えれば、高濃度領域３３とゲートトレンチ底部領域３１が接する点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
ゲートトレンチ底部領域３１は、ｐ型不純物をイオン注入で高濃度にゲートトレンチ２１の下に注入することにより形成される。このため、ゲートトレンチ底部領域３１には、結晶欠陥が高密度で存在する。
ゲートトレンチ底部領域３１と高濃度領域３３との間のｐｎ接合は、濃度の高い領域が接することから急峻な接合となる。このため、ＭＯＳＦＥＴ９００のオフ動作時に、ｐｎ接合の電界強度が高くなり結晶欠陥に起因するリーク電流が大きくなる。すなわち、ＭＯＳＦＥＴ９００のオフリーク電流が大きくなる。
第１の実施形態のＭＯＳＦＥＴ１００は、ｎ型の高濃度領域３３とゲートトレンチ底部領域３１との間に、ドリフト領域２６が挟まれる。言い換えれば、高濃度領域３３とゲートトレンチ底部領域３１が離間する。ゲートトレンチ底部領域３１とドリフト領域２６との間のｐｎ接合は、ドリフト領域２６のｎ型不純物濃度が低いことから、ＭＯＳＦＥＴ９００の場合よりも緩やかな接合となる。したがって、ＭＯＳＦＥＴ１００のオフ動作時に、ｐｎ接合の電界強度が低くなり結晶欠陥に起因するリーク電流が低減する。よって、ＭＯＳＦＥＴ１００のオフリーク電流の低減が可能となる。
また、第１の実施形態のＭＯＳＦＥＴ１００は、ＭＯＳＦＥＴ９００と異なり、高濃度領域３３が、ゲート絶縁層１８に接していない。したがって、ドリフト領域２６の側からボディ領域２８に伸びる電界の伸びが抑制される。よって、ＭＯＳＦＥＴ９００と比較してショートチャネル効果が抑制される。
オフリーク電流の低減とオン抵抗低減の観点から、高濃度領域３３のｎ型不純物濃度は、４×１０１６ｃｍ−３以上４×１０１７ｃｍ−３以下であることが好ましい。
以上、第１の実施形態によれば、オフリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、第３の領域を形成した後に、第１のトレンチを形成する点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
以下、第２の実施形態の半導体装置の製造方法の一例について説明する。第２の実施形態の半導体装置の製造方法は、第１の実施形態のＭＯＳＦＥＴ１００を製造する製造方法である。
図２０、図２１、図２２、図２３、図２４は、第２の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図２０、図２１、図２２、図２３、図２４は、図１に相当する断面を示す。
ｎ＋型のソース領域３０を形成するまでは、第１の実施形態の半導体装置の製造方法と同様である。
次に、炭化珪素層１０の表面に、マスク材５５を形成する。マスク材５５は、例えば、ＣＶＤ法による膜の堆積、リソグラフィ法、及び、ＲＩＥ法を用いた膜のパターニングにより形成される。マスク材５０は、例えば、シリコン酸化膜である。
次に、マスク材５５をマスクにコンタクトトレンチ２２（第２のトレンチ）を形成する（図２０）。コンタクトトレンチ２２は、例えば、ＲＩＥ法により形成される。
次に、ｐ＋型の電界緩和領域３２を形成する（図２１）。電界緩和領域３２は、第２の領域の一例である。
電界緩和領域３２は、マスク材５５をマスクに、コンタクトトレンチ２２に、斜めイオン注入法によりｐ型不純物を注入して形成する。ｐ型不純物は、例えば、アルミニウムイオンである。アルミニウムイオンは、第１の面Ｐ１の法線（図２１中の点線）に対して第１の角度（図２１中のθ１）で傾く方向でイオン注入される。ｐ＋型の電界緩和領域３２は、炭化珪素層１０のコンタクトトレンチ２２の側面及び底面の近傍に形成される。
次に、ｎ型の高濃度領域３３を形成する（図２２）。高濃度領域３３は、第３の領域の一例である。高濃度領域３３は、エピタキシャル層１１（第１の領域）と電界緩和領域３２（第２の領域）との間に形成される。
高濃度領域３３は、マスク材５５をマスクに、コンタクトトレンチ２２に、斜めイオン注入法によりｎ型不純物を注入して形成する。ｎ型不純物は、例えば、窒素イオンである。窒素イオンは、第１の面Ｐ１の法線（図２２中の点線）に対して第２の角度（図２２中のθ２）で傾く方向でイオン注入される。
第２の角度θ２は、例えば、第１の角度θ１よりも大きい。言い換えれば、第１の角度θ１は、例えば、第２の角度θ２よりも小さい。
高濃度領域３３を形成する際のｎ型不純物のイオン注入の加速エネルギーは、例えば、電界緩和領域３２を形成する際のｐ型不純物のイオン注入の加速エネルギーよりも大きい。
高濃度領域３３のｎ型不純物濃度は、エピタキシャル層１１のｎ型不純物濃度よりも高い。
次に、マスク材５６を形成する。マスク材５６は、例えば、フォトレジストである。マスク材５６は、コンタクトトレンチ２２を覆う。
次に、ｐ＋型のゲートトレンチ底部領域３１を形成する（図２３）。ゲートトレンチ底部領域３１は、マスク材５６をマスクに、ゲートトレンチ２１に、イオン注入法によりｐ型不純物を注入して形成する。ｐ型不純物は、例えば、アルミニウムイオンである。
次に、マスク材５６を剥離する（図２４）。その後、第１の実施形態の半導体装置の製造方法と同様の製造方法により、図１及び図２に示すＭＯＳＦＥＴ１００が製造される。
第２の実施形態の半導体装置の製造方法では、第１の実施形態の半導体装置の製造方法と異なり、ゲートトレンチ２１とコンタクトトレンチ２２を独立に形成することが可能である。したがって、例えば、ゲートトレンチ２１と深さや側面のテーパ角などが異なるコンタクトトレンチ２２を形成することが容易となる。
以上、第２の実施形態によれば、オフリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。
（第３の実施形態）
第３の実施形態の半導体装置は、第６の炭化珪素領域は、ゲート絶縁層に接する点で第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第３の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
図２５は、第３の実施形態の半導体装置の模式断面図である。図２５は、第１の実施形態の図１に対応する図である。
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、コンタクト領域１２ａを有する。
炭化珪素層１０は、ゲートトレンチ２１（第１のトレンチ）、コンタクトトレンチ２２（第２のトレンチ）、ｎ＋型のドレイン領域２４、ｎ−型のドリフト領域２６（第１の炭化珪素領域）、ｐ型のボディ領域２８（第２の炭化珪素領域）、ｎ＋型のソース領域３０（第３の炭化珪素領域）、ｐ＋型のゲートトレンチ底部領域３１（第４の炭化珪素領域）、ｐ＋型の電界緩和領域３２（第５の炭化珪素領域）、ｎ型の高濃度領域３３（第６の炭化珪素領域）を有する。
ｎ型の高濃度領域３３は、ゲート絶縁層１８に接する。
ＭＯＳＦＥＴ２００は、ゲートトレンチ２１とコンタクトトレンチ２２との間の高濃度領域３３の占める面積が大きい。したがって、ゲートトレンチ２１とコンタクトトレンチ２２との間の領域の電気抵抗が更に低減される。したがって、ＭＯＳＦＥＴ２００のオン抵抗が低減する。
図２６は、第３の実施形態の変形例の半導体装置の模式断面図である。図２６は、第１の実施形態の図１に対応する図である。
変形例のＭＯＳＦＥＴ３００は、第２の面Ｐ２と高濃度領域３３との間の距離（図２６中のｄ３）が、ゲート絶縁層１８から電界緩和領域３２に向かって小さくなる。言い換えれば、高濃度領域３３の深さは、ゲートトレンチ２１からコンタクトトレンチ２２に向かって深くなる。
変形例のＭＯＳＦＥＴ３００によれば、ＭＯＳＦＥＴ２００に比べ、ゲートトレンチ底部領域３１と高濃度領域３３との間の距離が離れる。したがって、例えば、プロセスばらつきにより、ゲートトレンチ底部領域３１と高濃度領域３３とが接する可能性が低減する。
以上、第３の実施形態によれば、オフリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。また、オン抵抗の低減が可能なＭＯＳＦＥＴが実現できる。
（第４の実施形態）
第４の実施形態の半導体装置は、第１の炭化珪素領域は第１の部分と、第１の部分と第１の面との間に位置し、第１の部分のｎ型不純物濃度よりもｎ型不純物濃度の高い第２の部分を有し、第２の部分が第４の炭化珪素領域と第６の炭化珪素領域との間に位置する点で第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第４の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ４００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
図２７は、第４の実施形態の半導体装置の模式断面図である。図２７は、第１の実施形態の図１に対応する図である。
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、コンタクト領域１２ａを有する。
炭化珪素層１０は、ゲートトレンチ２１（第１のトレンチ）、コンタクトトレンチ２２（第２のトレンチ）、ｎ＋型のドレイン領域２４、ｎ−型のドリフト領域２６（第１の炭化珪素領域）、ｐ型のボディ領域２８（第２の炭化珪素領域）、ｎ＋型のソース領域３０（第３の炭化珪素領域）、ｐ＋型のゲートトレンチ底部領域３１（第４の炭化珪素領域）、ｐ＋型の電界緩和領域３２（第５の炭化珪素領域）、ｎ型の高濃度領域３３（第６の炭化珪素領域）を有する。ドリフト領域２６は、第１の部分２６ａと第２の部分２６ｂを有する。
ドリフト領域２６の第２の部分２６ｂは、第１の部分２６ａと第１の面Ｐ１との間に位置する。第２の部分２６ｂのｎ型不純物濃度は、第１の部分２６ａのｎ型不純物濃度よりも高い。第２の部分２６ｂがゲートトレンチ底部領域３１と高濃度領域３３との間に位置する。
第２の部分２６ｂのｎ型不純物濃度は、高濃度領域３３のｎ型不純物濃度より低い。
ＭＯＳＦＥＴ４００は、ゲートトレンチ底部領域３１と電界緩和領域３２との間のｎ型不純物濃度が高い。したがって、ＭＯＳＦＥＴ４００のオン抵抗が低減する。
以上、第４の実施形態によれば、オフリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。また、オン抵抗の低減が可能なＭＯＳＦＥＴが実現できる。
（第５の実施形態）
第５の実施形態の半導体装置は、第２の面から第６の炭化珪素領域までの距離は、第２の面から第５の炭化珪素領域までの距離よりも小さい点で第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第５の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ５００である。ＭＯＳＦＥＴ５００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ５００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ５００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
図２８は、第５の実施形態の半導体装置の模式断面図である。図２８は、第１の実施形態の図１に対応する図である。
ＭＯＳＦＥＴ５００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、コンタクト領域１２ａを有する。
炭化珪素層１０は、ゲートトレンチ２１（第１のトレンチ）、コンタクトトレンチ２２（第２のトレンチ）、ｎ＋型のドレイン領域２４、ｎ−型のドリフト領域２６（第１の炭化珪素領域）、ｐ型のボディ領域２８（第２の炭化珪素領域）、ｎ＋型のソース領域３０（第３の炭化珪素領域）、ｐ＋型のゲートトレンチ底部領域３１（第４の炭化珪素領域）、ｐ＋型の電界緩和領域３２（第５の炭化珪素領域）、ｎ型の高濃度領域３３（第６の炭化珪素領域）を有する。
第２の面Ｐ２から高濃度領域３３までの距離（図２８中のｄ４）は、第２の面Ｐ２から電界緩和領域３２までの距離（図２８中のｄ５）よりも小さい。言い換えれば、高濃度領域３３の深さは、電界緩和領域３２の深さよりも深い。高濃度領域３３は、例えば、電界緩和領域３２を覆う。
ＭＯＳＦＥＴ５００は、コンタクトトレンチ２２の下のｎ型不純物濃度が高い。したがって、ＭＯＳＦＥＴ５００のオン抵抗が低減する。
以上、第５の実施形態によれば、オフリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。また、オン抵抗の低減が可能なＭＯＳＦＥＴが実現できる。
（第６の実施形態）
第６の実施形態の半導体装置は、炭化珪素層が、第２のトレンチを有しない点で第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第６の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ６００である。ＭＯＳＦＥＴ６００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴであるＭＯＳＦＥＴ６００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
図２９は、第６の実施形態の半導体装置の模式断面図である。図２９は、第１の実施形態の図１に対応する図である。
ＭＯＳＦＥＴ６００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。
炭化珪素層１０は、ゲートトレンチ２１（第１のトレンチ）、ｎ＋型のドレイン領域２４、ｎ−型のドリフト領域２６（第１の炭化珪素領域）、ｐ型のボディ領域２８（第２の炭化珪素領域）、ｎ＋型のソース領域３０（第３の炭化珪素領域）、ｐ＋型のゲートトレンチ底部領域３１（第４の炭化珪素領域）、ｐ＋型の電界緩和領域３２（第５の炭化珪素領域）、ｎ型の高濃度領域３３（第６の炭化珪素領域）を有する。
ソース電極１２は、第１の面Ｐ１で電界緩和領域３２に接する。
以上、第６の実施形態によれば、オフリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。
（第７の実施形態）
第７の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図３０は、第７の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。
（第８の実施形態）
第８の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図３１は、第８の実施形態の車両の模式図である。第８の実施形態の車両１１００は、鉄道車両である。車両１１００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。
第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１１００の特性が向上する。
（第９の実施形態）
第９の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図３２は、第９の実施形態の車両の模式図である。第９の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１２００の車輪９０が回転する。
第９の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１２００の特性が向上する。
（第１０の実施形態）
第１０の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図３３は、第１０の実施形態の昇降機（エレベータ）の模式図である。第１０の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第１０の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１３００の特性が向上する。
以上、第１ないし第６の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、第７ないし第１０の実施形態においては、第１の実施形態の半導体装置を備える場合を例に説明したが、第３ないし第６の実施形態の半導体装置を適用することも可能である。
また、第７ないし第１０の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１２ａ コンタクト領域（一部）
１４ ドレイン電極（第２の電極）
１６ ゲート電極
１８ ゲート絶縁層
２１ ゲートトレンチ（第１のトレンチ）
２２ コンタクトトレンチ（第２のトレンチ）
２６ ドリフト領域（第１の炭化珪素領域、第１の領域）
２６ａ 第１の部分
２６ｂ 第２の部分
２８ ボディ領域（第２の炭化珪素領域）
３０ ソース領域（第３の炭化珪素領域）
３１ ゲートトレンチ底部領域（第４の炭化珪素領域）
３２ 電界緩和領域（第５の炭化珪素領域、第２の領域）
３３ 高濃度領域（第６の炭化珪素領域、第３の領域）
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
１０００ 駆動装置
１１００ 車両
１２００ 車両
１３００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面
θ１ 第１の角度
θ２ 第２の角度

Claims (14)

  1. 第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
    前記第１の面の側に位置し、前記第１の方向に延びる第１のトレンチと、
    ｎ型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、
    前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第１のトレンチとの間に位置し、前記第２の炭化珪素領域のｐ型不純物濃度よりもｐ型不純物濃度の高いｐ型の第４の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の面からの距離が前記第２の面と前記第１のトレンチとの間の距離よりも小さく、前記第２の炭化珪素領域のｐ型不純物濃度よりもｐ型不純物濃度の高いｐ型の第５の炭化珪素領域と、
    前記第４の炭化珪素領域と前記第５の炭化珪素領域との間に位置し、前記第４の炭化珪素領域との間に前記第１の炭化珪素領域を挟み、前記第１の炭化珪素領域よりもｎ型不純物濃度の高い第６の炭化珪素領域と、
    を有する炭化珪素層と、
    前記第１のトレンチの中に位置するゲート電極と、
    前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
    前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
    前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
    を備える半導体装置。
  2. 前記第１の面の側に位置し、前記第１の方向に延びる第２のトレンチを、更に備え、
    前記第１の電極の一部が前記第２のトレンチの中に位置し、
    前記第５の炭化珪素領域は、前記第１の炭化珪素領域と前記第２のトレンチとの間に位置する請求項１記載の半導体装置。
  3. 前記第６の炭化珪素領域は、前記ゲート絶縁層に接する請求項１又は請求項２記載の半導体装置。
  4. 前記第２の面と前記第６の炭化珪素領域との間の距離は、前記ゲート絶縁層から前記第５の炭化珪素領域に向かって小さくなる請求項３記載の半導体装置。
  5. 前記第１の炭化珪素領域は第１の部分と、前記第１の部分と前記第１の面との間に位置し、前記第１の部分のｎ型不純物濃度よりもｎ型不純物濃度の高い第２の部分を有し、前記第２の部分が前記第４の炭化珪素領域と前記第６の炭化珪素領域との間に位置する請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２の面から前記第６の炭化珪素領域までの距離は、前記第２の面から前記第５の炭化珪素領域までの距離よりも小さい請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 請求項１ないし請求項６いずれか一項記載の半導体装置を備えるインバータ回路。
  8. 請求項１ないし請求項６いずれか一項記載の半導体装置を備える駆動装置。
  9. 請求項１ないし請求項６いずれか一項記載の半導体装置を備える車両。
  10. 請求項１ないし請求項６いずれか一項記載の半導体装置を備える昇降機。
  11. 第１の面と、前記第１の面に対向する第２の面と、前記第２の面と前記第１の面との間に位置するｎ型の第１の領域を有する炭化珪素層の前記第１の面の側に、第１のトレンチを形成し、
    前記炭化珪素層の前記第１の面の側に、第２のトレンチを形成し、
    前記第２のトレンチに、前記第１の面の法線に対して第１の角度で傾く方向でｐ型不純物をイオン注入し、ｐ型の第２の領域を形成し、
    前記第２のトレンチに、前記第１の面の法線に対して第２の角度で傾く方向でｎ型不純物をイオン注入し、前記第１の領域と前記第２の領域との間に前記第１の領域のｎ型不純物濃度よりもｎ型不純物濃度の高いｎ型の第３の領域を形成し、
    前記第１のトレンチの中にゲート絶縁層を形成し、
    前記第１のトレンチの中の前記ゲート絶縁層の上にゲート電極を形成する半導体装置の製造方法。
  12. 前記第３の領域を形成した後に、前記第１のトレンチを形成する請求項１１記載の半導体装置の製造方法。
  13. 前記第２の角度は前記第１の角度より大きい請求項１１又は請求項１２記載の半導体装置の製造方法。
  14. 前記ｎ型不純物をイオン注入する際の加速エネルギーは、前記ｐ型不純物をイオン注入する際の加速エネルギーよりも大きい請求項１１ないし請求項１３いずれか一項記載の半導体装置の製造方法。

JP2019167648A 2019-09-13 2019-09-13 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Active JP7278914B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019167648A JP7278914B2 (ja) 2019-09-13 2019-09-13 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US16/797,643 US11043586B2 (en) 2019-09-13 2020-02-21 Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019167648A JP7278914B2 (ja) 2019-09-13 2019-09-13 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2021044518A true JP2021044518A (ja) 2021-03-18
JP7278914B2 JP7278914B2 (ja) 2023-05-22

Family

ID=74863158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019167648A Active JP7278914B2 (ja) 2019-09-13 2019-09-13 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US11043586B2 (ja)
JP (1) JP7278914B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023095363A1 (ja) * 2021-11-24 2023-06-01 株式会社デンソー 半導体装置とその製造方法
WO2024038681A1 (ja) * 2022-08-19 2024-02-22 富士電機株式会社 炭化珪素半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220052152A1 (en) * 2020-08-14 2022-02-17 Cree, Inc. Sidewall dopant shielding methods and approaches for trenched semiconductor device structures
CN114628515A (zh) * 2020-12-14 2022-06-14 深圳尚阳通科技有限公司 SiC MOSFET器件及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015141921A (ja) * 2014-01-27 2015-08-03 トヨタ自動車株式会社 半導体装置
JP2017152488A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置の製造方法および化合物半導体装置
JP2018014455A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018046163A (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP2014099670A (ja) 2011-02-02 2014-05-29 Rohm Co Ltd 半導体装置およびその製造方法
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP6802454B2 (ja) 2016-08-05 2020-12-16 富士電機株式会社 半導体装置およびその製造方法
JP6830627B2 (ja) 2016-12-22 2021-02-17 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP6930197B2 (ja) 2017-04-20 2021-09-01 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015141921A (ja) * 2014-01-27 2015-08-03 トヨタ自動車株式会社 半導体装置
JP2017152488A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置の製造方法および化合物半導体装置
JP2018014455A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018046163A (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023095363A1 (ja) * 2021-11-24 2023-06-01 株式会社デンソー 半導体装置とその製造方法
WO2024038681A1 (ja) * 2022-08-19 2024-02-22 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20210083101A1 (en) 2021-03-18
US11043586B2 (en) 2021-06-22
JP7278914B2 (ja) 2023-05-22

Similar Documents

Publication Publication Date Title
JP2018014455A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10199466B1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7278914B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11411084B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7458217B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN112310216A (zh) 半导体装置、逆变器电路、驱动装置、车辆及升降机
US11495665B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11201238B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7278902B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11398556B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11374122B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevating machine
JP7278913B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11764276B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230299192A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
US20230080779A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP7321820B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7242467B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230510

R151 Written notification of patent or utility model registration

Ref document number: 7278914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151