JP6373822B2 - シールドゲートを有する炭化珪素装置を形成する方法 - Google Patents
シールドゲートを有する炭化珪素装置を形成する方法 Download PDFInfo
- Publication number
- JP6373822B2 JP6373822B2 JP2015240816A JP2015240816A JP6373822B2 JP 6373822 B2 JP6373822 B2 JP 6373822B2 JP 2015240816 A JP2015240816 A JP 2015240816A JP 2015240816 A JP2015240816 A JP 2015240816A JP 6373822 B2 JP6373822 B2 JP 6373822B2
- Authority
- JP
- Japan
- Prior art keywords
- gate trench
- substrate
- forming
- region
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 136
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 45
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 144
- 239000010410 layer Substances 0.000 claims description 104
- 230000008569 process Effects 0.000 claims description 61
- 239000013078 crystal Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000002344 surface layer Substances 0.000 claims description 30
- 239000002019 doping agent Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 27
- 210000000746 body region Anatomy 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 230000007480 spreading Effects 0.000 claims description 4
- 238000003892 spreading Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 description 17
- 230000005684 electric field Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
また、本願は以下の態様を含む。
(態様1)
半導体装置を形成する方法であって、前記方法は、
炭化珪素半導体基板を形成する工程であって、前記基板の主面の下に互いに横方向に離間された複数の第1のドープ領域と、前記主面から前記第1のドープ領域の上に存在する第3のドープ領域へ延びる第2のドープ領域と、前記主面から前記第1のドープ領域へ延びる前記基板内の複数の第4のドープ領域とを有し、前記第2のドープ領域は第1の導電型を有し、前記第1のドープ領域、第3のドープ領域および第4のドープ領域は第2の導電型を有する、工程と、
前記第2、第3および第4のドープ領域内のドーパント原子を活性化するように前記基板をアニールする工程と
前記第2および第3のドープ領域を貫通して広がるゲートトレンチであって、前記第1のドープ領域のうちの1つの領域の一部の上に配置された下部を有するゲートトレンチを形成する工程と、
前記ゲートトレンチの側壁に沿って炭化珪素原子を再整列させるとともに前記ゲートトレンチの前記下部と側壁間に丸い角を形成するように非酸化物および非窒化物形成雰囲気内で高温工程を適用する工程と、
前記高温工程中に前記ゲートトレンチの前記側壁に沿って形成された表面層を前記基板から除去する工程とを含む方法。
(態様2)
前記表面層を除去する工程は、前記ゲートトレンチ内に犠牲酸化物層を形成するために前記表面層を酸化する工程と前記ゲートトレンチの少なくとも一部から前記犠牲酸化物層を除去する工程とを含む、態様1に記載の方法。
(態様3)
前記表面層を酸化する工程は前記ゲートトレンチ全体に前記犠牲酸化物層を敷き詰める工程を含み、
前記犠牲酸化物層を除去する工程は、前記ゲートトレンチの外側端が前記犠牲酸化物層を除去する工程後に前記犠牲酸化物層で敷き詰められるように前記ゲートトレンチの中央部からだけ前記犠牲酸化物層を除去する工程を含む、態様2に記載の方法。
(態様4)
前記中央部からだけ前記犠牲酸化物層を除去する工程は、前記ゲートトレンチの外側端を覆い前記中央部を露出するマスクを前記基板上に形成する工程と前記犠牲酸化物をエッチングして前記中央部から離す工程とを含む、態様3に記載の方法。
(態様5)
ゲート誘電体が前記中央部内の前記ゲートトレンチの前記下部および側壁に直接隣接するとともに前記犠牲酸化物層が前記下部および側壁と前記ゲートトレンチの前記外側端における前記ゲート誘電体との間に挿入されるように、前記犠牲酸化物層を除去した後に前記ゲートトレンチの全体にわたって前記ゲート誘電体を蒸着する工程と、
前記ゲート誘電体と前記炭化珪素半導体基板との界面を不動態化するように前記基板をガス雰囲気内でアニールする工程とをさらに含む態様3に記載の方法。
(態様6)
前記ゲート誘電体を蒸着する工程は、前記ゲートトレンチの前記下部に沿ってだけ第1の誘電体層を形成する工程と前記ゲートトレンチ内の誘電材料全体の厚さが前記側壁に沿った厚さよりも前記ゲートトレンチの前記下部においてより厚くなるように、前記第1の誘電体層の上および前記側壁に沿って第2の誘電体層を形成する工程とを含む、態様5に記載の方法。
(態様7)
前記表面層を酸化する工程は前記ゲートトレンチ全体に前記犠牲酸化物層を敷き詰める工程を含み、前記犠牲酸化物層を除去する工程は前記ゲートトレンチから前記犠牲酸化物層を完全に除去する工程を含む、態様2に記載の方法。
(態様8)
前記第1のドープ領域は前記基板中にドーパント原子を注入することにより形成され、前記ゲートトレンチは前記ドーパント原子の注入後に形成される、態様1に記載の方法。
(態様9)
前記第1のドープ領域を形成する工程は前記基板上に第1のマスクを形成する工程を含み、
前記ゲートトレンチを形成する工程は、前記第1のマスクを除去した後に前記基板上に第2のマスクを形成する工程と、前記第2および第3のドープ領域を含む前記基板の一部をエッチング除去する工程とを含む、態様8に記載の方法。
(態様10)
前記基板は、前記エッチング工程の処理公差内で前記ゲートトレンチの第1の側壁が前記基板の結晶面とほぼ整列するようにエッチングされ、
前記高温工程の時間、温度および雰囲気は前記第1の側壁が前記結晶面とより密接に整列されるように制御される、態様9に記載の方法。
(態様11)
前記基板は、前記第1の側壁が前記基板の(11−20)結晶面とほぼ整列するように前記主面に対して約86度の角度となるようにエッチングされ、
前記高温工程は、前記(11−20)結晶面に前記第1の側壁をより密接に整列させるために前記基板を約5〜7分間摂氏1400〜1600度の温度の水素またはアルゴンの雰囲気内に置く工程を含む、態様10に記載の方法。
(態様12)
前記ゲートトレンチは、前記第1の側壁が前記第1のドープ領域のうちの隣接領域同士間に存在する第1の下側角まで延びるようにおよび前記第2の側壁が前記第1のドープ領域のうちの1つの領域内に配置された第2の下側角まで延びるように形成される、態様11に記載の方法。
(態様13)
前記基板は、前記ゲートトレンチの第1の側壁が前記基板の(1−100)結晶面とほぼ整列し前記第2の側壁が前記基板の(−1100)結晶面とほぼ整列するようにエッチングされ、
前記高温工程の前記時間、温度および雰囲気は、前記第1の側壁および第2の側壁が前記(1−100)および(−1100)結晶面それぞれとより密接に整列されるように制御される、態様10に記載の方法。
(態様14)
前記ゲートトレンチ全体は、前記第1および第2の側壁の両方が前記第1のドープ領域から離間されるように前記第1のドープ領域のうちの隣接領域同士間に存在する前記基板の側部内に形成される、態様13に記載の方法。
(態様15)
前記ゲートトレンチは前記第2、第3および第4のドープ領域内のドーパント原子を活性化するように前記基板のアニール工程後に形成される、態様1に記載の方法。
(態様16)
主面を有する第1の導電型炭化珪素半導体基板から半導体装置を形成する方法であって、前記方法は、
前記主面の下に互いに横方向に離間された複数の第2の導電型埋め込み領域を形成する工程と、
前記基板内に第1の導電型ソース領域と第2の導電型ボディ領域を形成する工程であって、前記ソース領域は前記主面から前記ボディ領域へ延び、前記ボディ領域は前記埋め込み領域の上に配置される、工程と、
前記基板内に前記主面から前記第2の導電型埋め込み領域へ延びる第2の導電型コンタクト領域を形成する工程と、
前記ソース、ボディおよびコンタクト領域内のドーパント原子を活性化するように前記基板をアニールする工程と、
前記ソースおよびボディ領域を貫通して延びるゲートトレンチであって、前記埋め込み領域の一部の上に配置された下部を有するゲートトレンチを形成する工程と、
前記ゲートトレンチの側壁に沿って炭化珪素原子を再整列させるとともに前記ゲートトレンチの前記下部と側壁間に丸い角を形成するように非酸化物および非窒化物形成雰囲気内で高温工程を適用する工程と、
前記高温工程中に前記ゲートトレンチの前記側壁に沿って形成された表面層を前記基板から除去する工程とを含む方法。
(態様17)
前記表面層を除去する工程は前記ゲートトレンチ内に犠牲酸化物層を形成するために前記表面層を酸化する工程と前記ゲートトレンチの少なくとも一部から前記犠牲酸化物層を除去する工程とを含む、態様16に記載の方法。
(態様18)
前記ゲートトレンチは、前記ソース、ボディおよびコンタクト領域内のドーパント原子を活性化するように前記基板のアニール工程後に形成される、態様16に記載の方法。
102 基板
104 第1のドープ領域
105 主面
106 第2のドープ領域
108 ボディ領域
110 ゲートトレンチ
112 下部
114 ゲート電極
116 ゲート誘電体
118 ドリフト領域
120 ドレイン領域
122 コンタクト領域
124 側壁
126 犠牲酸化物層
128 第1の誘電体層
130 第1のマスク
132 開口
134 開口
136 第2の誘電体層
138 第2のマスク
140 開口
142 開口
144 第2の側壁
148 第1および第2の角
150 第2の角
152 マスク
154 中央部
1161 第1の誘電体層
1162 第2の誘電体層
Claims (18)
- 半導体装置を形成する方法であって、前記方法は、
炭化珪素半導体基板を形成する工程であって、前記基板の主面の下に互いに横方向に離間された複数の第1のドープ領域と、前記主面から前記第1のドープ領域の上に存在する第3のドープ領域へ延びる第2のドープ領域と、前記主面から前記第1のドープ領域へ延びる前記基板内の複数の第4のドープ領域とを有し、前記第2のドープ領域は第1の導電型を有し、前記第1のドープ領域、第3のドープ領域および第4のドープ領域は第2の導電型を有する、工程と、
前記第2、第3および第4のドープ領域内のドーパント原子を活性化するように前記基板をアニールする工程と
前記第2および第3のドープ領域を貫通して広がるゲートトレンチであって、前記第1のドープ領域のうちの1つの領域の一部の上に配置された下部を有するゲートトレンチを形成する工程と、
前記ゲートトレンチの側壁に沿って炭化珪素原子を再整列させるとともに前記ゲートトレンチの前記下部と側壁間に丸い角を形成するように非酸化物および非窒化物形成雰囲気内で高温工程を適用する工程と、
前記高温工程中に前記ゲートトレンチの前記側壁に沿って形成された表面層を前記基板から除去する工程とを含み、
前記ゲートトレンチを形成する工程と前記高温工程を適用する工程とは、前記第1のドープ領域の形成のあとになされ、
前記第4のドープ領域は、前記第1、第2、および第3のドープ領域に比べて高い濃度にドープされる、方法 - 前記表面層を除去する工程は、前記ゲートトレンチ内に犠牲酸化物層を形成するために前記表面層を酸化する工程と前記ゲートトレンチの少なくとも一部から前記犠牲酸化物層を除去する工程とを含む、請求項1に記載の方法。
- 前記表面層を酸化する工程は前記ゲートトレンチ全体に前記犠牲酸化物層を敷き詰める工程を含み、
前記犠牲酸化物層を除去する工程は、前記ゲートトレンチの外側端が前記犠牲酸化物層を除去する工程後に前記犠牲酸化物層で敷き詰められるように前記ゲートトレンチの中央部からだけ前記犠牲酸化物層を除去する工程を含む、請求項2に記載の方法。 - 前記中央部からだけ前記犠牲酸化物層を除去する工程は、前記ゲートトレンチの外側端を覆い前記中央部を露出するマスクを前記基板上に形成する工程と前記犠牲酸化物をエッチングして前記中央部から離す工程とを含む、請求項3に記載の方法。
- ゲート誘電体が前記ゲートトレンチの前記中央部内の前記下部および側壁に直接隣接するとともに前記犠牲酸化物層が前記外側端における前記ゲートトレンチの前記下部および側壁と前記ゲート誘電体との間に挿入されるように、前記犠牲酸化物層を除去した後に前記ゲートトレンチの全体にわたって前記ゲート誘電体を蒸着する工程と、
前記ゲート誘電体と前記炭化珪素半導体基板との界面を不動態化するように前記基板をガス雰囲気内でアニールする工程とをさらに含む請求項3に記載の方法。 - 前記ゲート誘電体を蒸着する工程は、前記ゲートトレンチの前記下部に沿ってだけ第1の誘電体層を形成する工程と前記ゲートトレンチ内の誘電材料全体の厚さが前記側壁に沿った厚さよりも前記ゲートトレンチの前記下部においてより厚くなるように、前記第1の誘電体層の上および前記側壁に沿って第2の誘電体層を形成する工程とを含む、請求項5に記載の方法。
- 前記表面層を酸化する工程は前記ゲートトレンチ全体に前記犠牲酸化物層を敷き詰める工程を含み、前記犠牲酸化物層を除去する工程は前記ゲートトレンチから前記犠牲酸化物層を完全に除去する工程を含む、請求項2に記載の方法。
- 前記第1のドープ領域は前記基板中にドーパント原子を注入することにより形成され、前記ゲートトレンチは前記ドーパント原子の注入後に形成される、請求項1に記載の方法。
- 前記第1のドープ領域を形成する工程は前記基板上に第1のマスクを形成する工程を含み、
前記ゲートトレンチを形成する工程は、前記第1のマスクを除去した後に前記基板上に第2のマスクを形成する工程と、前記第2および第3のドープ領域を含む前記基板の一部をエッチング除去する工程とを含む、請求項8に記載の方法。 - 前記基板は、前記エッチング工程の処理公差内で前記ゲートトレンチの第1の側壁が前記基板の結晶面と整合するようにエッチングされ、
前記高温工程の時間、温度および雰囲気は前記第1の側壁が前記結晶面と整合されるように制御される、請求項9に記載の方法。 - 前記基板は、前記第1の側壁が前記基板の(11−20)結晶面と整合するように前記主面に対して86度の角度となるようにエッチングされ、
前記高温工程は、前記(11−20)結晶面に前記第1の側壁を整合させるために前記基板を5〜7分間摂氏1400〜1600度の温度の水素またはアルゴンの雰囲気内に置く工程を含む、請求項10に記載の方法。 - 前記ゲートトレンチは、前記第1の側壁が前記第1のドープ領域のうちの隣接領域同士間に存在する第1の下側角まで延びるようにおよび第2の側壁が前記第1のドープ領域のうちの1つの領域内に配置された第2の下側角まで延びるように形成される、請求項11に記載の方法。
- 前記基板は、前記ゲートトレンチの第1の側壁が前記基板の(1−100)結晶面と整合し前記第2の側壁が前記基板の(−1100)結晶面と整合するようにエッチングされ、
前記高温工程の前記時間、温度および雰囲気は、前記第1の側壁および第2の側壁が前記(1−100)および(−1100)結晶面それぞれと整合されるように制御される、請求項10に記載の方法。 - 前記第2および第3のドープ領域を貫通して広がるゲートトレンチであって、前記第1のドープ領域のうちの1つの領域の一部の上に配置された下部を有するゲートトレンチを形成する工程に代えて、
前記ゲートトレンチ全体は、前記第1および第2の側壁の両方が前記第1のドープ領域から離間されるように前記第1のドープ領域のうちの隣接領域同士間に存在する前記基板の側部内に形成される、請求項13に記載の方法。 - 前記ゲートトレンチは前記第2、第3および第4のドープ領域内のドーパント原子を活性化するように前記基板のアニール工程後に形成される、請求項1に記載の方法。
- 主面を有する第1の導電型炭化珪素半導体基板から半導体装置を形成する方法であって、前記方法は、
前記主面の下に互いに横方向に離間された複数の第2の導電型埋め込み領域(104)を形成する工程と、
前記基板内に第1の導電型ソース領域(106)と第2の導電型ボディ領域(108)を形成する工程であって、前記ソース領域は前記主面から前記ボディ領域へ延び、前記ボディ領域は前記埋め込み領域の上に配置される、工程と、
前記基板内に前記主面から前記第2の導電型埋め込み領域へ延びる第2の導電型コンタクト領域(122)を形成する工程と、
前記ソース、ボディおよびコンタクト領域内のドーパント原子を活性化するように前記基板をアニールする工程と、
前記ソースおよびボディ領域を貫通して広がるゲートトレンチであって、前記埋め込み領域の一部の上に配置された下部を有するゲートトレンチを形成する工程と、
前記ゲートトレンチの側壁に沿って炭化珪素原子を再整列させるとともに前記ゲートトレンチの前記下部と側壁間に丸い角を形成するように非酸化物および非窒化物形成雰囲気内で高温工程を適用する工程と、
前記高温工程中に前記ゲートトレンチの前記側壁に沿って形成された表面層を前記基板から除去する工程とを含み、
前記ゲートトレンチを形成する工程と前記高温工程を適用する工程とは、第2の導電型埋め込み領域(104)を形成する工程の後になされ、
前記コンタクト領域は、前記ソース、ボディおよび埋め込み領域に比べて高い濃度にドープされる、方法。 - 前記表面層を除去する工程は前記ゲートトレンチ内に犠牲酸化物層を形成するために前記表面層を酸化する工程と前記ゲートトレンチの少なくとも一部から前記犠牲酸化物層を除去する工程とを含む、請求項16に記載の方法。
- 前記ゲートトレンチは、前記ソース、ボディおよびコンタクト領域内のドーパント原子を活性化するように前記基板のアニール工程後に形成される、請求項16に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/567,504 US9577073B2 (en) | 2014-12-11 | 2014-12-11 | Method of forming a silicon-carbide device with a shielded gate |
US14/567,504 | 2014-12-11 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017151252A Division JP6707498B2 (ja) | 2014-12-11 | 2017-08-04 | シールドゲートを有する炭化珪素装置を形成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115936A JP2016115936A (ja) | 2016-06-23 |
JP6373822B2 true JP6373822B2 (ja) | 2018-08-15 |
Family
ID=56082701
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015240816A Active JP6373822B2 (ja) | 2014-12-11 | 2015-12-10 | シールドゲートを有する炭化珪素装置を形成する方法 |
JP2017151252A Active JP6707498B2 (ja) | 2014-12-11 | 2017-08-04 | シールドゲートを有する炭化珪素装置を形成する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017151252A Active JP6707498B2 (ja) | 2014-12-11 | 2017-08-04 | シールドゲートを有する炭化珪素装置を形成する方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US9577073B2 (ja) |
JP (2) | JP6373822B2 (ja) |
CN (2) | CN113130634B (ja) |
DE (1) | DE102015121532B4 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6763779B2 (ja) | 2014-11-18 | 2020-09-30 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
DE102014117780B4 (de) | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
DE102014119465B3 (de) | 2014-12-22 | 2016-05-25 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas |
DE102016111998B4 (de) | 2016-06-30 | 2024-01-18 | Infineon Technologies Ag | Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen |
DE102018104581B4 (de) | 2017-03-24 | 2021-11-04 | Infineon Technologies Ag | Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren |
DE102017108738B4 (de) * | 2017-04-24 | 2022-01-27 | Infineon Technologies Ag | SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR |
US10431465B2 (en) * | 2017-09-18 | 2019-10-01 | Vanguard International Semiconductor Corporation | Semiconductor structures and methods of forming the same |
JP6896593B2 (ja) | 2017-11-22 | 2021-06-30 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
JP7166053B2 (ja) | 2017-12-21 | 2022-11-07 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
DE102018103973B4 (de) | 2018-02-22 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement |
DE102019111308A1 (de) | 2018-05-07 | 2019-11-07 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
US10580878B1 (en) * | 2018-08-20 | 2020-03-03 | Infineon Technologies Ag | SiC device with buried doped region |
JP2020047679A (ja) | 2018-09-14 | 2020-03-26 | 株式会社東芝 | 半導体装置 |
JP7030665B2 (ja) | 2018-09-15 | 2022-03-07 | 株式会社東芝 | 半導体装置 |
US11056586B2 (en) * | 2018-09-28 | 2021-07-06 | General Electric Company | Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices |
DE102018124740A1 (de) | 2018-10-08 | 2020-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements |
DE102018127797B4 (de) * | 2018-11-07 | 2022-08-04 | Infineon Technologies Ag | Einen siliziumcarbid-körper enthaltende halbleitervorrichtung |
US10985248B2 (en) | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
US10586845B1 (en) | 2018-11-16 | 2020-03-10 | Infineon Technologies Ag | SiC trench transistor device and methods of manufacturing thereof |
US10903322B2 (en) | 2018-11-16 | 2021-01-26 | Infineon Technologies Ag | SiC power semiconductor device with integrated body diode |
KR20200115753A (ko) | 2019-03-25 | 2020-10-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 표시 장치 및 이의 제조 방법 |
DE102019108062B4 (de) * | 2019-03-28 | 2021-06-10 | Infineon Technologies Ag | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren |
JP7242467B2 (ja) | 2019-08-02 | 2023-03-20 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
US11245016B2 (en) * | 2020-01-31 | 2022-02-08 | Alpha And Omega Semiconductor (Cayman) Ltd. | Silicon carbide trench semiconductor device |
CN114496795A (zh) * | 2021-12-30 | 2022-05-13 | 广东芯粤能半导体有限公司 | 半导体结构及其形成方法 |
CN115513061A (zh) * | 2022-11-22 | 2022-12-23 | 广东芯粤能半导体有限公司 | 半导体结构的制备方法及半导体结构 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6285060B1 (en) * | 1999-12-30 | 2001-09-04 | Siliconix Incorporated | Barrier accumulation-mode MOSFET |
JP2001358338A (ja) | 2000-06-14 | 2001-12-26 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
KR100385859B1 (ko) * | 2000-12-27 | 2003-06-02 | 한국전자통신연구원 | 트렌치 게이트 mosfet 전력소자 제조방법 |
JP4564362B2 (ja) * | 2004-01-23 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
US7532922B2 (en) | 2004-08-11 | 2009-05-12 | General Electric Company | System and method for translating medical imaging system patient tables |
JP4961668B2 (ja) * | 2005-01-11 | 2012-06-27 | 富士電機株式会社 | 半導体装置の製造方法 |
US7648877B2 (en) * | 2005-06-24 | 2010-01-19 | Fairchild Semiconductor Corporation | Structure and method for forming laterally extending dielectric layer in a trench-gate FET |
JP5509520B2 (ja) | 2006-12-21 | 2014-06-04 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2008177335A (ja) | 2007-01-18 | 2008-07-31 | Fuji Electric Device Technology Co Ltd | 炭化珪素絶縁ゲート型半導体装置。 |
JP4890407B2 (ja) | 2007-09-28 | 2012-03-07 | オンセミコンダクター・トレーディング・リミテッド | トレンチゲート型トランジスタ及びその製造方法 |
JP2009088186A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | トレンチゲート型トランジスタ及びその製造方法 |
US7582922B2 (en) | 2007-11-26 | 2009-09-01 | Infineon Technologies Austria Ag | Semiconductor device |
US7989882B2 (en) | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
US20090272982A1 (en) * | 2008-03-03 | 2009-11-05 | Fuji Electric Device Technology Co., Ltd. | Trench gate type semiconductor device and method of producing the same |
JP4877286B2 (ja) | 2008-07-08 | 2012-02-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
JP5531787B2 (ja) * | 2010-05-31 | 2014-06-25 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US8525254B2 (en) | 2010-08-12 | 2013-09-03 | Infineon Technologies Austria Ag | Silicone carbide trench semiconductor device |
JP5732790B2 (ja) | 2010-09-14 | 2015-06-10 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2014139956A (ja) | 2011-03-30 | 2014-07-31 | Hitachi Ltd | トレンチ型SiC半導体装置の製造方法 |
JP5673393B2 (ja) * | 2011-06-29 | 2015-02-18 | 株式会社デンソー | 炭化珪素半導体装置 |
JP5209152B1 (ja) | 2011-09-22 | 2013-06-12 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
JP5243671B1 (ja) * | 2011-11-21 | 2013-07-24 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US8637922B1 (en) | 2012-07-19 | 2014-01-28 | Infineon Technologies Ag | Semiconductor device |
JP6056292B2 (ja) * | 2012-09-12 | 2017-01-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US9293558B2 (en) | 2012-11-26 | 2016-03-22 | Infineon Technologies Austria Ag | Semiconductor device |
DE112013006262B4 (de) | 2012-12-28 | 2024-06-13 | Mitsubishi Electric Corporation | Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
JP6077380B2 (ja) * | 2013-04-24 | 2017-02-08 | トヨタ自動車株式会社 | 半導体装置 |
US9202882B2 (en) * | 2013-05-16 | 2015-12-01 | Infineon Technologies Americas Corp. | Semiconductor device with a thick bottom field plate trench having a single dielectric and angled sidewalls |
-
2014
- 2014-12-11 US US14/567,504 patent/US9577073B2/en active Active
-
2015
- 2015-12-10 JP JP2015240816A patent/JP6373822B2/ja active Active
- 2015-12-10 DE DE102015121532.2A patent/DE102015121532B4/de active Active
- 2015-12-10 CN CN202110393910.0A patent/CN113130634B/zh active Active
- 2015-12-10 CN CN201510917326.5A patent/CN105702715B/zh active Active
-
2017
- 2017-01-06 US US15/400,299 patent/US9960230B2/en active Active
- 2017-08-04 JP JP2017151252A patent/JP6707498B2/ja active Active
-
2018
- 2018-04-19 US US15/957,765 patent/US20180248000A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160172468A1 (en) | 2016-06-16 |
CN105702715A (zh) | 2016-06-22 |
JP2017204655A (ja) | 2017-11-16 |
US9960230B2 (en) | 2018-05-01 |
US20170117352A1 (en) | 2017-04-27 |
JP6707498B2 (ja) | 2020-06-10 |
US9577073B2 (en) | 2017-02-21 |
CN113130634A (zh) | 2021-07-16 |
US20180248000A1 (en) | 2018-08-30 |
DE102015121532A1 (de) | 2016-06-16 |
DE102015121532B4 (de) | 2018-11-22 |
CN113130634B (zh) | 2023-07-25 |
CN105702715B (zh) | 2021-05-25 |
JP2016115936A (ja) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373822B2 (ja) | シールドゲートを有する炭化珪素装置を形成する方法 | |
US10727330B2 (en) | Semiconductor device with diode region | |
US10700192B2 (en) | Semiconductor device having a source electrode contact trench | |
JP4309967B2 (ja) | 半導体装置およびその製造方法 | |
US8748977B2 (en) | Semiconductor device and method for producing same | |
US9893176B2 (en) | Silicon-carbide trench gate MOSFETs | |
CN110326109B (zh) | 功率半导体装置和用于制造功率半导体装置的方法 | |
JP2018082114A (ja) | 半導体装置の製造方法 | |
JP5676923B2 (ja) | 半導体装置の製造方法および半導体装置 | |
WO2013027471A1 (ja) | 半導体装置 | |
CN112786703A (zh) | 具有分级沟道的功率器件 | |
JP2013214551A (ja) | 半導体装置及びその製造方法 | |
JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5037103B2 (ja) | 炭化珪素半導体装置 | |
WO2014102994A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
CN109314142B (zh) | 短沟道沟槽功率mosfet | |
JP2021077674A (ja) | トレンチゲート型スイッチング素子とトレンチゲート型スイッチング素子製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170804 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170915 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20171020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6373822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |