CN112053932B - Mim电容的制作方法 - Google Patents

Mim电容的制作方法 Download PDF

Info

Publication number
CN112053932B
CN112053932B CN202010897047.8A CN202010897047A CN112053932B CN 112053932 B CN112053932 B CN 112053932B CN 202010897047 A CN202010897047 A CN 202010897047A CN 112053932 B CN112053932 B CN 112053932B
Authority
CN
China
Prior art keywords
reaction
layer
mim capacitor
electrode layer
cleaning treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010897047.8A
Other languages
English (en)
Other versions
CN112053932A (zh
Inventor
马莉娜
姚道州
肖培
戴鸿冉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp, Hua Hong Semiconductor Wuxi Co Ltd filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010897047.8A priority Critical patent/CN112053932B/zh
Publication of CN112053932A publication Critical patent/CN112053932A/zh
Application granted granted Critical
Publication of CN112053932B publication Critical patent/CN112053932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种MIM电容的制作方法，包括：通过光刻工艺在MIM电容薄膜上除目标区域的其它区域覆盖光阻，MIM电容薄膜从下至上依次包括第一电极层、电介质层和第二电极层；刻蚀至目标区域的电介质层的目标深度，去除目标区域的第二电极层；对刻蚀过程中产生的反应副产物进行第一次清除处理，第一次清除处理的反应气体包括氯气；对反应副产物进行第二次清除处理，第二次清除处理的反应气体包括氧气或氮气；去除光阻。本申请通过两次清除处理去除刻蚀过程中的反应副产物，第一次清除处理的反应气体包括氯气以清除反应副产物中的金属氯化物，第二次清除处理的反应气体包括氧气或氮气以去除氯碳化合物，从而能够较为彻底地清除反应副产物。

Description

MIM电容的制作方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种金属-介质层-金属(metal-insulator-metal，MIM)电容的制作方法。
背景技术
电容元件常应用于如射频、单片微波等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体(metal-oxide-semiconductor，MOS)电容、PN结(positivenegative junction)电容以及MIM电容等。
其中，MIM电容在某些特殊应用中能够提供优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低，而MIM电容可以提供较好的频率以及温度相关特性。此外，在半导体制造中，MIM电容可形成于层间金属以及金属互连制程中，也降低了与集成电路制造的前端工艺整合的困难度及复杂度。
在MIM电容的制造过程中，在对MIM电容薄膜进行刻蚀时，会产生反应副产物(polymer)。鉴于此，相关技术中，在进行刻蚀后，会通过包含四氟化碳(CF4)的反应气体对反应副产物中的金属氯化物进行清除(flush)。
然而，对于透光率较低的MIM电容元件(光阻覆盖率高)，通过包含四氟化碳的反应气体对反应副产物进行清除过程中，会增加氯碳化合物产生，因此清除效果较差，从而导致反应副产物残留较多，降低了器件的可靠性和制造良率。
发明内容
本申请提供了一种MIM电容的制作方法，可以解决相关技术中提供的MIM电容的制作方法所导致的器件的可靠性和良率较差的问题。
一方面，本申请实施例提供了一种MIM电容的制作方法，包括：
通过光刻工艺在MIM电容薄膜上除目标区域的其它区域覆盖光阻，所述MIM电容薄膜从下至上依次包括第一电极层、电介质层和第二电极层；
刻蚀至所述目标区域的电介质层的目标深度，去除所述目标区域的第二电极层；
对刻蚀过程中产生的反应副产物进行第一次清除处理，所述第一次清除处理的反应气体包括氯气(Cl2)；
对所述反应副产物进行第二次清除处理，所述第二次清除处理的反应气体包括氧气(O2)或氮气(N2)；
去除所述光阻。
可选的，所述电介质层从下而上包括氮化硅(SiN)层。
可选的，所述第一电极层从下而上依次包括铝(Al)层、钛(Ti)层和第一氮化钛(TiN)层。
可选的，所述第二电极层包括第二氮化钛层。
可选的，所述第一氮化钛层的厚度为200埃
Figure BDA0002658789110000021
至2000埃。
可选的，所述氮化硅层的厚度为50埃至1000埃。
可选的，所述钛层的厚度为50埃至500埃。
可选的，所述第二氮化钛层的厚度为500埃至3000埃。
本申请技术方案，至少包括如下优点：
在MIM电容的制作过程中，在对MIM电容薄膜刻蚀之后，通过两次清除处理去除刻蚀过程中的反应副产物，第一次清除处理的反应气体包括氯气以清除反应副产物中的金属氯化物，第二次清除处理的反应气体包括氧气或氮气以去除残余的氯碳化合物，从而能够较为彻底地清除反应副产物，提高了器件的可靠性和制造良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的MIM电容的制作方法的流程图；
图2至图6是本申请一个示例性实施例提供的MIM电容的制作过程示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的MIM电容的制作方法，该方法包括：
步骤101，通过光刻工艺在MIM电容薄膜上除目标区域的其它区域覆盖光阻，MIM电容薄膜从下至上依次包括第一电极层、电介质层和第二电极层。
参考图2，其示出了在MIM电容薄膜上覆盖光阻的剖面示意图。如图2所示，第二电极层230上除目标区域(如图2中虚线所示)外的其它区域覆盖有光阻201，MIM电容薄膜从下至上依次包括第一电极层210、电介质层220和第二电极层230。
可选的，第一电极层210从下而上依次包括铝层211、钛层212和第一氮化钛层213；可选的，钛层212的厚度为50埃至500埃；可选的，第一氮化钛213层的厚度为200埃至2000埃。
可选的，电介质层220包括氮化硅层；可选的，氮化硅层220的厚度为50埃至1000埃。
可选的，第二电极层230包括第二氮化钛层；可选的，第二氮化钛层的厚度为500埃至3000埃。
示例性的，步骤101中，“通过光刻工艺在MIM电容薄膜上除目标区域的其它区域覆盖光阻”包括但不限于：在第二电极层230上悬涂光阻；对目标区域依次进行曝光和显影。
步骤102，刻蚀至目标区域的电介质层的目标深度，去除目标区域的第二电极层。
参考图3，其示出了对目标区域进行刻蚀后的剖面示意图。如图3所示，目标区域的第二电极层230被刻蚀去除，一直刻蚀至目标区域的氮化硅层220中的目标深度h，在刻蚀过程中产生的反应副产物包括金属氯化物(例如氯钛化合物TiClx和/或氯硅化合物SiClx)2011和氯碳化合物(CClx)2012。
步骤103，对刻蚀过程中产生的反应副产物进行第一次清除处理，第一次清除处理的反应气体包括氯气。
参考图4，其示出了进行第一次清除处理的剖面示意图。如图4所示，通过第一清除处理，清除了反应副产物中的金属氯化物2011。
步骤104，对反应副产物进行第二次清除处理，第二次清除处理的反应气体包括氧气或氮气。
参考图5，其示出了进行第二次清除处理的剖面示意图。如图5所示，通过第二清除处理，清除了反应副产物中的氯碳化合物2012。通过包括氧气或氮气的反应气体对反应副产物进行清除处理，能够较为彻底地清除刻蚀过程中产生的反应副产物。
步骤105，去除光阻。
参考图6，其示出了去除光阻后的剖面示意图。
综上所述，本申请实施例中，通过在MIM电容的制作过程中，在对MIM电容薄膜刻蚀之后，通过两次清除处理去除刻蚀过程中的反应副产物，第一次清除处理的反应气体包括氯气以清除反应副产物中的金属氯化物，第二次清除处理的反应气体包括氧气或氮气以去除残余的氯碳化合物，从而能够较为彻底地清除反应副产物，提高了器件的可靠性和制造良率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种MIM电容的制作方法，其特征在于，包括：
通过光刻工艺在MIM电容薄膜上除目标区域的其它区域覆盖光阻，所述MIM电容薄膜从下至上依次包括第一电极层、电介质层和第二电极层；
刻蚀至所述目标区域的电介质层的目标深度，去除所述目标区域的第二电极层；
对刻蚀过程中产生的反应副产物进行第一次清除处理，所述第一次清除处理的反应气体包括氯气；
对所述反应副产物进行第二次清除处理，所述第二次清除处理的反应气体包括氧气或氮气；
去除所述光阻。
2.根据权利要求1所述的方法，其特征在于，所述电介质层包括氮化硅层。
3.根据权利要求2所述的方法，其特征在于，所述第一电极层从下而上依次包括铝层、钛层和第一氮化钛层。
4.根据权利要求3所述的方法，其特征在于，所述第二电极层包括第二氮化钛层。
5.根据权利要求4所述的方法，其特征在于，所述第一氮化钛层的厚度为200埃至2000埃。
6.根据权利要求5所述的方法，其特征在于，所述氮化硅层的厚度为50埃至1000埃。
7.根据权利要求6所述的方法，其特征在于，所述钛层的厚度为50埃至500埃。
8.根据权利要求7所述的方法，其特征在于，所述第二氮化钛层的厚度为500埃至3000埃。
CN202010897047.8A 2020-08-31 2020-08-31 Mim电容的制作方法 Active CN112053932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010897047.8A CN112053932B (zh) 2020-08-31 2020-08-31 Mim电容的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010897047.8A CN112053932B (zh) 2020-08-31 2020-08-31 Mim电容的制作方法

Publications (2)

Publication Number Publication Date
CN112053932A CN112053932A (zh) 2020-12-08
CN112053932B true CN112053932B (zh) 2022-07-19

Family

ID=73608250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010897047.8A Active CN112053932B (zh) 2020-08-31 2020-08-31 Mim电容的制作方法

Country Status (1)

Country Link
CN (1) CN112053932B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392897A (zh) * 2014-04-30 2015-03-04 上海华力微电子有限公司 Mim电容的制作方法
CN106876371A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 Mim电容的制造方法
CN111199953A (zh) * 2018-11-16 2020-05-26 无锡华润上华科技有限公司 一种mim电容及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268038B2 (en) * 2004-11-23 2007-09-11 Newport Fab, Llc Method for fabricating a MIM capacitor having increased capacitance density and related structure
US8110414B2 (en) * 2009-04-30 2012-02-07 Texas Instruments Incorporated Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392897A (zh) * 2014-04-30 2015-03-04 上海华力微电子有限公司 Mim电容的制作方法
CN106876371A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 Mim电容的制造方法
CN111199953A (zh) * 2018-11-16 2020-05-26 无锡华润上华科技有限公司 一种mim电容及其制作方法

Also Published As

Publication number Publication date
CN112053932A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
KR101090932B1 (ko) 캐패시터 및 그의 제조방법
US6867094B2 (en) Method of fabricating a stacked capacitor for a semiconductor device
US7202126B2 (en) Semiconductor device and method of manufacturing same
JP2009152618A (ja) 半導体ダイにおける、電圧依存性が低減した高密度複合ｍｉｍキャパシタ
US20070052107A1 (en) Multi-layered structure and fabricating method thereof and dual damascene structure, interconnect structure and capacitor
US7508023B2 (en) Capacitor structure and fabricating method thereof
CN111627812B (zh) 应用于mim电容的刻蚀方法
US8110414B2 (en) Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes
CN112053932B (zh) Mim电容的制作方法
JP4425707B2 (ja) 半導体装置およびその製造方法
CN112185888B (zh) Mim电容的形成方法和mim电容
KR20010077999A (ko) 누설 전류가 적은 금속-절연체-금속 용량 회로 제조 방법
CN112259520B (zh) Mim电容的形成方法
US6960504B2 (en) Method for fabricating capacitor
CN114141947A (zh) Mim电容的制作方法
JP2004349531A (ja) 半導体装置の製造方法
CN115410990A (zh) 后段工艺中的后刻蚀方法
JP3821120B2 (ja) 半導体装置の製造方法
CN116631991A (zh) Mim电容器的制备方法
CN112397386A (zh) Mim电容的制造方法
CN117479825A (zh) Mim电容器的制备方法
CN111128867B (zh) Mim电容的制造方法以及包含mim电容的器件
CN117650130A (zh) 一种mim电容制造方法
CN116504715A (zh) 金属互连结构的制作方法
CN111696953A (zh) Mim电容薄膜及器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant