CN116631991A - Mim电容器的制备方法 - Google Patents

Mim电容器的制备方法 Download PDF

Info

Publication number
CN116631991A
CN116631991A CN202310657793.3A CN202310657793A CN116631991A CN 116631991 A CN116631991 A CN 116631991A CN 202310657793 A CN202310657793 A CN 202310657793A CN 116631991 A CN116631991 A CN 116631991A
Authority
CN
China
Prior art keywords
etching
plate layer
layer
sccm
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310657793.3A
Other languages
English (en)
Inventor
姚智
赵雁雁
姚道州
汪健
王玉新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202310657793.3A priority Critical patent/CN116631991A/zh
Publication of CN116631991A publication Critical patent/CN116631991A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种MIM电容器的制备方法，包括：提供一衬底，衬底上形成有下极板层、中间介质层、上极板层和硬掩膜层；刻蚀硬掩膜层；对上极板层进行主刻蚀；以及对残留的上极板层进行辅刻蚀，其中参与辅刻蚀的气体包括：Cl2和CH4。本申请通过在辅刻蚀工艺中使用Cl2并引入CH4，主要有三个方面优势：第一，保留了Cl2对残留的上极板层足够强的刻蚀能力；第二，辅刻蚀不使用主刻蚀中的BCl3，从而避免了BCl2 +对于中间介质层的垂直轰击；第三，引入的CH4对中间介质层不具备刻蚀作用，CH4解离产生的保护性聚合物在刻蚀发生的同时，可以不断在中间介质层表面及侧壁进行沉积，从而对中间介质层的厚度完整性形成动态保护。

Description

MIM电容器的制备方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种MIM电容器的制备方法。
背景技术
MIM(Metal-Insulator-Metal)电容器通常包括：上极板、中间介质层和下极板层，为满足电容器件的可靠性、电性等要求，BEOL MIM电容器制程需要保证上极板刻蚀完全，且刻蚀后中间介质层仍有一定剩余。
在高C.R(Clear Ratio，清除比率)＞95％产品上，因刻蚀面积较大容易导致晶圆上出现上极板残留，上极板残留容易对电容器的可重复性&经时击穿(repeatability&TDDB)造成不良影响。
发明内容
本申请提供了一种MIM电容器的制备方法，可以解决高C.R产品中，因刻蚀面积较大造成MIM电容器上极板残留从而影响电容器性能的问题。
一方面，本申请实施例提供了一种MIM电容器的制备方法，包括：
提供一衬底，所述衬底上形成有下极板层、中间介质层、上极板层和硬掩膜层；
刻蚀所述硬掩膜层以露出所述上极板层；
对所述上极板层进行主刻蚀；以及，
对残留的所述上极板层进行辅刻蚀，以去除残留的所述上极板层以及动态保护所述中间介质层；
其中，对残留的所述上极板层进行辅刻蚀的过程中，参与辅刻蚀的气体包括：Cl2和CH4，并且不使用BCl3。
可选的，在所述MIM电容器的制备方法中，对所述上极板层进行主刻蚀的过程中，参与主刻蚀的气体包括：Cl2和BCl3，其中，Cl2的流量为60sccm～80sccm；BCl3的流量为60sccm～80sccm；源功率为500w～600w。
可选的，在所述MIM电容器的制备方法中，对残留的所述上极板层进行辅刻蚀的过程中，Cl2的流量为40sccm～60sccm；CH4的流量为5sccm～10sccm；源功率为300w～550w，偏置功率25w～40w。
可选的，在所述MIM电容器的制备方法中，对所述上极板层进行主刻蚀之后以及对残留的所述上极板层进行辅刻蚀之前，所述上极板层的残留厚度不超过所述上极板层的初始厚度的5％。
可选的，在所述MIM电容器的制备方法中，所述辅刻蚀的工艺时长为所述主刻蚀的工艺时长的5％～10％。
可选的，在所述MIM电容器的制备方法中，对所述上极板层进行主刻蚀之后以及对残留的所述上极板层进行辅刻蚀之前，残留的所述上极板层呈断续状或点状。
可选的，在所述MIM电容器的制备方法中，所述上极板层的材质和所述下极板层的材质均为氮化钛。
可选的，在所述MIM电容器的制备方法中，所述中间介质层的材质为氮化硅。
可选的，在所述MIM电容器的制备方法中，所述硬掩膜层的材质为氮化硅。
可选的，在所述MIM电容器的制备方法中，刻蚀所述硬掩膜层的过程中，参与刻蚀的气体包括：CF4和O2。
本申请技术方案，至少包括如下优点：
本发明提供一种MIM电容器的制备方法，包括：提供一衬底，衬底上形成有下极板层、中间介质层、上极板层和硬掩膜层；刻蚀硬掩膜层；对所述上极板层进行主刻蚀；以及对残留的所述上极板层进行辅刻蚀，其中参与辅刻蚀的气体包括：Cl2和CH4，并且不使用BCl3。本申请通过先对上极板层进行主刻蚀以去除大部分的上极板层，再对上极板层进行辅刻蚀，在辅刻蚀工艺中使用Cl2并引入CH4，第一，可以保留Cl2对残留的上极板层足够强的刻蚀能力；第二，辅刻蚀不使用主刻蚀中的BCl3，从而避免了BCl2 +对于中间介质层的垂直轰击；第三，引入的CH4对中间介质层不具备刻蚀作用，而且CH4解离产生的保护性聚合物(polymer)在刻蚀发生的同时，可以不断在中间介质层表面及侧壁进行沉积，从而对中间介质层的厚度完整性形成动态保护，改善了MIM电容器的可重复性以及经时击穿性能。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的MIM电容器的制备方法的流程图；
图2-图5是本发明实施例的制备MIM电容器的各工艺步骤中的半导体结构示意图；
其中，附图标记说明如下：
10-衬底，21-下极板层，22-中间介质层，23-上极板层，231-残留的上极板层，30-硬掩膜层，40-光刻胶层。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种MIM电容器的制备方法，参考图1，图1是本发明实施例的MIM电容器的制备方法的流程图，参考图2-图5，图2-图5是本发明实施例的制备MIM电容器的各工艺步骤中的半导体结构示意图。
所述MIM电容器的制备方法包括：
步骤S10：如图2所示，提供一衬底10，所述衬底10上形成有下极板层21、中间介质层22、上极板层23和硬掩膜层30。
在本实施例中，所述衬底10可以为已经制备一些膜层的半导体结构。
优选的，所述上极板层23的材质和所述下极板层21的材质均为氮化钛；所述中间介质层22的材质为氮化硅；所述硬掩膜层30的材质为氮化硅。
进一步的，在步骤S10之后，所述MIM电容器的制备方法还可以包括：在所述硬掩膜层30上形成光刻胶层40，所述光刻胶层40覆盖所述上极板层23。
进一步的，在形成光刻胶层40之后，所述MIM电容器的制备方法还可以包括：如图3所示，采用光刻工艺形成图案化的光刻胶层40。其中，图案化的光刻胶层40打开一窗口以进行后续的所述硬掩膜层30和所述上极板层23刻蚀。
步骤S20：如图4所示，刻蚀所述硬掩膜层30以露出所述上极板层23。
在本实施例中，刻蚀所述硬掩膜层30的过程中，参与刻蚀的气体包括：CF4和O2。
其中，CF4的流量为80sccm～105sccm，O2的流量为6sccm～13sccm；源功率为1100w～1350w，偏置功率50w～90w。其中，源功率和偏置功率均属于等离子体刻蚀的工艺参数。
步骤S30：如图4所示，对所述上极板层23进行主刻蚀，其中，主刻蚀工艺可以去除绝大部分厚度的所述上极板层23。
具体的，对所述上极板层23进行主刻蚀的过程中，参与主刻蚀的气体包括：Cl2和BCl3，其中，Cl2的流量为60sccm～80sccm；BCl3的流量为60sccm～80sccm；源功率为500w～600w。
优选的，对所述上极板层23进行主刻蚀之后以及对残留的所述上极板层23进行辅刻蚀之前，残留的所述上极板层23呈断续状或点状。
在本实施例中，对所述上极板层23进行主刻蚀之后以及对残留的所述上极板层23进行辅刻蚀之前，残留的所述上极板层23呈断续状。
步骤S40：如图5所示，对残留的所述上极板层23进行辅刻蚀，以去除残留的所述上极板层23以及动态保护所述中间介质层22。
其中，对残留的所述上极板层23进行辅刻蚀的过程中，参与辅刻蚀的气体包括：Cl2和CH4，并且不使用BCl3。
进一步的，对残留的所述上极板层23进行辅刻蚀的过程中，Cl2的流量为40sccm～60sccm；CH4的流量为5sccm～10sccm；源功率为300w～550w，偏置功率25w～40w。
具体的Cl2和CH4对残留的所述上极板层23进行辅刻蚀，涉及到的机理如下：
(1)TiN+Cl*→TiCl4；其中，氯离子对残留的上极板层23足够强的刻蚀能力，与TiN反应生成TiCl4，从而可以将残留的上极板层23去除干净；
(2)CH4→CxHy*；其中，CH4解离会产生CxHy*，CxHy*是保护性聚合物，在中间介质层22表面及侧壁进行沉积CxHy*对中间介质层22起到钝化保护作用。
在本实施例中，Cl2对残留的上极板层23足够强的刻蚀能力从而可以将残留的上极板层23去除干净，同时，还通入CH4参与辅刻蚀，CH4对中间介质层不具备刻蚀作用，而且CH4解离会产生保护性聚合物(polymer)，在刻蚀残留的上极板层23发生的同时，可以不断在中间介质层22表面及侧壁进行沉积一定厚度的保护性聚合物，刻蚀残留的上极板层23的同时只会不断地刻蚀保护性聚合物，可见，不断在中间介质层22表面及侧壁沉积保护性聚合物以及不断刻蚀消耗保护性聚合物，可以形成一种动态平衡，不会误刻蚀保护性聚合物底部的中间介质层22，从而对中间介质层22形成动态保护，从而保护了中间介质层22的厚度完整性，此外，避免了上极板层残留从而对电容器的repeatability&TDDB造成不良影响的情况。
优选的，对所述上极板层23进行主刻蚀之后以及对残留的所述上极板层23进行辅刻蚀之前，所述上极板层23的残留厚度不超过所述上极板层的初始厚度的5％。
较佳的，所述辅刻蚀的工艺时长为所述主刻蚀的工艺时长的5％～10％。
在本申请中，先对上极板层进行主刻蚀以去除绝大部分的上极板层，再对残留的上极板层进行辅刻蚀，在辅刻蚀工艺中使用Cl2并引入CH4，主要有三个方面优势：第一，保留了Cl2对残留的上极板层足够强的刻蚀能力；第二，辅刻蚀不使用主刻蚀中的BCl3，从而避免了BCl2 +对于中间介质层的垂直轰击；第三，引入的CH4对中间介质层不具备刻蚀作用，并且CH4解离产生的保护性聚合物(polymer)在刻蚀发生的同时，可以不断在中间介质层表面及侧壁进行沉积，从而对中间介质层的厚度完整性形成动态保护。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种MIM电容器的制备方法，其特征在于，包括：
提供一衬底，所述衬底上形成有下极板层、中间介质层、上极板层和硬掩膜层；
刻蚀所述硬掩膜层以露出所述上极板层；
对所述上极板层进行主刻蚀；以及，
对残留的所述上极板层进行辅刻蚀，以去除残留的所述上极板层以及动态保护所述中间介质层；
其中，对残留的所述上极板层进行辅刻蚀的过程中，参与辅刻蚀的气体包括：Cl2和CH4，并且不使用BCl3。
2.根据权利要求1所述的MIM电容器的制备方法，其特征在于，对所述上极板层进行主刻蚀的过程中，参与主刻蚀的气体包括：Cl2和BCl3，其中，参与主刻蚀的气体包括：Cl2和BCl3，其中，Cl2的流量为60sccm～80sccm；BCl3的流量为60sccm～80sccm；源功率为500w～600w。
3.根据权利要求1所述的MIM电容器的制备方法，其特征在于，对残留的所述上极板层进行辅刻蚀的过程中，Cl2的流量为40sccm～60sccm；CH4的流量为5sccm～10sccm；源功率为300w～550w，偏置功率25w～40w。
4.根据权利要求1所述的MIM电容器的制备方法，其特征在于，对所述上极板层进行主刻蚀之后以及对残留的所述上极板层进行辅刻蚀之前，所述上极板层的残留厚度不超过所述上极板层的初始厚度的5％。
5.根据权利要求1所述的MIM电容器的制备方法，其特征在于，所述辅刻蚀的工艺时长为所述主刻蚀的工艺时长的5％～10％。
6.根据权利要求1所述的MIM电容器的制备方法，其特征在于，对所述上极板层进行主刻蚀之后以及对残留的所述上极板层进行辅刻蚀之前，残留的所述上极板层呈断续状或点状。
7.根据权利要求1所述的MIM电容器的制备方法，其特征在于，所述上极板层的材质和所述下极板层的材质均为氮化钛。
8.根据权利要求1所述的MIM电容器的制备方法，其特征在于，所述中间介质层的材质为氮化硅。
9.根据权利要求1所述的MIM电容器的制备方法，其特征在于，所述硬掩膜层的材质为氮化硅。
10.根据权利要求1所述的MIM电容器的制备方法，其特征在于，刻蚀所述硬掩膜层的过程中，参与刻蚀的气体包括：CF4和O2。
CN202310657793.3A 2023-06-05 2023-06-05 Mim电容器的制备方法 Pending CN116631991A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310657793.3A CN116631991A (zh) 2023-06-05 2023-06-05 Mim电容器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310657793.3A CN116631991A (zh) 2023-06-05 2023-06-05 Mim电容器的制备方法

Publications (1)

Publication Number Publication Date
CN116631991A true CN116631991A (zh) 2023-08-22

Family

ID=87613252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310657793.3A Pending CN116631991A (zh) 2023-06-05 2023-06-05 Mim电容器的制备方法

Country Status (1)

Country Link
CN (1) CN116631991A (zh)

Similar Documents

Publication Publication Date Title
JP5273482B2 (ja) 半導体処理のための方法
KR0185489B1 (ko) 반도체장치의 제조방법
KR101090932B1 (ko) 캐패시터 및 그의 제조방법
JP2010503207A5 (zh)
KR20140089383A (ko) 수증기 처리를 이용하여 기판으로부터 재료 층을 제거하는 방법들
CN111627812B (zh) 应用于mim电容的刻蚀方法
KR100597155B1 (ko) 반도체 장치의 제조 방법
JP2003158181A (ja) 半導体素子の製造方法
TWI466161B (zh) 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法
US6271115B1 (en) Post metal etch photoresist strip method
JP4547289B2 (ja) 半導体装置の製造方法
TW200532790A (en) Chamber cleaning method
US6889697B2 (en) Post etching treatment process for high density oxide etcher
CN116631991A (zh) Mim电容器的制备方法
TW201707139A (zh) 半導體裝置之製造方法
US20050048786A1 (en) Methods of manufacturing semiconductor devices having capacitors
CN114388360A (zh) 一种铝衬垫刻蚀聚合物去除方法
TW582072B (en) Method for fabrication semiconductor device
CN117479825A (zh) Mim电容器的制备方法
CN112053932B (zh) Mim电容的制作方法
JP5955045B2 (ja) 半導体装置の製造方法及び半導体装置
JP2011243920A (ja) 半導体装置の製造方法
KR100248154B1 (ko) 식각용액
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
KR100567068B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination