CN111627812B - 应用于mim电容的刻蚀方法 - Google Patents
应用于mim电容的刻蚀方法 Download PDFInfo
- Publication number
- CN111627812B CN111627812B CN202010600395.4A CN202010600395A CN111627812B CN 111627812 B CN111627812 B CN 111627812B CN 202010600395 A CN202010600395 A CN 202010600395A CN 111627812 B CN111627812 B CN 111627812B
- Authority
- CN
- China
- Prior art keywords
- etching
- metal layer
- layer
- photoresist
- plate metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 238000005530 etching Methods 0.000 title claims abstract description 57
- 239000003990 capacitor Substances 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000006298 dechlorination reaction Methods 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 238000010926 purge Methods 0.000 claims abstract description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 8
- 239000000460 chlorine Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种应用于MIM电容的刻蚀方法，涉及半导体制造领域，该方法包括在半导体衬底上依次形成下极板金属层、介质层、上极板金属层；通过光刻工艺定义上极板图形；根据所述上极板图形刻蚀所述上极板金属层，以所述介质层为刻蚀停止层；利用CF4和Ar的混合气体吹扫所述半导体衬底；通过N个剥除过程去除所述上极板金属层上方的光刻胶，N为大于等于2的整数；每个剥除过程包括水蒸气除氯处理和光刻胶剥除处理；解决了目前刻蚀MIM电容的上极板过程中产生的聚合物容易粘附在上极板上，影响后续工艺的问题；达到了避免MIM电容的上极板在刻蚀后有聚合物附着，优化上极板刻蚀工艺的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种应用于MIM电容的刻蚀方法。
背景技术
电容是常用的无源器件之一，作为集成电路中的重要组成部分，被广泛应用于各种芯片中。集成电路芯片中的电容结构包括MIM(metal insulator metal,金属-绝缘层-金属)电容、PIP(poly insulator poly，多晶硅-绝缘层-多晶硅)电容、MOM(metal oxidemetal，金属-氧化物-金属)电容。
MIM电容包括下极板、上极板、位于上级板和下极板之间的介质层，MIM电容可在BEOL(Back End of Line，后端工艺)处理过程中制作。在MIM电容的刻蚀过程中，所使用的光刻胶种类为I-line(365nm)，厚度大约为1.1μm。目前MIM电容的上极板材料一般为氮化钛(TiN)，TiN的厚度较薄，在刻蚀过程中消耗的光刻胶的厚度大约为0.2μm左右，且在刻蚀过程中会产生含TiClx的聚合物，含TiClx的聚合物会覆盖在光刻胶上，对后续的微波干法刻蚀造成影响，此外，由于刻蚀过程中光刻胶的消耗量少，剩余的光刻胶在去胶过程中也会产生大量的聚合物。
因刻蚀产生的聚合物和去胶产生的聚合物结合，容易紧紧黏附在MIM电容的上极板上，会给后续的湿法清洗步骤造成负载(loading)过大的问题，还可能导致器件缺陷。
发明内容
为了解决相关技术中的问题，本申请提供了一种应用于MIM电容的刻蚀方法。该技术方案如下：
一方面，本申请实施例提供了一种应用于MIM电容的刻蚀方法，该方法包括：
在半导体衬底上依次形成下极板金属层、介质层、上极板金属层；
通过光刻工艺定义上极板图形；
根据上极板图形刻蚀上极板金属层，以介质层为刻蚀停止层；
利用CF4和Ar的混合气体吹扫半导体衬底；
通过N个剥除过程去除上极板金属层上方的光刻胶，N为大于等于2的整数；
其中，每个剥除过程包括水蒸气除氯处理和光刻胶剥除处理。
可选的，通过光刻工艺定义上极板图形，包括：
在半导体衬底上形成光刻胶层；
通过光刻工艺在光刻胶层形成上极板图形。
可选的，根据上极板图形刻蚀上极板金属层，包括：
利用BCl3和Cl2对上极板金属层进行刻蚀。
可选的，介质层的材料为氮化硅。
可选的，上极板金属层的材料为氮化钛。
可选的，下极板金属层的材料包括铝层、位于铝层上方的钛层、位于钛层上方的氮化钛层。
可选的，在每个剥除过程，利用干法刻蚀工艺刻蚀光刻胶两次。
可选的，该方法还包括：
刻蚀介质层和下极板金属层，形成MIM电容
本申请技术方案，至少包括如下优点：
通过在半导体衬底上依次形成下极板金属层、介质层、上极板金属层，通过光刻工艺定义上极板图形，根据上极板图形刻蚀上极板金属层，以介质层为刻蚀停止层，利用CF4和Ar的混合气体吹扫半导体衬底，通过N个剥除过程去除上极板金属层上方的光刻胶，每个剥除过程包括水蒸气除氯处理和光刻胶剥除处理；解决了目前刻蚀MIM电容的上极板过程中产生的聚合物容易粘附在上极板上，影响后续工艺的问题；达到了避免MIM电容的上极板在刻蚀后有聚合物附着，优化上极板刻蚀工艺的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种应用于MIM电容的刻蚀方法的流程图；
图2是本申请实施例提供的应用于MIM电容的刻蚀方法的实施示意图；
图3是本申请实施例提供的应用于MIM电容的刻蚀方法的实施示意图；
图4是本申请实施例提供的应用于MIM电容的刻蚀方法的实施示意图；
图5是本申请实施例提供的应用于MIM电容的刻蚀方法的实施示意图；
图6是本申请实施例提供的一种MIM电容在制造过程中的结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种应用于MIM电容的刻蚀方法的流程图，该方法至少包括如下步骤：
步骤101，在半导体衬底上依次形成下极板金属层、介质层、上极板金属层。
步骤102，通过光刻工艺定义上极板图形。
在衬底上涂布光刻胶，并通过掩膜版曝光，显影后，掩膜版上的上极板图形被转移到光刻胶中。
如图2所示，下极板金属层21的上方为介质层22，介质层22的上方为上极板金属层23，上极板金属层23的上方形成有光刻胶24。
步骤103，根据上极板图形刻蚀上极板金属层，以介质层为刻蚀停止层。
如图3所示，上极板金属层23被刻蚀，形成MIM电容的上极板。由于上极板金属层23的厚度远小于光刻胶24的厚度，上极板金属层23刻蚀完成后，还残留有较多的光刻胶，在刻蚀过程中产生含TiClx的聚合物25，含TiClx的聚合物25覆盖在光刻胶24上。
步骤104，利用CF4和Ar的混合气体吹扫半导体衬底。
利用CF4和Ar的混合气体中的F+刻蚀清除大部分含TiClx的聚合物。
如图4所示，经过CF4和Ar的混合气体吹扫后，光刻胶24表面附着的大部分含TiClx的聚合物被去除，只有很少的TiClx的聚合物25残留。
步骤105，通过N个剥除过程去除上极板金属层上方的光刻胶。
N为大于等于2的整数。
比如，通过2个剥除过程去除上极板金属层上方的光刻胶，或者，通过3个剥除过程去除上极板金属层上方的光刻胶。剥除过程的循环次数根据实际情况确定，本申请实施例对此不作限定。
每个剥除过程的处理步骤相同，每个剥除过程包括水蒸气除氯处理和光刻胶剥除处理；水蒸气除氯处理在光刻胶剥除处理之前进行。
上极板金属层上方的光刻胶在每个剥除过程被去除一部分，在N个剥除过程结束时，上极板金属层上方的光刻胶被全部去除。
通过循环剥除过程，去除上极板表面的光刻胶和聚合物，令上极板表面干净。
在每个剥除阶段，先引出大量水蒸气，利用水蒸气中的氢替换残留的含TiClx聚合物中的氯，帮助去除含TiClx的聚合物，然后再对光刻胶进行剥除，由于含TiClx的聚合物被去除，光刻胶在去胶过程中产生的聚合物不会与含TiClx的聚合物结合；同时增加光刻胶的去胶次数，加强剥除粘附在上极板上的聚合物，令上极板表面干净。
如图5所示，上极板金属层23上方的光刻胶被去除，上极板金属层23上没有粘附聚合物。
综上所述，本申请实施例提供的应用于MIM电容的刻蚀方法，通过在半导体衬底上依次形成下极板金属层、介质层、上极板金属层，通过光刻工艺定义上极板图形，根据上极板图形刻蚀上极板金属层，以介质层为刻蚀停止层，利用CF4和Ar的混合气体吹扫半导体衬底，通过N个剥除过程去除上极板金属层上方的光刻胶，每个剥除过程包括水蒸气除氯处理和光刻胶剥除处理；解决了目前刻蚀MIM电容的上极板过程中产生的聚合物容易粘附在上极板上，影响后续工艺的问题；达到了避免MIM电容的上极板在刻蚀后有聚合物附着，优化上极板刻蚀工艺的效果。
在基于图1所示实施例的可选实施例中，在每个剥除过程，利用干法刻蚀工艺刻蚀光刻胶两次。
在一个例子中，通过2次剥除过程去除上极板金属层上方的光刻胶；进行第一次剥除过程，即引入大量水蒸气进行水蒸气除氯处理，利用干法刻蚀第一次刻蚀光刻胶，再利用干法刻蚀第二次刻蚀光刻胶，此时上极板金属层上方的光刻胶被去除一部分，光刻胶的厚度减少；进行第二次剥除过程，即引入大量水蒸气进行水蒸气除氯处理，利用干法刻蚀第一次刻蚀光刻胶，再利用干法刻蚀第二次刻蚀光刻胶，刻蚀完成后，上极板金属层上方的光刻胶被完全去除。
在基于图1所示实施例的可选实施例中，“通过光刻工艺定义上极板图形”，也即上述步骤102，可以通过如下步骤实现：
步骤1021，在半导体衬底上形成光刻胶层。
步骤1022，通过光刻工艺在光刻胶层形成上极板图形。
在基于图1所示实施例的可选实施例中，“根据上极板图形刻蚀上极板金属层”，也即上述步骤103，可以通过如下方式实现：
利用BCl3和Cl2对上极板金属层进行刻蚀。
可选的，利用BCl3和Cl2对上极板金属层进行主刻蚀，再利用BCl3和Cl2对上极板金属层进行回刻蚀。
在基于图1所示实施例的可选实施例中，介质层的材料为氮化硅或氮氧化硅。
在一个例子中，介质层的厚度为330A。
在基于图1所示实施例的可选实施例中，上极板金属层的材料为氮化钛。
在一个例子中上极板金属层的厚度为1000A。
在基于图1所示实施例的可选实施例中，下极板金属层21的材料包括铝层211、位于铝层211上方的钛层212、位于钛层212上方的氮化钛层213，如图6所示。
在一个例子中，下极板金属层中钛层的厚度为100A，下极板金属层中氮化钛层的厚度为350A。
在基于图1所示实施例的可选实施例中，该方法还包括：刻蚀介质层和下极板金属层，形成MIM电容。
可选的，在MIM电容的上极板形成后，先在衬底表面形成一层介质抗反射层，然后通过光刻工艺定义出下极板图形，然后以光刻胶为掩膜依次刻蚀介质层和下极板金属层，形成MIM电容。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种应用于MIM电容的刻蚀方法，其特征在于，所述方法包括：
在半导体衬底上依次形成下极板金属层、介质层、上极板金属层；
通过光刻工艺定义上极板图形；
根据所述上极板图形刻蚀所述上极板金属层，以所述介质层为刻蚀停止层；
利用CF4和Ar的混合气体吹扫所述半导体衬底；
通过N个剥除过程去除所述上极板金属层上方的光刻胶，N为大于等于2的整数；
其中，每个剥除过程包括水蒸气除氯处理和利用干法刻蚀工艺对所述光刻胶进行两次刻蚀。
2.根据权利要求1所述的方法，其特征在于，所述通过光刻工艺定义上极板图形，包括：
在所述半导体衬底上形成光刻胶层；
通过光刻工艺在所述光刻胶层形成所述上极板图形。
3.根据权利要求1所述的方法，其特征在于，所述根据所述上极板图形刻蚀所述上极板金属层，包括：
利用BCl3和Cl2对所述上极板金属层进行刻蚀。
4.根据权利要求1所述的方法，其特征在于，所述介质层的材料为氮化硅。
5.根据权利要求1所述的方法，其特征在于，所述上极板金属层的材料为氮化钛。
6.根据权利要求1所述的方法，其特征在于，所述下极板金属层的材料包括铝层、位于所述铝层上方的钛层、位于所述钛层上方的氮化钛层。
7.根据权利要求1至6任一所述的方法，其特征在于，所述方法还包括：
刻蚀所述介质层和所述下极板金属层，形成MIM电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010600395.4A CN111627812B (zh) | 2020-06-28 | 2020-06-28 | 应用于mim电容的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010600395.4A CN111627812B (zh) | 2020-06-28 | 2020-06-28 | 应用于mim电容的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111627812A CN111627812A (zh) | 2020-09-04 |
| CN111627812B true CN111627812B (zh) | 2022-10-25 |
Family
ID=72272117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010600395.4A Active CN111627812B (zh) | 2020-06-28 | 2020-06-28 | 应用于mim电容的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111627812B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185887B (zh) * | 2020-09-08 | 2022-09-20 | 华虹半导体(无锡)有限公司 | Mim电容的制造方法 |
| CN112259524A (zh) * | 2020-10-30 | 2021-01-22 | 华虹半导体(无锡)有限公司 | 铜互连工艺中mim电容的制作方法 |
| CN112635669A (zh) * | 2020-12-14 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 电容极板接触孔的刻蚀方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273330A (ja) * | 2002-03-15 | 2003-09-26 | Matsushita Electric Ind Co Ltd | 容量素子の製造方法 |
| KR20100077738A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 동부하이텍 | 엠아이엠 커패시터의 제조 방법 |
| CN108417497B (zh) * | 2018-02-07 | 2019-11-15 | 信利（惠州）智能显示有限公司 | 一种ltps背板布线的刻蚀工艺 |
-
2020
- 2020-06-28 CN CN202010600395.4A patent/CN111627812B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111627812A (zh) | 2020-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111627812B (zh) | 应用于mim电容的刻蚀方法 | |
| US7628866B2 (en) | Method of cleaning wafer after etching process | |
| CN109243971B (zh) | 一种半导体器件介质膜低角度蚀刻方法 | |
| US6458650B1 (en) | CU second electrode process with in situ ashing and oxidation process | |
| US6410424B1 (en) | Process flow to optimize profile of ultra small size photo resist free contact | |
| US20080160768A1 (en) | Method of manufacturing gate dielectric layer | |
| KR20040010871A (ko) | 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법 | |
| KR100551326B1 (ko) | 캐패시터를 갖는 반도체 소자 제조 방법 | |
| KR100816247B1 (ko) | Ｍｉｍ 캐패시터 및 그 제조방법 | |
| US20090160022A1 (en) | Method of fabricating mim structure capacitor | |
| TW350118B (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100613573B1 (ko) | 반도체 소자의 제조방법 | |
| CN104752154A (zh) | 电容器的制作方法 | |
| CN112185887B (zh) | Mim电容的制造方法 | |
| KR100474558B1 (ko) | 반도체소자 제조방법 | |
| CN112201615B (zh) | 半导体器件的焊盘制造方法及半导体器件制造方法 | |
| KR100925031B1 (ko) | 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100329072B1 (ko) | 반도체소자의캐패시터제조방법 | |
| CN116631991A (zh) | Mim电容器的制备方法 | |
| KR100472034B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
| KR100338814B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010063707A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20040001227A (ko) | 캐패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |