KR20100077738A - 엠아이엠 커패시터의 제조 방법 - Google Patents
엠아이엠 커패시터의 제조 방법 Download PDFInfo
- Publication number
- KR20100077738A KR20100077738A KR1020080135766A KR20080135766A KR20100077738A KR 20100077738 A KR20100077738 A KR 20100077738A KR 1020080135766 A KR1020080135766 A KR 1020080135766A KR 20080135766 A KR20080135766 A KR 20080135766A KR 20100077738 A KR20100077738 A KR 20100077738A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- photoresist mask
- insulator
- metal
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000003990 capacitor Substances 0.000 title abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 239000012212 insulator Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000004380 ashing Methods 0.000 claims abstract description 13
- 229920000642 polymer Polymers 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract 4
- 230000036211 photosensitivity Effects 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 55
- 239000010936 titanium Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
엠아이엠 커패시터의 제조 방법이 개시된다. 이 방법은, 반도체 기판상에 제1 금속층을 형성하는 단계와, 제1 금속층의 상부에 절연체막을 형성하는 단계와, 절연체막의 상부에 제2 금속층을 형성하는 단계와, 제2 금속층을 사진 및 식각 공정에 의해 패터닝하여 상부 전극을 형성하는 단계와, 상부 전극과 절연체막의 상부에 하부 전극이 형성될 부분을 덮는 감광막 마스크를 형성하는 단계와, 감광막 마스크를 이용하여, 노출된 절연체막을 제거하고, 제1 금속층의 일부를 1차적으로 식각하는 단계와, 감광막 마스크를 이용하여, 잔류하는 노출된 제1 금속층을 2차적으로 식각하는 단계와, 감광막 마스크의 일부를 1차적으로 애슁하여 제거하는 단계 및 잔류하는 감광막 마스크의 나머지를 2차적으로 애슁하여 제거하는 단계를 구비하는 것을 특징으로 한다. 그러므로, MIM 커패시터를 이용하는 반도체 소자의 성능을 향상시킬 수 있고 제품의 수율을 향상시킬 수 있고, 수율 향상을 통하여 반도체 소자의 신뢰도 향상 및 원가 절감의 이득을 실현할 수 있는 효과를 갖는다.
엠아이엠(MIM) 커패시터, 플라즈마, 전력, 폴리머, 애슁
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 엠아이엠(MIM:Metal-Insulator-Metal) 커패시터의 제조 방법에 관한 것이다.
커패시터는 반도체 소자에서 전하를 축적하기 위해 광범위하게 이용되는 소자로서, 기본적으로 절연체에 의해 분리되는 두 개의 도전판인 상부 전극(CTM:Capacitor Top Metal)과 하부 전극(CBM:Capacitor Bottom Metal)을 포함한다.
이러한 커패시터는 크게 폴리 실리콘 사이에 절연체가 형성되어 있는 폴리-절연체-폴리(Poly-Insulator-Poly;PIP) 구조의 커패시터와 상부 전극과 하부 전극인 금속 사이에 절연체가 형성되어 있는 금속-절연체-금속(Metal-Insulator-Metal;이하 MIM) 구조의 커패시터로 구분된다. 여기서, MIM 커패시터는 반도체 소자를 설계할 때 사용되는 커패시터이다.
근래 고주파 소자의 증가로 RC 지연(RC delay)에 의한 소자 특성의 영향에 따라 전기적 특성이 좋은 금속의 사용이 요구되면서 MIM 커패시터가 보편적으로 사용되고 있다.
이하, 기존의 MIM 커패시터의 제조 방법을 첨부된 도면들을 참조하여 다음과 같이 설명한다. 특히, 기존의 MIM 커패시터의 하부 전극의 형성 방법에 대해서 중점적으로 살펴본다.
도 1a 내지 도 1d들은 기존의 MIM 커패시터의 제조 방법에 의한 공정 단면도들을 나타낸다.
도 1a를 참조하면, SiN막(16)의 상부에 두 가지의 금속층들(21 및 22)로 이루어진 제1 금속층(20), 절연체층(30) 및 상부 전극(40)을 형성한다. SiN막(16)의 하부에는 반도체 기판(미도시)상에 형성된 두 개의 층간 절연막들(10 및 12)과 층간 절연막들(10 및 12)의 내부에 형성된 구리 금속 배선(14)이 존재한다. SiN막(16)의 상부에 사진 및 식각 공정에 의해 패터닝되어 두 가지의 금속층들(42 및 44)을 갖는 상부 전극(40)이 형성되어 있다.
이후, 도 1b에 도시된 바와 같이, 절연체막(30) 및 상부 전극(40)의 상부에 감광막(photoresist) 마스크(50)를 형성한다. 이후, 도 1c에 도시된 바와 같이, 감광막 마스크(50)를 이용하여 제1 금속층(20)과 절연체막(30)을 각각 식각하여 하부 전극(20A)과 절연체(30)를 형성한다. 이때, 식각을 위한 플라즈마 생성을 위해 RF 전력을 증가시키면 감광막 마스크(50)가 플라즈마 데미지(damage)를 받아서, 감광막 마스크(50)로부터 폴리머(60)가 발생한다. 이를 방지하기 위해, RF 전력을 낮추면 절연체(30)과 제1 금속층(20)이 제대로 식각되지 않는다. 이후, 도 1d에 도시된 바와 같이 일반적인 애슁(ashing) 및 왯(wet) 공정에 의해 감광막 마스크(50A)를 제거한다. 만일, 애슁하는 시간이 부족하면 감광막 마스크(50A)가 완전히 제거되지 않고 폴리머(50B)로 변형되어 결점(defect)으로서 잔류하게 된다. 또한, 애슁 시간이 과도하면 플라즈마 데미지로 인한 트랜지스터의 특성에 영향을 미치게 된다. 이러한 결점으로 인해 수율이 감소되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 식각 공정 및 애슁 공정에서 폴리머의 발생을 방지하여 수율을 향상시킬 수 있는 엠아이엠 커패시터의 제조 방법을 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 엠아이엠 커패시터의 제조 방법은, 반도체 기판상에 제1 금속층을 형성하는 단계와, 상기 제1 금속층의 상부에 절연체막을 형성하는 단계와, 상기 절연체막의 상부에 제2 금속층을 형성하는 단계와, 상기 제2 금속층을 사진 및 식각 공정에 의해 패터닝하여 상부 전극을 형성하는 단계와, 상기 상부 전극과 상기 절연체막의 상부에 하부 전극이 형성될 부분을 덮는 감광막 마스크를 형성하는 단계와, 상기 감광막 마스크를 이용하여, 노출된 상기 절연체막을 제거하고, 상기 제1 금속층의 일부를 1차적으로 식각하는 단계와, 상기 감광막 마스크를 이용하여, 잔류하는 노출된 상기 제1 금속층을 2차적으로 식각하는 단계와, 상기 감광막 마스크의 일부를 1차적으로 애슁하여 제거하는 단계 및 잔류하는 상기 감광막 마스크의 나머지를 2차적으로 애슁하여 제거하는 단계로 이루어지는 것이 바람직하다.
본 발명에 의한 엠아이엠 커패시터의 제조 방법은 절연체막과 하부 전극 형성용 금속층을 식각할 때 이용되는 감광막 마스크로부터 폴리머가 발생되지 않도록 절연체막과 하부 전극 형성용 금속층을 2회에 걸쳐서 식각 공정을 수행하고, 사용되고 남은 감광막 마스크를 제거할 때 잔류하는 감광막이 폴리머로 변형되지 않도록 2회에 걸쳐서 애슁 공정을 수행하기 때문에 폴리머의 발생 공정을 모두 최적화시켜서 폴리머의 발생을 제거하여 결점(defect)의 발생을 방지하므로, MIM 커패시터를 이용하는 반도체 소자의 성능을 향상시킬 수 있고 제품의 수율을 향상시킬 수 있고, 수율 향상을 통하여 반도체 소자의 신뢰도 향상 및 원가 절감의 이득을 실현할 수 있는 효과를 갖는다.
이하, 본 발명의 실시예에 의한 엠아이엠(MIM:Metal-Insulator-Metal) 커패시터의 제조 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2a 내지 도 2e들은 본 발명의 실시예에 의한 엠아이엠 커패시터의 제조 방법에 의한 공정 단면도들을 나타낸다.
도 2a를 참조하면, 반도체 기판(미도시)상에 제1 금속층(110), 절연체층(120) 및 상부 전극(CTM:Capacitor Top Metal)(130)을 형성한다. 이들(110, 120 및 130)에 대해 구체적으로 살펴보면 다음과 같다.
예를 들어, 반도체 기판상에 형성된 하부 구조물(미도시)의 상부에 적어도 두 개의 층간 절연막들(100 및 102)이 형성될 수 있다. 여기서, 층간 절연막(100)은 FSG(FluoroSilicate Glass)로 이루어질 수 있고, 층간 절연막(102)은 SiH4 산화막으로 이루어질 수 있다. 이후, 층간 절연막들(100 및 102)의 내부에 금속 배선(102)이 형성될 수 있다. 여기서, 금속 배선(102)은 구리로 이루어질 수 있다. 층간 절연막(102)과 금속 배선(104)의 상부에 금속의 확산 방지를 위한 확산 방지막(106)이 형성될 수 있다. 이후, 확산 방지막(106)의 상부에 제1 금속층(110)이 형성될 수 있다.
본 발명에 의한 MIM 커패시터의 제조 방법은 제1 금속층(110)의 하부에 형성되는 도 2a에 도시된 바와 같은 구조에 국한되지 않는다. 즉, MIM 커패시터를 요구하는 반도체 소자의 다양한 형태의 구조물의 상부에 제1 금속층(110)이 형성될 수 있다.
도 1a에 도시된 제1 금속층(110)은 티타늄(Ti)막(112) 및 티타늄나이트라이드(TiN)막(114)을 포함할 수 있다. 즉, 확산 방지막(106)의 상부에 Ti막(112)을 형성한 후, Ti막(112)의 상부에 TiN막(114)을 형성할 수 있다. 본 발명에 의한 MIM 커패시터의 제조 방법은 이와 같은 제1 금속층(110)의 구성 물질들에 한정되지 않는다. 즉, 다양한 물질들로 제1 금속층(110)의 이루어졌다고 하더라도 본 발명은 적용될 수 있다. 예를 들면, 제1 금속층(110)으로서, TiN막(미도시)과 알루미늄(Al)막(미도시)과 TiN막이 순차적으로 확산 방지막(106)의 상부에 적층되어 형성될 수도 있다.
이후, 제1 금속층(110)의 상부에 절연체막(120)을 형성한다. 여기서, 절연체막(120)은 예를 들어 SiN으로 이루어질 수 있으며, 도 2a에 도시된 바와 달리 다층으로 형성될 수도 있다.
이후, 절연체막(120)의 상부에 상부 전극(130) 형성용 제2 금속층(미도시)을 형성한다. 제2 금속층은 티타늄(Ti)막(미도시) 및 티타늄나이트라이드(TiN)막(미도 시)을 가질 수 있다. 즉, 절연체막(120)의 상부에 Ti막을 형성한 후, Ti막의 상부에 TiN막을 형성할 수 있다. 본 발명에 의한 MIM 커패시터의 제조 방법은 이와 같은 제2 금속층의 구성 물질들에 한정되지 않는다. 즉, 다양한 물질들로 제2 금속층이 이루어졌다고 하더라도 본 발명은 적용될 수 있다. 이후, 제2 금속층의 상부에 포토 리소그라피 공정에 의해 감광막(photoresist) 마스크(미도시)을 형성하고, 감광막 마스크를 이용하여 제2 금속층을 식각하여 패터닝하여, 도 2a에 도시된 바와 같이 패터닝된 Ti막(132)과 패터닝된 TiN막(134)으로 이루어진 상부 전극(130)을 형성한다.
도 2a에 도시된 바와 같이, 제1 금속층(110), 절연체막(120) 및 상부 전극(130)이 형성된 이후에, 상부 전극(130)과 절연체막(120)의 상부에 하부 전극(110B)이 형성될 부분을 덮고 그렇지 않은 부분을 노출시키는 감광막 마스크(140)를 포토 리소그라피 공정에 의해 형성한다.
도 2b에 도시된 바와 같이, 감광막 마스크(140)를 이용하여, 노출된 절연체막(120)을 제거하는 한편, 제거된 절연체막의 하부에 제1 금속층(112 및 114)의 일부를 1차적으로 식각한다. 예를 들면, 1차 식각에 의해 제거된 절연체막(120)의 하부에 제1 금속층(114)은 완전히 제거되고, 제1 금속층(112)은 부분적으로 제거될 수 있다. 이때, 감광막 마스크(140)도 일부 식각되어 도 2b에 도시된 바와 같은 모습(140A)을 보인다.
본 발명에 의하면, 도 2b에 도시된 바와 같이 제1 금속층(110)을 1차적으로 식각하기 위한 플라즈마 생성용 전력의 값은 도 1c에 도시된 바와 같이 감광막 마 스크(50)로부터 폴리머(60)의 발생이 방지될 정도로 설정된다. 그러나, 폴리머(60)는 발생되지 않지만, 설정된 전력값에 의해 발생된 플라즈마를 이용할 경우 제1 금속층(110)은 불완전 식각된다.
이후, 도 2c에 도시된 바와 같이, 감광막 마스크(140A)를 이용하여, 불완전 식각에 의해 잔류하는 노출된 제1 금속층(112A)을 2차적으로 식각한다. 따라서, 도 2c에 도시된 바와 같이 식각된 제1 금속층(110B)으로 이루어진 하부 전극(CBM:Capacitor Bottom Metal)이 완성된다.
본 발명에 의하면, 제1 금속층(110)과 절연체층(120)을 1차적으로 식각하기 위한 플라즈마 생성용 RF 전력은 제1 금속층(112A)을 2차적으로 식각하기 위한 플라즈마 생성용 RF 전력보다 크게 설정될 수 있다.
또한, 본 발명에 의하면, 잔류하는 제1 금속층(112A)을 2차적으로 식각하는 시간은 10초 이상일 수 있다.
전술한 바와 같이, 본 발명에 의한 MIM 커패시터의 제조 방법은 절연체층(120)과 제1 금속층(110)을 식각하기 위해 이용되는 감광막 마스크(140)로부터 폴리머가 발생되지 않도록, RF 전력을 낮추어 1차적으로 제1 금속층(112)을 불완전 식각한 이후에, 잔류하는 제1 금속층(112A)을 2차적으로 완전하게 식각한다.
이후, 도 2d에 도시된 바와 같이, 감광막 마스크(140A)의 일부를 1차적으로 애슁(ashing)하여 제거한다. 여기서, 감광막 마스크(140A)는 완전히 제거되지 않고 도 2d에 도시된 바와 같이 잔류(140B)하게 된다.
이후, 도 2e에 도시된 바와 같이, 잔류하는 나머지 감광막 마스크(140B)를 2차적으로 애슁하여 완전히 제거한다. 본 발명에 의하면, 도 2e에 도시된 바와 같이, 감광막 마스크의 나머지(140B)를 2차적으로 애슁하는 시간은 10초 이상일 수 있다.
전술한 바와 같이, 감광막 마스크(140)로 이용된 포토 레지스트 물질이 완전히 제거되지 않고 폴리머로 변형되는 것을 방지하기 위해, 본 발명에 의한 MIM 커패시터의 제조 방법은 1차적인 애슁에 의해 감광막 마스크(140A)를 불완전하게 제거한 후, 2차적으로 추가적인 애슁 공정에 의해 감광막 마스크(140B)을 완전히 제거한다. 따라서, MIM 커패시터의 특성은 그대로 유지하면서도 폴리머가 형성되지 않는다.
이후, 2차적으로 애슁된 결과물에 대해 왯(wet) 공정을 수행하여 하부 전극(110B), 절연체(120A) 및 상부 전극(130)으로 이루어진 MIM 커패시터를 완성한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1a 내지 도 1d들은 기존의 MIM 커패시터의 제조 방법에 의한 공정 단면도들을 나타낸다.
도 2a 내지 도 2e들은 본 발명의 실시예에 의한 엠아이엠 커패시터의 제조 방법에 의한 공정 단면도들을 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
100, 102 : 층간 절연막 104 : 금속 배선
106 : 확산 방지막 110 : 제1 금속층
120 : 절연체층 130 : 상부 전극
140 : 감광막 마스크
Claims (5)
- 반도체 기판상에 제1 금속층을 형성하는 단계;상기 제1 금속층의 상부에 절연체막을 형성하는 단계;상기 절연체막의 상부에 제2 금속층을 형성하는 단계;상기 제2 금속층을 사진 및 식각 공정에 의해 패터닝하여 상부 전극을 형성하는 단계;상기 상부 전극과 상기 절연체막의 상부에 하부 전극이 형성될 부분을 덮는 감광막 마스크를 형성하는 단계;상기 감광막 마스크를 이용하여, 노출된 상기 절연체막을 제거하고, 상기 제1 금속층의 일부를 1차적으로 식각하는 단계;상기 감광막 마스크를 이용하여, 잔류하는 노출된 상기 제1 금속층을 2차적으로 식각하는 단계;상기 감광막 마스크의 일부를 1차적으로 애슁하여 제거하는 단계; 및잔류하는 상기 감광막 마스크의 나머지를 2차적으로 애슁하여 제거하는 단계를 구비하는 것을 특징으로 하는 엠아이엠 커패시터의 제조 방법.
- 제1 항에 있어서, 상기 제1 금속층을 1차적으로 식각하기 위한 플라즈마 생성용 전력은 상기 제1 금속층을 2차적으로 식각하기 위한 플라즈마 생성용 전력보다 큰 것을 특징으로 하는 엠아이엠 커패시터의 제조 방법.
- 제1 항에 있어서, 상기 제1 금속층을 2차적으로 식각하는 시간은 10초 이상인 것을 특징으로 하는 엠아이엠 커패시터의 제조 방법.
- 제2 항에 있어서, 상기 감광막 마스크로부터 폴리머의 발생이 방지될 정도로, 상기 제1 금속층을 1차적으로 식각하기 위한 플라즈마 생성용 전력의 값은 설정되는 것을 특징으로 하는 엠아이엠 커패시터의 제조 방법.
- 제1 항에 있어서, 상기 감광막 마스크의 나머지를 2차적으로 애슁하는 시간은 10초 이상인 것을 특징으로 하는 엠아이엠 커패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080135766A KR20100077738A (ko) | 2008-12-29 | 2008-12-29 | 엠아이엠 커패시터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080135766A KR20100077738A (ko) | 2008-12-29 | 2008-12-29 | 엠아이엠 커패시터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100077738A true KR20100077738A (ko) | 2010-07-08 |
Family
ID=42639054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080135766A KR20100077738A (ko) | 2008-12-29 | 2008-12-29 | 엠아이엠 커패시터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100077738A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627812A (zh) * | 2020-06-28 | 2020-09-04 | 华虹半导体(无锡)有限公司 | 应用于mim电容的刻蚀方法 |
-
2008
- 2008-12-29 KR KR1020080135766A patent/KR20100077738A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627812A (zh) * | 2020-06-28 | 2020-09-04 | 华虹半导体(无锡)有限公司 | 应用于mim电容的刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI287286B (en) | Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same | |
| US7417319B2 (en) | Semiconductor device with connecting via and dummy via and method of manufacturing the same | |
| CN111211092B (zh) | 半导体结构及其形成方法 | |
| US9318545B2 (en) | Resistor structure and method for forming the same | |
| KR100564626B1 (ko) | 대용량 mim 캐패시터 및 그 제조방법 | |
| US7183171B2 (en) | Pyramid-shaped capacitor structure | |
| KR100897824B1 (ko) | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 | |
| US20030231458A1 (en) | Metal-insulator-metal (MIM) capacitor and method for fabricating the same | |
| US8101493B2 (en) | Capacitor of semiconductor device and method for manufacturing the same | |
| KR100551326B1 (ko) | 캐패시터를 갖는 반도체 소자 제조 방법 | |
| KR20100077738A (ko) | 엠아이엠 커패시터의 제조 방법 | |
| KR20100079081A (ko) | 엠아이엠 커패시터 및 그의 제조 방법 | |
| KR100684432B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100924879B1 (ko) | Ｍｉｍ 구조 커패시터 제조방법 | |
| KR100639000B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
| KR100607662B1 (ko) | 메탈 절연체 메탈 커패시터 형성방법 | |
| US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
| KR100781446B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| JP2004266005A (ja) | 半導体装置の製造方法 | |
| KR20100074520A (ko) | 반도체 소자의 제조방법 | |
| KR100998965B1 (ko) | 메탈 절연체 메탈 커패시터 및 그 제조방법 | |
| KR100710197B1 (ko) | Ｍｉｍ커패시터의 제조방법 | |
| KR100641984B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100688724B1 (ko) | 고용량 ｍｉｍ 구조 커패시터 제조방법 | |
| KR100630568B1 (ko) | 반도체 소자의 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |