KR100998965B1 - 메탈 절연체 메탈 커패시터 및 그 제조방법 - Google Patents
메탈 절연체 메탈 커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100998965B1 KR100998965B1 KR1020030048856A KR20030048856A KR100998965B1 KR 100998965 B1 KR100998965 B1 KR 100998965B1 KR 1020030048856 A KR1020030048856 A KR 1020030048856A KR 20030048856 A KR20030048856 A KR 20030048856A KR 100998965 B1 KR100998965 B1 KR 100998965B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- electrode
- metal
- wiring
- forming
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 94
- 239000002184 metal Substances 0.000 title claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000012212 insulator Substances 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 150000002739 metals Chemical class 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims 17
- 239000011229 interlayer Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 125000006850 spacer group Chemical group 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- -1 spacer nitride Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 종래 기술에서 문제가 되는 커패시터의 프린지 커패시턴스 발생을 제거하고 설사 식각 공정에서 플라즈마 충격이 있을 지라도 커패시터의 동작에는 영향을 최소화 될 수 있도록 한 메탈 절연체 메탈 커패시터 및 그 제조방법을 제공하는 것이다. 메탈 절연체 메탈 커패시터의 제조방법은 실리콘 기판 상에 소자간의 아이솔레이션을 위하여 필드 산화막을 형성하는 단계와, 필드 산화막이 형성된 실리콘 기판 상에 트랜지스터를 완성하는 단계와, 트랜지스터가 형성된 실리콘 기판 상에 게이트 전극과 배선 메탈 간의 절연을 위한 유전체층 및 하부 커패시터 전극 겸 배선용 전극을 형성하기 위한 메탈층을 순차적으로 형성하는 단계와, 하부 커패시터 전극겸 배선용 전극을 형성하기 위한 메탈층을 적절한 식각 방법을 이용하여 식각하여 커패시터 하부전극겸 배선용 전극을 형성하는 단계와, 하부 커패시터 전극겸 배선용 전극상에 커패시터 유전체막 및 커패시터 상부 전극용 메탈층을 순차적으로 형성하는 단계와, 커패시터 상부 전극용 메탈층 및 커패시터 유전체막을 에칭에 의하여 식각하여 커패시터 상부 전극 및 커패시터 유전체를 형성하는 단계와, 커패시터의 배선형성을 위하여 배선 메탈간의 유전체층 및 인터커넥션 메탈를 형성하는 단계를 포함한다.
MIM 커패시터, 프린지 커패시턴스
Description
도 1a 내지 도 1f는 종래 기술에 의하여 메탈 절연체 메탈 커패시터를 형성하는 방법을 설명하기 위한 단면도들을 도시한다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따라 메탈 절연체 메탈 커패시터를 형성방법을 설명하기 위한 단면도들을 도시한다.
도 3은 본 발명의 또 다른 실시예로써, 상부 전극층만 식각해 내고 커패시터 절연막은 남기는 방법으로 메탈 절연체 메탈 커패시터를 형성하였을 경우 도 2f에 도시한 "B" 영역을 확대하여 설명하기 위한 확대 단면도를 도시한다.
- 도면의 주요부분에 대한 부호의 설명 -
101 : 실리콘 기판 102 : 필드 산화막
103 : 웰 전도층 104 : 게이트 유전체막
105 : 게이트 전극층 106 : 소오스/드레인 전도층의 곁가지
107 : 산화막 108 : 스페이서 형성을 위한 질화막
109 : 소오스/드레인 전도층 110 : 메탈배선간의 유전막
111 : 하부 전극겸 배선용 메탈층 112 :커패시터 절연막
113 : 커패시터 상부전극 114 : 메탈 배선간의 유전막
115 : 배선 메탈
본 발명은 반도체 소자의 제조 방법에 있어서 메탈 절연체 메탈(MIM; metal insulator metal) 커패시터에 관한 것으로서, 보다 상세하게는, 통상의 MIM 커패시터에서 문제가 되는 프린지 커패시턴스(fringe capacitance) 및 누설전류의 발생을 억제하는데 적합하도록 한 MIM 커패시터 및 그 제조 방법에 관한 것이다.
도 1a 내지 도 1f는 종래 기술에 의하여 메탈 절연체 메탈 커패시터를 형성하는 방법을 설명하기 위한 단면도들을 도시한다.
먼저, 도 1a에 도시한 바와 같이, 종래의 MIM 커패시터는 실리콘 기판(1) 상에 소자간의 아이솔레이션을 위하여 필드 산화막(2)을 형성한다. 그리고 나서, 웰 도전층(3)을 형성한 후, 게이트 절연막(4), 게이트 절연막(4) 상에 게이트 폴리(5)를 형성하고, 소오스/드레인 전도층의 곁가지(6)을 형성하고, 게이트 폴리(5)의 측면에 스페이서를 형성할 질화막과의 접착력을 향상시키기 위한 스페이서 산화막(7) 및 스페이서를 형성하기 위한 스페이서 질화막(8)을 형성한 다음, 소오스/드레인 전도층(9)을 이온주입 등의 방법으로 형성하여 트랜지스터를 완성한 다.
이어서, 도 1b에 도시한 바와 같이, 트랜지스터가 형성된 실리콘 기판(1) 상에 게이트 전극과 배선 메탈 간의 절연을 위한 유전체층(10) 및 하부 커패시터 전극 겸 배선용 전극을 형성하기 위한 메탈층(11)을 순차적으로 형성한다.
그리고 나서, 도 1c에 도시한 바와 같이, 하부 커패시터 전극겸 배선용 전극을 형성하기 위한 메탈층(11) 상에 커패시터 유전체막(12) 및 커패시터 상부 전극용 메탈층(13)을 순차적으로 형성한다.
다음 단계로, 도 1d에 도시한 바와 같이, 커패시터 상부 전극용 메탈층(13) 및 커패시터 유전체막(12)을 에칭에 의하여 식각하여 커패시터 상부 전극 및 커패시터 유전체를 형성한다.
다음으로, 도 1e에 도시한 바와 같이, 하부 커패시터 전극겸 배선용 전극을 형성하기 위한 메탈층(11)을 적절한 식각 방법을 이용하여 식각하여 커패시터 구조를 완성한다.
이어서, 도 1f에 도시한 바와 같이, 커패시터의 배선형성을 위하여 배선 메탈간의 유전체층(14) 및 인터커넥션 메탈(15)를 형성하여 소자를 완성한다.
이러한 종래의 소자에서는 도 1f의 "A" 부분과 같은 상부 전극과 하부 전극 사이 유전체 막의 언더컷(under cut) 형성에 의한 플린지 커패시턴스에 의해 설계자가 의도하지 않은 정전용량(capacitance)을 발생시켜 소자의 오동작을 유발하는 것과 식각시 생기는 플라즈마 충격(plasma damage)으로 유전체적 특성이 "A" 부분에서 열화되는 문제점이 발생한다.
또한, 이러한 문제점으로 인하여 원하지 않게 상부전극과 하부전극 사이의 전기적 연결이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 종래 기술에서 문제가 되는 커패시터의 프린지 커패시턴스 발생을 제거하고 설사 식각 공정에서 플라즈마 충격이 있을 지라도 커패시터의 동작에는 영향을 최소화 될 수 있도록 한 메탈 절연체 메탈 커패시터 및 그 제조방법을 제공하는 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판 상에 소자간의 아이솔레이션을 위하여 필드 산화막을 형성하는 단계와, 필드 산화막이 형성된 실리콘 기판 상에 트랜지스터를 완성하는 단계와, 트랜지스터가 형성된 실리콘 기판 상에 게이트 전극과 배선 메탈 간의 절연을 위한 유전체층 및 하부 커패시터 전극 겸 배선용 전극을 형성하기 위한 메탈층을 순차적으로 형성하는 단계와, 하부 커패시터 전극겸 배선용 전극을 형성하기 위한 메탈층을 적절한 식각 방법을 이용하여 식각하여 커패시터 하부전극겸 배선용 전극을 형성하는 단계와, 하부 커패시터 전극겸 배선용 전극상에 커패시터 유전체막 및 커패시터 상부 전극용 메탈층을 순차적으로 형성하는 단계와, 커패시터 상부 전극용 메탈층 및 커패시터 유전체막을 에칭 에 의하여 식각하여 커패시터 상부 전극 및 커패시터 유전체를 형성하는 단계와, 커패시터의 배선형성을 위하여 배선 메탈간의 유전체층 및 인터커넥션 메탈를 형성하는 단계를 포함하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터의 제조방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따라 메탈 절연체 메탈 커패시터를 형성방법을 설명하기 위한 단면도들을 도시한다.
먼저, 도 2a에 도시한 바와 같이, 종래의 MIM 커패시터는 실리콘 기판(101) 상에 소자간의 아이솔레이션을 위하여 필드 산화막(102)을 형성한다. 그리고 나서, 웰 도전층(103)을 형성한 후, 게이트 절연막(104), 게이트 절연막(104) 상에 게이트 폴리(105)를 형성하고, 소오스/드레인 전도층의 곁가지(106)을 형성하고, 게이트 폴리(105)의 측면에 스페이서를 형성할 질화막과의 접착력을 향상시키기 위한 스페이서 산화막(107) 및 스페이서를 형성하기 위한 스페이서 질화막(108)을 형성한 다음, 소오스/드레인 전도층(109)을 이온주입 등의 방법으로 형성하여 트랜지스터를 완성한다.
이어서, 도 2b에 도시한 바와 같이, 트랜지스터가 형성된 실리콘 기판(101) 상에 게이트 전극과 배선 메탈 간의 절연을 위한 유전체층(110) 및 하부 커패시터 전극 겸 배선용 전극을 형성하기 위한 메탈층(111)을 순차적으로 형성한다.
다음으로, 도 2c에 도시한 바와 같이, 하부 커패시터 전극겸 배선용 전극을 형성하기 위한 메탈층(111)을 적절한 식각 방법을 이용하여 식각하여 커패시터 하부전극겸 배선용 전극을 형성한다.
그리고 나서, 도 2d에 도시한 바와 같이, 하부 커패시터 전극겸 배선용 전극상에 커패시터 유전체막(112) 및 커패시터 상부 전극용 메탈층(113)을 순차적으로 형성한다.
다음 단계로, 도 2e에 도시한 바와 같이, 커패시터 상부 전극용 메탈층(113) 및 커패시터 유전체막(112)을 에칭에 의하여 식각하여 커패시터 상부 전극 및 커패시터 유전체를 형성한다. 본 발명의 바람직한 실시예에 따르면, 커패시터의 상부 전극은 커패시터의 하부 전극의 상부 면적보다 큰 것을 특징으로 한다.
이어서, 도 2f에 도시한 바와 같이, 커패시터의 배선형성을 위하여 배선 메탈간의 유전체층(114) 및 인터커넥션 메탈(115)를 형성하여 소자를 완성한다.
따라서, 본 발명의 바람직한 실시예에 따르면, 도f에 도시한 "B" 부분과 같은 상부 전극과 하부 전극사이 유전체막의 언더컷이 형성되더라도 프린지 커패시턴스의 발생은 미미하며 설계자 의도에 근접하는 정전용량을 얻을 수 있고, 설혹 문제가 된다면 절연막을 식각해 내지 않고 그대로 두어도 무방하다.
또한, 식각시의 플라즈마 충격으로 유전체적 특성이 "B" 부분에서 열화가 발생하더라도 거의 문제가 없다.
도 3은 본 발명의 또 다른 실시예로써, "C" 에 도시된 바와 같이 상부 메탈 층(113)만 식각해 내고 커패시터 유전체막(112)은 남기는 방법으로 메탈 절연체 메탈 커패시터를 형성할 수 있다.
본 발명을 본 명세서 내에서 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 첨부한 특허 청구 범위에서 개시된 본 발명의 진정한 범주 및 사상으로부터 벗어나지 않고 많은 변형 및 향상이 이루어질 수 있다는 것을 알 수 있을 것이다.
상기한 바와 같이, 본 발명은 상부 전극과 하부 전극사이 모서리에서 유전막이 겹침이 있더라도 프린지 커패시턴스의 발생을 최소화 할 수 있고, 플라즈마 손상이 있더라도 누설전류 발생이 최소화가 되도록 하여 커패시터의 특성저하를 최소화할 수 있는 효과가 있다.
Claims (6)
- 실리콘 기판 상에 소자간의 아이솔레이션을 위하여 필드 산화막을 형성하는 단계와,상기 필드 산화막이 형성된 상기 실리콘 기판 상에 트랜지스터를 완성하는 단계와,상기 트랜지스터가 형성된 상기 실리콘 기판 상에 게이트 전극과 배선 메탈 간의 절연을 위한 유전체층 및 하부 커패시터 전극 겸 배선용 전극을 형성하기 위한 메탈층을 순차적으로 형성하는 단계와,상기 하부 커패시터 전극겸 배선용 전극을 형성하기 위한 메탈층을 식각하여 커패시터 하부전극겸 배선용 전극을 형성하는 단계와,상기 하부 커패시터 전극겸 배선용 전극상에 커패시터 유전체막 및 커패시터 상부 전극용 메탈층을 순차적으로 형성하는 단계와,상기 커패시터 상부 전극용 메탈층 및 상기 커패시터 유전체막을 에칭에 의하여 식각하여 커패시터 상부 전극 및 커패시터 유전체를 형성하는 단계와,커패시터의 배선형성을 위하여 배선 메탈간의 유전체층 및 인터커넥션 메탈를 형성하는 단계를포함하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터의 제조방법.
- 제 1항에 있어서, 상기 하부 전극의 아래 부분은 상기 배선 메탈간의 유전체층에 의해 격리되고 나머지 노출된 부분은 상기 커패시터 유전막에 의하여 둘러싸이게 된 것을 특징으로 하는 메탈 절연체 메탈 커패시터의 제조방법.
- 제 2항에 있어서, 상기 커패시터 유전막은 상기 커패시터 상부 전극에 의하여 둘러 싸이게 되나, 식각시 측벽은 노출되고 아래 부분은 층간 절연막으로 둘러 싸이는 것을 특징으로 하는 메탈 절연체 메탈 커패시터의 제조방법.
- 제 3항에 있어서, 상기 커패시터 유전막은 상기 커패시터 상부 전극만을 식각할 경우에는 측벽이 노출되지 않는 것을 특징으로 하는 메탈 절연체 메탈 커패시터의 제조방법.
- 제 1항에 있어서, 상기 커패시터의 상부 전극은 상기 커패시터의 하부 전극의 상부 면적보다 큰 것을 특징으로 하는 메탈 절연체 메탈 커패시터의 제조방법.
- 실리콘 기판과,실리콘 기판 상에 소자간의 아이솔레이션을 위하여 형성된 필드 산화막과,상기 필드 산화막이 형성된 상기 실리콘 기판 상에 형성된 트랜지스터와,게이트 전극과,배선 메탈 간의 절연을 위한 유전체층과,하부 커패시터 전극과,상기 하부 커패시터 전극상에 형성된 커패시터 유전체막과상기 커패시터 유전체막 상에 형성된 커패시터 상부 전극과,커패시터의 배선형성을 위하여 배선 메탈간의 유전체층과인터커넥션 메탈을 포함하되,상기 커패시터의 상부 전극은 상기 커패시터의 하부 전극의 상부 면적보다 큰 것을 특징으로 하는 메탈 절연체 메탈 커패시터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030048856A KR100998965B1 (ko) | 2003-07-16 | 2003-07-16 | 메탈 절연체 메탈 커패시터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030048856A KR100998965B1 (ko) | 2003-07-16 | 2003-07-16 | 메탈 절연체 메탈 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050009523A KR20050009523A (ko) | 2005-01-25 |
| KR100998965B1 true KR100998965B1 (ko) | 2010-12-09 |
Family
ID=37222244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030048856A KR100998965B1 (ko) | 2003-07-16 | 2003-07-16 | 메탈 절연체 메탈 커패시터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100998965B1 (ko) |
-
2003
- 2003-07-16 KR KR1020030048856A patent/KR100998965B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050009523A (ko) | 2005-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150171008A1 (en) | Integrated circuits with dummy contacts and methods for producing such integrated circuits | |
| CN112750752B (zh) | 深沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| CN1877858A (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| CN111463215A (zh) | 存储器结构及其制造方法 | |
| US6555892B2 (en) | Semiconductor device with reduced line-to-line capacitance and cross talk noise | |
| US7560333B2 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
| US6204128B1 (en) | Method for fabricating semiconductor device | |
| KR100998965B1 (ko) | 메탈 절연체 메탈 커패시터 및 그 제조방법 | |
| US11127675B2 (en) | Interconnection structure and manufacturing method thereof | |
| KR100353470B1 (ko) | 반도체소자의 제조방법 | |
| KR20080003865A (ko) | 집적 회로 및 그 제조 방법 | |
| US9159661B2 (en) | Integrated circuits with close electrical contacts and methods for fabricating the same | |
| CN118263191B (zh) | 半导体器件及其制作方法 | |
| KR100322338B1 (ko) | 반도체장치의 제조방법 | |
| US7294572B2 (en) | Method of forming contact | |
| KR20070003062A (ko) | 리세스 채널을 갖는 반도체 소자의 제조 방법 | |
| KR100540061B1 (ko) | 플라즈마 데미지를 방지하는 방법 | |
| KR100268806B1 (ko) | 반도체소자및그제조방법 | |
| KR20070067441A (ko) | 중첩된 셀 구조에서 트랜지스터의 제조 방법 | |
| CN117976619A (zh) | 互联层中空气间隙的形成方法 | |
| KR20090131788A (ko) | 반도체 소자의 금속전 유전체막 형성 방법 | |
| JP2005197741A5 (ko) | ||
| KR20020043931A (ko) | 반도체 소자의 메탈 게이트 연결 방법 | |
| KR20000002783A (ko) | 반도체소자의 층간절연막 형성방법 | |
| JP2004514294A (ja) | 線間キャパシタンスおよびクロストークノイズが減少された半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 10 |