KR100540061B1 - 플라즈마 데미지를 방지하는 방법 - Google Patents

플라즈마 데미지를 방지하는 방법 Download PDF

Info

Publication number
KR100540061B1
KR100540061B1 KR10-2003-0101298A KR20030101298A KR100540061B1 KR 100540061 B1 KR100540061 B1 KR 100540061B1 KR 20030101298 A KR20030101298 A KR 20030101298A KR 100540061 B1 KR100540061 B1 KR 100540061B1
Authority
KR
South Korea
Prior art keywords
depositing
polysilicon
plasma damage
etch stop
stop layer
Prior art date
Application number
KR10-2003-0101298A
Other languages
English (en)
Other versions
KR20050069323A (ko
Inventor
김재희
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0101298A priority Critical patent/KR100540061B1/ko
Priority to DE102004063406A priority patent/DE102004063406B8/de
Priority to US11/027,049 priority patent/US7247580B2/en
Priority to JP2005000232A priority patent/JP2005197741A/ja
Publication of KR20050069323A publication Critical patent/KR20050069323A/ko
Application granted granted Critical
Publication of KR100540061B1 publication Critical patent/KR100540061B1/ko
Priority to US11/759,383 priority patent/US7332796B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 도전체 또는 절연체를 증착 또는 식각하기 위해서 사용되는 플라즈마에 의해 발생하는 차징이 소자에 데미지를 입히는 것을 방지하는 방법에 관한 것이다.
본 발명의 플라즈마 데미지를 방지하는 방법은 소정의 소자가 형성된 기판상에 식각 정지층을 증착하는 단계; 상기 식각 정지층상에 PMD 및 폴리 실리콘을 증착하는 단계; 상기 기판상에 절연막을 증착하는 단계; 및 상기 절연막상에 금속 배선을 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 플라즈마 데미지를 방지하는 방법은 PMOS의 TDDB 향상 또는 게이트 누설 전류 억제에 효과가 크므로 소자의 신뢰성에 크게 기여하는 장점이 있다.

Description

플라즈마 데미지를 방지하는 방법{Method for preventing plasma damage}
본 발명은 플라즈마 데미지를 방지하는 방법에 관한 것으로, 보다 자세하게는 소정의 소자가 형성된 기판상에 식각 정지층을 형성하고, PMD(Pre Metal Dielectric 이하, PMD) 및 폴리 실리콘을 증착한 후, 절연막을 형성하고 금속 배선을 형성하는 것에 관한 것이다.
반도체 소자 제조 공정은 많은 단계(step)에서 플라즈마를 이용하고 있다. 이러한 플라즈마는 트랜지스터(transistor)에 차지(charge) 형태로 데미지(damage)를 준다. 특히 트랜지스터가 형성된 이후의 데미지는 게이트 옥사이드(gate oxide) 열화에 직접적인 영향을 준다. 또한 금속 배선 중 가장 안테나 비율(antenna ratio)이 큰 첫번째 금속 배선이 형성된 이후부터 크게 나타날 수 있다. 특히 첫번째 금속 배선은 트랜지스터와 직접 접촉함으로 인하여 차지 데미지를 줄 가능성이 가장 크다. 그리고 반도체 소자의 집적도가 높아짐에 따라 게이트 옥사이드의 두께는 얇아져 차지 데미지의 영향은 커져 간다. 그러나 종래의 PMD에는 이러한 문제를 해결해 줄 어떤 물질도 포함하고 있지 않다. 도 1에서 보는 바와 같이 소정의 소자가 형성된 기판상(10)에 형성된 종래의 PMD는 식각 정지층으로 질화막(11), 상기 질화막 상부에 BPSG(12) 및 캡핑층(capping layer)으로 형성된 산화물층(13)이 형성되어 있고, 그 상부에 금속 배선(14)이 형성되어 있다. 그리고 상기 금속 배선 상부에는 제1ILD(Inter-Layer Dielectric, 이하 ILD)(15), 두번째 절연막(16), 두번째 금속배선(17) 및 제2ILD(18)과 같이 계속 금속 배선이 형성되는 층들이 반복된다.
그러나 상기의 질화막, BPSG 및 산화물층은 차지 보전 능력이 떨어지는 유전체 들이다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 종래의 PMD층에 차지를 무한대로 함유할 수 있는 물질을 포함시킴으로써 PMOS의 TDDB(Time Dependent Dielectric Breakdown 이하, TDDB) 향상 또는 게이트 누설 전류를 효과적으로 억제할 수 있어 소자의 신뢰성에 크게 기여하는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 식각 정지층을 증착하는 단계; 상기 식각 정지층상에 PMD 및 폴리 실리콘을 증착하는 단계; 상기 기판상에 절연막을 증착하는 단계; 및 상기 절연막상에 금속 배선을 형성하는 단계를 포함하여 이루어진 플라즈마 데미지를 방지하는 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2b는 본 발명에 의한 플라즈마 차징을 방지하기 위한 방법에 관한 단면도이다. 도 2a에서 보는 바와 같이 기판(21)상에 산화막 및 실리콘을 형성하고 식각하여 게이트 절연막 및 게이트를 형성하고, 상기 게이트 절연막 및 게이트를 마스크로 이용하여 소오스/드레인(24) 및 LDD(Lightly Doped Drain, 이하 LDD)(25)를 형성한 후, 산화막 및 질화막을 증착하고 식각하여 게이트 스페이서(26)를 형성한다. 상기와 같이 소정의 소자가 형성된 기판상에 식각 정지층으로 질화막(27)을 형성하고, 상부 제1금속 배선 및 제2금속 배선과 같은 금속 배선에 의해 유도되는 차지들이 게이트 절연막에 열화를 일으키지 않도록 하기 위해 폴리 실리콘(28)을 형성한다. 상기 폴리 실리콘은 차지 보존 능력이 우수한 특성을 갖고 있다. 또한 상기 폴리 실리콘은 열 또는 플라즈마 방법으로 형성하고, 150 내지 1000Å의 두께를 유지하여 캐패시턴스(Capacitance)에 의한 딜레이 타임(delay time) 증가를 억제하여야 한다. 그리고 BPSG(29)을 증착하고, 제1산화막(30), 제1금속 배선(31), 제1ILD(32), 제2산화막(33), 제2금속 배선(34) 및 제2ILD(35)을 순차적으로 형성하여 제2층의 금속 배선을 형성하고, 더 많은 층의 금속 배선이 필요하게 되면 위의 과정을 계속적으로 반복하여 형성한다.
또한 도 2b에서 보는 바와 같이 식각 정지층으로 이용하는 질화물 형성까지는 도 2a에서 설명한 바와 같은 공정으로 형성한다. 우선 BPSG(29)을 먼저 형성하고 나서 상기에서 설명한 바와 같은 목적으로 폴리 실리콘(28)을 증착한다. 즉, BPSG를 먼저 형성하고 폴리 실리콘을 나중에 형성한다.
따라서, 도 2a 및 도 2b를 종합하여 보면, PMD인 BPSG를 증착하기 전·후에 폴리 실리콘을 증착함으로써, 플라즈마에 의해 발생한 차지가 게이트 상부에 형성된 금속 배선의 유도로 게이트로 이동하여 발생하는 게이트 옥사이드 열화와 같은 플라즈마 데미지를 방지할 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 플라즈마 데미지를 방지하는 방법은 PMD에 폴리 실리콘을 삽입함으로써 PMOS의 TDDB 향상 또는 게이트 누설 전류 억제에 효과가 크므로 소자의 신뢰성에 크게 기여하는 효과가 있다.
도 1은 종래기술에 의한 플라즈마 데미지를 입는 소자의 단면도.
도 2a 내지 도 2b는 본 발명에 의한 플라즈마 데미지를 방지하는 방법의 단면도.

Claims (5)

  1. 플라즈마 데미지를 방지하는 방법에 있어서,
    소정의 소자가 형성된 기판상에 식각 정지층을 증착하는 단계;
    상기 식각 정지층상에 PMD 및 폴리 실리콘을 증착하는 단계;
    상기 기판상에 절연막을 증착하는 단계; 및
    상기 절연막상에 금속 배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 플라즈마 데미지를 방지하는 방법.
  2. 제 1항에 있어서,
    상기 식각 정지층은 실리콘 질화막임을 특징으로 하는 플라즈마 데미지를 방지하는 방법.
  3. 제 1항에 있어서,
    상기 PMD 및 폴리 실리콘을 증착하는 단계는 폴리 실리콘을 먼저 증착하고 PMD를 나중에 증착함을 특징으로 하는 플라즈마 데미지를 방지하는 방법.
  4. 제 1항에 있어서,
    상기 PMD 및 폴리 실리콘을 증착하는 단계는 PMD을 먼저 증착하고 폴리 실리콘을 나중에 증착함을 특징으로 하는 플라즈마 데미지를 방지하는 방법.
  5. 제 1항에 있어서,
    상기 폴리 실리콘은 150 내지 1000Å의 두께로 형성함을 특징으로 하는 플라즈마 데미지를 방지하는 방법.
KR10-2003-0101298A 2003-12-31 2003-12-31 플라즈마 데미지를 방지하는 방법 KR100540061B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0101298A KR100540061B1 (ko) 2003-12-31 2003-12-31 플라즈마 데미지를 방지하는 방법
DE102004063406A DE102004063406B8 (de) 2003-12-31 2004-12-23 Vorrichtung und Anordnung zum Verhindern von Plasmaladungsschäden
US11/027,049 US7247580B2 (en) 2003-12-31 2004-12-30 Devices and methods of preventing plasma charging damage in semiconductor devices
JP2005000232A JP2005197741A (ja) 2003-12-31 2005-01-04 プラズマのダメージを防止する方法
US11/759,383 US7332796B2 (en) 2003-12-31 2007-06-07 Devices and methods of preventing plasma charging damage in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101298A KR100540061B1 (ko) 2003-12-31 2003-12-31 플라즈마 데미지를 방지하는 방법

Publications (2)

Publication Number Publication Date
KR20050069323A KR20050069323A (ko) 2005-07-05
KR100540061B1 true KR100540061B1 (ko) 2005-12-29

Family

ID=36641101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0101298A KR100540061B1 (ko) 2003-12-31 2003-12-31 플라즈마 데미지를 방지하는 방법

Country Status (4)

Country Link
US (2) US7247580B2 (ko)
JP (1) JP2005197741A (ko)
KR (1) KR100540061B1 (ko)
DE (1) DE102004063406B8 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130086663A (ko) 2012-01-26 2013-08-05 삼성전자주식회사 반도체 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728040B2 (ja) * 1988-09-20 1995-03-29 三菱電機株式会社 半導体装置およびその製造方法
KR970009053B1 (en) * 1993-12-27 1997-06-03 Hyundai Electronics Ind Manufacturing method of semiconductor device
JP3466796B2 (ja) * 1995-10-24 2003-11-17 松下電器産業株式会社 半導体装置の製造方法
JPH104092A (ja) 1996-06-14 1998-01-06 Nec Corp 半導体装置の製造方法
US5866482A (en) * 1996-09-27 1999-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for masking conducting layers to abate charge damage during plasma etching
TW384526B (en) * 1998-07-01 2000-03-11 United Microelectronics Corp Device structure for preventing the device from damage caused by plasma charging and vertical interference and the manufacturing method
US6211051B1 (en) 1999-04-14 2001-04-03 Lsi Logic Corporation Reduction of plasma damage at contact etch in MOS integrated circuits
US6110841A (en) 1999-10-14 2000-08-29 United Microelectronics Corp. Method for avoiding plasma damage
US6277723B1 (en) * 1999-10-14 2001-08-21 Taiwan Semiconductor Manufacturing Company Plasma damage protection cell using floating N/P/N and P/N/P structure
JP2001308074A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd 半導体集積回路装置の製造方法
JP4789421B2 (ja) * 2003-03-12 2011-10-12 三星電子株式会社 フォトン吸収膜を有する半導体素子及びその製造方法
US6806096B1 (en) * 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US20050067702A1 (en) * 2003-09-30 2005-03-31 International Business Machines Corporation Plasma surface modification and passivation of organo-silicate glass films for improved hardmask adhesion and optimal RIE processing

Also Published As

Publication number Publication date
US20070228430A1 (en) 2007-10-04
US7247580B2 (en) 2007-07-24
DE102004063406B4 (de) 2006-07-06
KR20050069323A (ko) 2005-07-05
US7332796B2 (en) 2008-02-19
US20060148235A1 (en) 2006-07-06
DE102004063406B8 (de) 2006-11-02
DE102004063406A1 (de) 2005-11-10
JP2005197741A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
US6351013B1 (en) Low-K sub spacer pocket formation for gate capacitance reduction
JP4538182B2 (ja) Ｍｏｓｆｅｔの製造方法
US6555892B2 (en) Semiconductor device with reduced line-to-line capacitance and cross talk noise
US6197668B1 (en) Ferroelectric-enhanced tantalum pentoxide for dielectric material applications in CMOS devices
US20140264568A1 (en) Semiconductor device and methods of manufacturing the same
US6794721B2 (en) Integration system via metal oxide conversion
US6350696B1 (en) Spacer etch method for semiconductor device
KR100275733B1 (ko) 2중층스페이서를갖는모스트랜지스터형성방법
US20230217641A1 (en) Semiconductor memory structure
US20020132403A1 (en) Method of fabricating a self-align contact with a disposable spacer
KR100540061B1 (ko) 플라즈마 데미지를 방지하는 방법
US5559052A (en) Integrated circuit fabrication with interlevel dielectric
US6780739B1 (en) Bit line contact structure and method for forming the same
US20090140352A1 (en) Method of forming interlayer dielectric for semiconductor device
US6165879A (en) Method for improving manufacturing process of self-aligned contact
US6232208B1 (en) Semiconductor device and method of manufacturing a semiconductor device having an improved gate electrode profile
US6303449B1 (en) Method to form self-aligned elevated source/drain by selective removal of gate dielectric in the source/drain region followed by poly deposition and CMP
US6806208B2 (en) Semiconductor device structured to prevent oxide damage during HDP CVD
US20020037638A1 (en) Semiconductor device and method for forming the same
US6987038B2 (en) Method for fabricating MOS field effect transistor
KR100855285B1 (ko) 반도체 소자의 제조방법
KR100998965B1 (ko) 메탈 절연체 메탈 커패시터 및 그 제조방법
US8471369B1 (en) Method and apparatus for reducing plasma process induced damage in integrated circuits
KR19990005919A (ko) 반도체 장치의 콘택홀 형성 방법
JP2005197741A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131112

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee