JP4789421B2 - フォトン吸収膜を有する半導体素子及びその製造方法 - Google Patents
フォトン吸収膜を有する半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP4789421B2 JP4789421B2 JP2004069820A JP2004069820A JP4789421B2 JP 4789421 B2 JP4789421 B2 JP 4789421B2 JP 2004069820 A JP2004069820 A JP 2004069820A JP 2004069820 A JP2004069820 A JP 2004069820A JP 4789421 B2 JP4789421 B2 JP 4789421B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- forming
- photon absorption
- etch stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000000034 method Methods 0.000 title claims description 47
- 238000010521 absorption reaction Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- 239000011229 interlayer Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 31
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 147
- 230000008569 process Effects 0.000 description 18
- 239000010410 layer Substances 0.000 description 14
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000008033 biological extinction Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 germanium (Ge) Chemical compound 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910021350 transition metal silicide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は、半導体素子及びその製造方法に係り、さらに具体的には、プラズマ工程時に発生するフォトンを吸収してゲート絶縁膜の漏れ電流を防止できるフォトン吸収膜を有する半導体素子及びその製造方法に関する。
最近、半導体素子の高集積化によって、ゲート電極の線幅だけでなくゲート電極の間隔も最小線幅以下になりつつある。これにより、半導体基板の結果物のアスペクト比が増大されて、後続工程では優秀なステップカバレッジ特性を有するプラズマ蒸着工程が要求されている。特に、プラズマを利用した方式のうち一つである高密度プラズマ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：以下、ＨＤＰ）方式によって形成された膜は、層間充填特性が優秀であるので、高いアスペクト比を有する結果物の表面に主に利用されている。
図１は、ＨＤＰ方式の層間絶縁膜を備える従来の半導体素子を示す。
図１を参照して、素子分離膜１５が形成された半導体基板１０の上部にゲート絶縁膜２０、ゲート導電層２５及びハードマスク膜３０を順次に積層する。次いで、ハードマスク膜３０、ゲート導電層２５を所定部分パターニングしてゲート電極構造物Ｇを形成した後、ゲート電極構造物Ｇの両側壁に公知の方式でスペーサ３５を形成する。次いで、スペーサ３５の両側の半導体基板１０に不純物を注入して接合領域４０ａ，４０ｂを形成し、ＭＯＳトランジスタを形成する。
次いで、半導体基板１０の結果物の表面にエッチストッパー４５を形成する。エッチストッパー４５は、後続するコンタクトホール形成時、接合領域４０ａ，４０ｂを保護するために形成される層であって、以後に形成される層間絶縁膜とエッチング選択比が異なる物質で形成される。一般的に、エッチストッパー４５は、シリコン窒化膜（Ｓｉ３Ｎ４）またはシリコン窒酸化膜（ＳｉＯＮ）が利用されうる。エッチストッパー４５の上部に層間絶縁膜５０を蒸着する。この時、ゲート電極構造物Ｇ間の間隔が微細であるので、ゲート電極構造物Ｇ間の空間を十分に充填できるように、ＨＤＰ方式で層間絶縁膜５０を蒸着する。また、層間絶縁膜５０としては一般的にシリコン酸化膜を利用する。次いで、図面では示されていないが、微細な直径のコンタクトホールを形成できるようにプラズマエッチング方式を利用して接合領域４０ａ，４０ｂを露出させるコンタクトホールを形成する。
しかし、前記のようにプラズマを利用して半導体素子を製作すれば、次のような問題点が発生する。
プラズマ工程、特にＨＤＰ方式によって層間絶縁膜を形成すれば、プラズマ生成時高いエネルギーによって多量のフォトンが発生する恐れがあり、このような多量のフォトンはＭＯＳトランジスタの漏れ電流を誘発する。これをさらに具体的に説明すれば、図２に示されたように、ＨＤＰ方式で層間絶縁膜を形成した後、接合領域をフローティングさせた状態でゲート電極（ゲート電極用導電層）２５に所定の電圧を印加すれば、ゲート絶縁膜２０に所定の漏れ電流が発生する。ここで、図２のａは層間絶縁膜をＨＤＰ方式で形成しなかった場合、ゲート電流（ゲート絶縁膜を流れる漏れ電流：Ｉｇ）を表し、ｂ及びｃは層間絶縁膜をＨＤＰ方式で形成した場合、ゲート電流Ｉｇを表す。特に、ｂは短時間でＨＤＰ工程を進めて少量のフォトンが発生する場合であり、ｃは長時間でＨＤＰ工程を進めて多量のフォトンが発生する場合である。前記図２によれば、ＨＤＰ方式によって層間絶縁膜を蒸着する場合、漏れ電流が増大し、フォトンの量、すなわち、ＨＤＰ工程時間が延長されるほど漏れ電流が増大した。このように、プラズマ工程時に発生するフォトンによってゲート漏れ電流が発生する現象を放射損傷という。
また、前記ＨＤＰ工程によって発生したフォトンの波長を測定した結果、前記フォトンは、図３に示されたように約３００ないし８００ｎｍ帯域の波長を有していた。しかし、シリコン窒化膜系列よりなるエッチストッパー４５は、３００ｎｍ以上の帯域に存在する前記フォトンを吸収し難い。
したがって、層間絶縁膜５０の下部に形成されるエッチストッパー４５としては、ＨＤＰ方式で形成される層間絶縁膜５０の形成時に発生するフォトンを吸収し難いだけでなく、後続のプラズマ工程によって発生するフォトンも吸収し難い。これにより、ゲート絶縁膜の漏れ電流が持続的に増大して、ＭＯＳトランジスタの劣化をもたらす。
本発明の目的は、放射損傷によるＭＯＳトランジスタの劣化を防止できる半導体素子を提供することである。
また、本発明の他の目的は、プラズマ工程時に発生するフォトンを捕獲してゲート絶縁膜の漏れ電流の発生を防止できる半導体素子を提供することである。
また、本発明のさらに他の目的は、前記半導体素子の製造方法を提供することである。
前記本発明の目的を達成するために、本発明の一見地による半導体素子の製造方法は、半導体基板上にＭＯＳトランジスタを形成する段階と、前記ＭＯＳトランジスタ及び半導体基板の上部にエッチストッパーを形成する段階と、前記エッチストッパーの上部にシリコン膜を形成し当該シリコン膜の上部にシリコンゲルマニウム膜を積層して形成した積層膜よりなるフォトン吸収膜を形成する段階と、前記フォトン吸収膜の上部にＨＤＰ方式によって層間絶縁膜を形成する段階と、を含むことを特徴とする。
また、前記本発明の目的を達成するために、本発明の一見地による半導体素子の製造方法は、半導体基板上にＭＯＳトランジスタを形成する段階と、前記ＭＯＳトランジスタ及び半導体基板の上部にエッチストッパーを形成する段階と、前記エッチストッパーの上部にシリコンゲルマニウム膜を形成し当該シリコンゲルマニウム膜の上部にシリコン膜を積層して形成した積層膜よりなるフォトン吸収膜を形成する段階と、前記フォトン吸収膜の上部にＨＤＰ方式によって層間絶縁膜を形成する段階と、を含むことを特徴とする。
また、前記本発明の目的を達成するために、本発明の一見地による半導体素子の製造方法は、半導体基板上にＭＯＳトランジスタを形成する段階と、前記ＭＯＳトランジスタ及び半導体基板の上部にエッチストッパーを形成する段階と、前記エッチストッパーの上部にシリコンゲルマニウム膜を形成し当該シリコンゲルマニウム膜の上部にシリコン膜を積層して形成した積層膜よりなるフォトン吸収膜を形成する段階と、前記フォトン吸収膜の上部にＨＤＰ方式によって層間絶縁膜を形成する段階と、を含むことを特徴とする。
前記本発明の目的を達成するために、本発明の一見地による半導体素子は、上記の半導体素子の製造方法を用いて形成される半導体素子であって、半導体基板と、前記半導体基板上の所定部分に形成されたＭＯＳトランジスタと、前記ＭＯＳトランジスタ及び半導体基板を覆うように形成されるエッチストッパーと、前記エッチストッパーの上部に形成されるフォトン吸収膜と、前記フォトン吸収膜の上部に形成される層間絶縁膜と、を含み、前記フォトン吸収膜は、シリコン膜とシリコンゲルマニウム膜の積層膜であることを特徴とする。
上記のエッチストパーは、前記層間絶縁膜とエッチング選択比が異なるエッチストッパーであることを特徴とする。
本発明によれば、ＨＤＰ方式で層間絶縁膜を形成する前、ＭＯＳトランジスタを保護するようにシリコン膜、シリコンゲルマニウム膜、またはこれらの積層膜で構成されたフォトン吸収膜を形成する。
このようなフォトン吸収膜の形成によって、ＨＤＰ方式による層間絶縁膜の形成工程及び以後進められるプラズマ工程で発生する多量のフォトンが前記フォトン吸収膜によって吸収され、フォトンによって発生する放射欠陥、すなわちゲート漏れ電流を大きく減少させうる。これにより、ＭＯＳトランジスタの特性が改善される。
以下、添付した図面に基づいて本発明の望ましい実施の形態を説明する。しかし、本発明の実施の形態は、色々な他の形態に変形でき、本発明の範囲が後述する実施の形態によって限定されると解釈されてはならない。本発明の実施の形態は、当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状は、さらに明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。また、一層が他層または半導体基板の“上”にあると記載される場合に、一層は前記他層または半導体基板に直接接触して存在でき、または、その間に第３の層が介在されうる。
図４Ａ及び図４Ｂは、本発明の実施の形態１を説明するための半導体素子の断面図であり、図５は、シリコン膜の波長による吸光係数を示すグラフである。
図４Ａを参照して、半導体基板１００、例えばシリコン基板の所定部分にアクティブ領域を限定するために、公知のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）方式で素子分離膜１０５を形成する。素子分離膜１０５が形成された半導体基板１００の上部にゲート絶縁膜１１０、ゲート電極用導電層１１５及びハードマスク膜１２０を順次に積層する。この時、ゲート絶縁膜１１０は、半導体基板１００を熱酸化させた膜であり、ゲート電極用導電層１１５は、ドーピングされたポリシリコン膜、遷移金属膜、遷移金属シリサイド膜またはドーピングされたポリシリコン膜と遷移金属シリサイド膜の積層膜で形成され、ハードマスク膜１２０としてはシリコン窒化膜が利用されうる。ハードマスク膜１２０及びゲート電極用導電層１１５を所定部分パターニングして、ゲート電極構造物ｇを形成する。この時、ゲート電極構造物ｇは、半導体素子の最小線幅になり、ゲート電極構造物ｇ間の間隔も最小線幅のレベルになりうる。ゲート電極構造物ｇの両側の半導体基板１００領域に低濃度不純物を注入する。次いで、ゲート電極構造物ｇが形成された半導体基板１００の上部に絶縁膜、例えばシリコン窒化膜を形成した後、前記絶縁膜を非等方性ブランケットエッチングを進め、ゲート電極構造物ｇの両側壁にスペーサ１２５を形成する。次いで、スペーサ１２５の両側の半導体基板１００領域に高濃度不純物を注入して、接合領域１３０ａ，１３０ｂを形成する。これにより、ＭＯＳトランジスタが完成される。
ＭＯＳトランジスタが形成された半導体基板１００の表面に、以後に接合領域１３０ａ，１３０ｂを露出させるためのコンタクトホールの形成時、接合領域１３０ａ，１３０ｂを保護するためにエッチストッパー１４０を形成する。エッチストッパー１４０としては、以後に形成されるシリコン酸化膜材質の層間絶縁膜とエッチング選択比が異なる膜であるシリコン窒化膜またはシリコン窒酸化膜が利用されうる。
エッチストッパー１４０の表面に、以後のプラズマ工程による放射損傷を最小化するためのフォトン吸収膜としてシリコン膜１４５を蒸着する。シリコン膜１４５は、約１０ないし２００Åの薄膜に形成されうる。この時、シリコン膜１４５は、前記厚さに限定されず、以後に形成される層間絶縁膜の厚さ及び高密度プラズマ露出時間を考慮してその厚さが可変されうる。例えば、３５００ないし４５００Åの厚さを有する層間絶縁膜である場合、５０％以上のフォトン吸収率を得ようとする時、フォトン吸収膜１４５は５０ないし７０Åに形成できる。また、シリコン膜１４５は、ＭＯＳトランジスタが形成された半導体基板１００の表面に均一に被覆されるように、ステップカバレッジ特性が優秀なＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方式によって蒸着できる。この時、シリコン膜１４５は、薄膜の厚さを有するので、プラズマに約１ないし１０秒間しか露出されないので、フォトンがほぼ発生しない。
次いで、図４Ｂに示されたように、ゲート電極構造物ｇの空間を十分に充填できるように、ＨＤＰ方式によって層間絶縁膜１５０を蒸着する。公知のように、ＨＤＰ方式によって形成された膜は、層間充填特性が優秀である。
この時、ＨＤＰ方式の層間絶縁膜１５０の形成工程によって多量のフォトン（図示せず）が発生し、このようなフォトンは、ＭＯＳトランジスタ側に侵入しうる。しかし、層間絶縁膜１５０の下部にフォトンを吸収するためのシリコン膜１４５が形成されているので、ほとんどのフォトンがシリコン膜１４５によって吸収される。
ここで、フォトンがシリコン膜１４５に吸収されるメカニズムについて説明する。
シリコン膜は、公知のように、１．１ｅＶのバンドギャップを有する膜であって、図５に示されたように、３００ないし８００ｎｍ帯域の波長で２以上の高い吸光係数ｋを表す範囲を有する。
この時、吸光係数と光の吸収との関係は、下記の式１及び２で表現されたビア−ランバート法則に説明される。
Ｉ＝Ｉ０ｅ−αｄ 式１
α＝４πｋ／λ 式２
前記式１及び２で、Ｉは出射光、Ｉ０は入射光、αは吸収係数、ｋは吸光係数及びｄは媒質の厚さを表す。前記式１及び式２によれば、吸収係数αは、吸光係数ｋと比例し、吸収係数αが増大するほど出射光が指数関数的に減少して、多量の光が吸収される。
α＝４πｋ／λ 式２
前記式１及び２で、Ｉは出射光、Ｉ０は入射光、αは吸収係数、ｋは吸光係数及びｄは媒質の厚さを表す。前記式１及び式２によれば、吸収係数αは、吸光係数ｋと比例し、吸収係数αが増大するほど出射光が指数関数的に減少して、多量の光が吸収される。
これにより、３００ないし８００ｎｍ帯域で強い強度を有するフォトンは、３００ないし８００ｎｍ帯域で高い吸光係数を有しているシリコン膜１４５によってほぼ吸収される。
一方、前記式１及び２によれば、出射光Ｉは、媒質、すなわちフォトン吸収膜１４５の厚さに指数関数的に反比例することが分かる。したがって、出射光、すなわちフォトンの吸収程度を考慮してフォトン吸収膜１４５の厚さを設定することが重要である。
このように、本発明によれば、エッチストッパー１４０の表面にフォトン吸収膜としてシリコン膜１４５を形成し、ＨＤＰ方式で層間絶縁膜１５０の形成時に発生するフォトンをほぼ除去する。したがって、ＭＯＳトランジスタの内部にフォトン流入が遮断されるにつれて、放射損傷、すなわち、ゲート漏れ電流が防止される。
図６は、本発明の実施の形態２を説明するための半導体素子の断面図であって、本実施の形態は、前記実施の形態１のエッチストッパー１４０を形成する工程までは同じであり、フォトン吸収膜を形成する工程が一部異なる。これにより、実施の形態１と重複される部分の説明は省略する。
図６を参照すると、エッチストッパー１４０の上部にフォトンを吸収するための層としてシリコン膜を蒸着する。この時、シリコン膜は、実施の形態１のフォトン吸収膜１４５の形成条件と同じ条件及び方式で形成されうる。次いで、シリコン膜にシリコンより小さなバンドギャップを有する物質、例えばゲルマニウム（Ｇｅ）をイオン注入及び活性化してシリコンゲルマニウム膜（ＳｉＧｅ）１４６を形成する。このようなシリコンゲルマニウム膜１４６は、本実施の形態のフォトン吸収膜となる。
ここで、前記ゲルマニウムは、公知のように、０．６６ｅＶのバンドギャップを有するので、ゲルマニウムのイオン注入量によってシリコン膜のバンドギャップが調節される。
すなわち、図７は、ゲルマニウムのイオン注入量（分率）によるバンドギャップの変化を示すグラフであって、図７によれば、ゲルマニウムイオンの供給量が増大するにつれてシリコン膜のバンドギャップが１．１ｅＶから０．７ｅＶに低下することが分かる。
このようにフォトン吸収膜物質のバンドギャップが低下すれば、さらに長い波長を有するフォトンの吸収が可能であり、このようなバンドギャップ及びフォトンの波長との関係を次の式を通じてさらに詳細に説明する。
Ｅ＝ｈν＝ｈｃ／λ 式３
ここで、Ｅはエネルギー、ｈはフランク定数、νは光の振動数、ｃは光の速度及びλは光の波長を意味する。
ここで、Ｅはエネルギー、ｈはフランク定数、νは光の振動数、ｃは光の速度及びλは光の波長を意味する。
前記式によれば、エネルギーＥは、光の波長λに反比例する。これにより、フォトンの波長が長くなれば、エネルギーＥが減少し、実施の形態１のシリコン膜１４５に吸収されずに一部透過される。具体的に、３００ないし８００ｎｍの波長を有するフォトンは、３００ないし８００ｎｍ帯域で高い吸光係数を有するシリコン膜によって容易に吸収されたが、８００ｎｍ以上の波長を有するフォトンは、前記シリコン膜１４５によって吸収が難しい。
しかし、前記のようにゲルマニウムをシリコン膜にイオン注入すれば、フォトン吸収膜のバンドギャップが低下し、８００ｎｍ以上の波長を有するフォトンも容易に吸収できる。
図８は、シリコンゲルマニウム膜の波長による吸光係数を示すグラフであって、図８のようにシリコンゲルマニウム膜１４６は、７００ないし１２００ｎｍにわたって高い波長を有するフォトンを吸収できる。
図９及び図１０は、本発明の実施の形態３を説明するための半導体素子の断面図である。本実施の形態は、前記実施の形態１とエッチストッパー１４０を形成する工程までは同じであり、フォトン吸収膜を形成する工程が一部異なる。これにより、実施の形態１及び２と重複される部分の説明は省略する。
図９に示されたように、エッチストッパー１４０の上部にプラズマ工程によって発生するフォトンを容易に吸収できるようにシリコン膜１４５及びシリコンゲルマニウム膜１４６を順次に積層してフォトン吸収膜１４７を形成する。また、図１０のようにシリコンゲルマニウム膜１４６を先に蒸着した後、その後にシリコン膜１４５を形成できる。
この時、シリコン膜１４５及びシリコンゲルマニウム膜１４６は、前述した実施の形態１及び２の方式で形成でき、またはシリコン膜を予定された厚さより厚く形成した後、シリコン膜の上面にだけゲルマニウムをイオン注入してシリコン膜１４５及びシリコンゲルマニウム膜１４６の積層膜を形成できる。
このように、シリコン膜１４５及びシリコンゲルマニウム膜１４６の積層構造をフォトン吸収膜１４７として利用すれば、３００ｎｍないし１２００ｎｍに至る広い帯域の波長から発生するフォトンを全て吸収できる。したがって、放射欠陥をさらに減少させうる。
以上、本発明を望ましい実施の形態を詳細に説明したが、本発明は前記実施の形態に限定されず、本発明の技術的思想内で当業者によって色々な変形が可能である。
本発明はシリコン膜またはシリコンゲルマニウム膜をＭＯＳトランジスタの上部に形成するので、ゲート電極側にフォトンが吸収されることが防止される。これにより、ＭＯＳトランジスタの濡れ電流を改善でき、半導体阻止の特性が向上するので、例えば、高集積化された半導体素子の製造に効果的に適用可能である。
１００ 半導体基板、
１１０ ゲート絶縁膜、
１１５ ゲート電極用導電層、
１２０ ハードマスク膜、
１２５ スペーサ、
１３０ａ，１３０ｂ 接合領域、
１４０ エッチストッパー、
１４５ シリコン膜、
ｇ ゲート電極構造物、
１４６ シリコンゲルマニウム膜、
１４７ フォトン吸収膜、
１５０ 層間絶縁膜。
１１０ ゲート絶縁膜、
１１５ ゲート電極用導電層、
１２０ ハードマスク膜、
１２５ スペーサ、
１３０ａ，１３０ｂ 接合領域、
１４０ エッチストッパー、
１４５ シリコン膜、
ｇ ゲート電極構造物、
１４６ シリコンゲルマニウム膜、
１４７ フォトン吸収膜、
１５０ 層間絶縁膜。
Claims (4)
- 半導体基板上にＭＯＳトランジスタを形成する段階と、
前記ＭＯＳトランジスタ及び半導体基板の上部にエッチストッパーを形成する段階と、
前記エッチストッパーの上部にシリコン膜を形成し当該シリコン膜の上部にシリコンゲルマニウム膜を積層して形成した積層膜よりなるフォトン吸収膜を形成する段階と、
前記フォトン吸収膜の上部にＨＤＰ方式によって層間絶縁膜を形成する段階と、
を含むことを特徴とする半導体素子の製造方法。 - 半導体基板上にＭＯＳトランジスタを形成する段階と、
前記ＭＯＳトランジスタ及び半導体基板の上部にエッチストッパーを形成する段階と、
前記エッチストッパーの上部にシリコンゲルマニウム膜を形成し当該シリコンゲルマニウム膜の上部にシリコン膜を積層して形成した積層膜よりなるフォトン吸収膜を形成する段階と、
前記フォトン吸収膜の上部にＨＤＰ方式によって層間絶縁膜を形成する段階と、
を含むことを特徴とする半導体素子の製造方法。 - 請求項１または２に記載の半導体素子の製造方法を用いて形成される半導体素子であって、
半導体基板と、
前記半導体基板上の所定部分に形成されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタ及び半導体基板を覆うように形成されるエッチストッパーと、
前記エッチストッパーの上部に形成されるフォトン吸収膜と、
前記フォトン吸収膜の上部に形成される層間絶縁膜と、を含み、
前記フォトン吸収膜は、シリコン膜とシリコンゲルマニウム膜の積層膜であることを特徴とする半導体素子。 - 前記エッチストパーは、前記層間絶縁膜とエッチング選択比が異なるエッチストッパーであることを特徴とする請求項３に記載の半導体素子。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2003-015393 | 2003-03-12 | ||
| KR1020030015393A KR100574939B1 (ko) | 2003-03-12 | 2003-03-12 | 포톤 흡수막을 갖는 반도체 소자 및 그 제조방법 |
| US10/740,570 US7026662B2 (en) | 2003-03-12 | 2003-12-22 | Semiconductor device having a photon absorption layer to prevent plasma damage |
| US10/740,570 | 2003-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004282069A JP2004282069A (ja) | 2004-10-07 |
| JP4789421B2 true JP4789421B2 (ja) | 2011-10-12 |
Family
ID=36639373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004069820A Expired - Lifetime JP4789421B2 (ja) | 2003-03-12 | 2004-03-11 | フォトン吸収膜を有する半導体素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060145183A1 (ja) |
| JP (1) | JP4789421B2 (ja) |
| CN (1) | CN100456492C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540061B1 (ko) * | 2003-12-31 | 2005-12-29 | 동부아남반도체 주식회사 | 플라즈마 데미지를 방지하는 방법 |
| KR100617067B1 (ko) * | 2005-06-27 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조방법 |
| US20070010073A1 (en) * | 2005-07-06 | 2007-01-11 | Chien-Hao Chen | Method of forming a MOS device having a strained channel region |
| KR100864932B1 (ko) * | 2007-07-23 | 2008-10-22 | 주식회사 동부하이텍 | 반도체 기판의 세정방법 |
| CN101640175B (zh) * | 2008-07-31 | 2012-10-10 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的制造方法 |
| CN103035564B (zh) * | 2011-09-29 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN103050393B (zh) * | 2011-10-17 | 2015-07-08 | 中芯国际集成电路制造(上海)有限公司 | 原子层级的等离子体刻蚀方法 |
| KR20130086663A (ko) | 2012-01-26 | 2013-08-05 | 삼성전자주식회사 | 반도체 소자 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414226A (ja) * | 1990-05-07 | 1992-01-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04296017A (ja) * | 1991-03-25 | 1992-10-20 | Nikon Corp | 半導体装置の製造方法 |
| JP2905314B2 (ja) * | 1991-07-08 | 1999-06-14 | シャープ株式会社 | 半導体装置の製造方法 |
| US5369040A (en) * | 1992-05-18 | 1994-11-29 | Westinghouse Electric Corporation | Method of making transparent polysilicon gate for imaging arrays |
| US5480814A (en) * | 1994-12-27 | 1996-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process of making a polysilicon barrier layer in a self-aligned contact module |
| JP2616741B2 (ja) * | 1995-04-27 | 1997-06-04 | 日本電気株式会社 | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 |
| KR100224720B1 (ko) * | 1996-10-31 | 1999-10-15 | 윤종용 | 반도체장치의 콘택홀 형성방법 |
| JPH10256536A (ja) * | 1997-03-17 | 1998-09-25 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2000216137A (ja) * | 1999-01-18 | 2000-08-04 | United Microelectronics Corp | プラズマ充電損傷および垂直漏話を防止するデバイス保護構造 |
| US6410210B1 (en) * | 1999-05-20 | 2002-06-25 | Philips Semiconductors | Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides |
| US6645837B2 (en) * | 2000-05-31 | 2003-11-11 | Sony Corporation | Method of manufacturing semiconductor device |
| US6365446B1 (en) * | 2000-07-03 | 2002-04-02 | Chartered Semiconductor Manufacturing Ltd. | Formation of silicided ultra-shallow junctions using implant through metal technology and laser annealing process |
| JP2002050764A (ja) * | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法 |
| US6440811B1 (en) * | 2000-12-21 | 2002-08-27 | International Business Machines Corporation | Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme |
| JP2003059854A (ja) * | 2001-08-13 | 2003-02-28 | Toshiba Corp | 光加熱装置、光加熱方法及び半導体装置の製造方法 |
| JP3986781B2 (ja) * | 2001-08-28 | 2007-10-03 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US6919219B2 (en) * | 2002-11-21 | 2005-07-19 | Texas Instruments Incorporated | Photon-blocking layer |
| JP2004172617A (ja) * | 2002-11-21 | 2004-06-17 | Texas Instr Inc <Ti> | 光子阻止層 |
-
2004
- 2004-03-11 JP JP2004069820A patent/JP4789421B2/ja not_active Expired - Lifetime
- 2004-03-12 CN CNB2004100595371A patent/CN100456492C/zh not_active Expired - Lifetime
-
2006
- 2006-03-06 US US11/367,420 patent/US20060145183A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060145183A1 (en) | 2006-07-06 |
| JP2004282069A (ja) | 2004-10-07 |
| CN1542985A (zh) | 2004-11-03 |
| CN100456492C (zh) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4322255B2 (ja) | 半導体装置及びその製造方法 | |
| US7737495B2 (en) | Semiconductor device having inter-layers with stress levels corresponding to the transistor type | |
| JP2002208631A (ja) | 導電層を充填したトレンチ素子分離型半導体装置及びその形成方法 | |
| JP2005150769A (ja) | 半導体装置及びその製造方法 | |
| JP2004006869A (ja) | 半導体素子の製造方法 | |
| JP4789421B2 (ja) | フォトン吸収膜を有する半導体素子及びその製造方法 | |
| JP2008311613A (ja) | 半導体素子の製造方法 | |
| KR100574939B1 (ko) | 포톤 흡수막을 갖는 반도체 소자 및 그 제조방법 | |
| KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
| JP2005109297A (ja) | 半導体装置の製造方法 | |
| US6294449B1 (en) | Self-aligned contact for closely spaced transistors | |
| JP2003031659A (ja) | ボーダレスコンタクト構造を有する半導体装置およびその製造方法 | |
| KR101231251B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH05218416A (ja) | 半導体装置の製造方法 | |
| KR100766270B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101092317B1 (ko) | 반도체 소자의 제조방법 | |
| KR100680966B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100577604B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| JP2006237040A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100990145B1 (ko) | 리프레쉬 타임을 향상시킨 반도체 소자 제조방법 | |
| JP2008182063A (ja) | 半導体装置及びその製造方法 | |
| KR20070002326A (ko) | 반도체 소자 제조방법 | |
| KR20080071809A (ko) | 반도체 소자의 형성 방법 | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 | |
| KR20050031754A (ko) | 플래시 메모리 셀의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4789421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |