KR100864932B1 - 반도체 기판의 세정방법 - Google Patents

반도체 기판의 세정방법 Download PDF

Info

Publication number
KR100864932B1
KR100864932B1 KR1020070073395A KR20070073395A KR100864932B1 KR 100864932 B1 KR100864932 B1 KR 100864932B1 KR 1020070073395 A KR1020070073395 A KR 1020070073395A KR 20070073395 A KR20070073395 A KR 20070073395A KR 100864932 B1 KR100864932 B1 KR 100864932B1
Authority
KR
South Korea
Prior art keywords
silicon germanium
cleaning
layer
germanium layer
silicon
Prior art date
Application number
KR1020070073395A
Other languages
English (en)
Inventor
신종훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070073395A priority Critical patent/KR100864932B1/ko
Priority to US12/175,734 priority patent/US20090029529A1/en
Priority to CN2008101341614A priority patent/CN101355016B/zh
Application granted granted Critical
Publication of KR100864932B1 publication Critical patent/KR100864932B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054—Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 브롬화 수소를 이용하여 자연 산화막 및 반응 부산물을 제거하기 위한 반도체 기판의 세정방법을 제공하는데 있다.
본 발명에 따른 반도체 기판의 세정방법은 실리콘 게르마늄층이 형성된 실리콘 기판에 있어서, 상기 실리콘 게르마늄층을 형성함으로써 자연 산화막 및 반응 부산물이 형성되는 제 1 단계와; 상기 자연 산화막 및 반응 부산물을 제거하기 위해 브롬화 수소(HBr) 및 아르곤(Ar)을 혼합하여 형성된 가스를 이용하여 플라즈마 처리하는 제 2 단계와; 상기 플라즈마 처리된 상기 실리콘 게르마늄층을 초순수물로 세정하는 제 3 단계를 포함한다.
이러한 구성에 의하여 본 발명은 실리콘 기판상에 실리콘 게르마늄층을 성장시킴으로써 발생하는 자연 산화막 및 반응 부산물에 브롬화 수소를 이용하여 플라즈마 처리함으로써 실리콘 게르마늄층에 영향을 미치지 않고 제거할 수 있다.
따라서, 이후 실리콘 게르마늄 상에 진행되는 반도체 제조공정에서 반응 부산물 및 자연 산화막으로 인해 발생하는 재산화현상을 방지할 수 있다.
Si기판, SiGe, HBr, 브롬화 수소, 플라즈마 식각

Description

반도체 기판의 세정방법{METHOD FOR CLEANING OF A SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 소자의 제조방법에 있어서, 특히, 브롬화 수소를 이용하여 자연 산화막 및 반응 부산물을 제거하기 위한 반도체 기판의 세정방법에 관한 것이다.
최근 실리콘 기판상에 실리콘 게르마늄(SiGe) 층을 개재하고 에피택셜(Epitaxial) 성장시킨 변형 실리콘(strained Si) 층을 채널영역에 이용한 고속의 금속산화막 반도체 전계효과 트랜지스터(MOSFET), 모듈레이션 도핑 전계효과 트랜지스터 (MODFET), 고전자이동도 트랜지스터(HEMT) 등이 제안되고 있다.
이러한 변형 실리콘층을 이용한 전계효과 트랜지스터에서, 실리콘 게르마늄층 위에 실리콘 채널을 얇게 성장시키면 실리콘은 실리콘 게르마늄의 상대적으로 넓은 격자 상수에 억지로 맞춰져서 늘어나 있는 상태가 되어 응력을 받게 된다.
이렇게 의도적으로 응력을 가해주면 전자의 이동도가 증가하고 양자 우물이 생성되어 이동도가 향상된다. 따라서 이 변형 실리콘층을 채널 영역으로 이용하는 것에 의해 통상의 1.3 내지 8배 정도의 고속화가 가능하게 되었다. 또한 프로세스 로서 쵸크랄스키법(Czochralski Method)에 의한 통상의 Si 기판을 사용할 수 있기 때문에, 종래 CMOS 공정으로 고속 CMOS를 실현 가능하게 하였다
한편, 소자의 속도를 높이기 위해서 실리콘층에 실리콘 게르마늄층을 에피택셜 성장시키기 방법은 실리콘 게르마늄 상에 자연 산화막 및 반응 부산물(By-product)이 발생하게 된다.
이러한 자연 산화막 및 반응 부산물을 제거하기 위해 진행되는 크리닝(Creaning) 공정은 자연 산화막 및 반응 부산물을 제거함과 동시에 실리콘 게르마늄의 특성을 유지하는 것이 중요하다.
하지만, 일반적으로 크리닝 공정시 많이 사용하고 있는 불산(HF) 이나 염산(HCI)은 제거 효율(removal efficiency)이 좋은 반면 불소(F)가 실리콘 게르마늄의 결합을 깨기 때문에 실리콘 게르마늄에 특성을 변화시킬 수 있고, 데미지(damage) 받은 표면이 대기 중에 산화(oxidation)되는 문제점이 발생한다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 브롬화 수소를 이용하여 자연 산화막 및 반응 부산물을 제거하기 위한 반도체 기판의 세정방법에 관한 것이다.
본 발명에 따른 반도체 기판의 세정방법은 실리콘 게르마늄층이 형성된 실리콘 기판에 있어서, 상기 실리콘 게르마늄층을 형성함으로써 자연 산화막 및 반응 부산물이 형성되는 제 1 단계와; 상기 자연 산화막 및 반응 부산물을 제거하기 위해 브롬화 수소(HBr) 및 아르곤(Ar)을 혼합하여 형성된 가스를 이용하여 플라즈마 처리하는 제 2 단계와; 상기 플라즈마 처리된 상기 실리콘 게르마늄층을 초순수물로 세정하는 제 3 단계를 포함한다.
본 발명에 따른 반도체 기판의 세정방법은 실리콘 기판상에 실리콘 게르마늄층을 성장시킴으로써 발생하는 자연 산화막(Native oxide) 및 반응 부산물(By - product)에 브롬화 수소를 이용하여 플라즈마 처리함으로써 실리콘 게르마늄층에 영향을 미치지 않고 제거할 수 있다.
따라서, 이후 실리콘 게르마늄 상에 진행되는 반도체 제조공정에서 반응 부산물 및 자연 산화막으로 인해 발생하는 재산화(re-oxidation)현상을 방지할 수 있다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 반도체 기판의 세정과정은 나타낸 순서도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 반도체 기판의 세정방법은 실리콘 게르마늄층(20)이 형성된 실리콘 기판(10)에 있어서, 실리콘 게르마늄층(20)을 형성함으로써 자연 산화막 및 반응 부산물(30a, 30b)이 형성되는 제 1 단계와; 자연 산화막 및 반응 부산물(30a, 30b)을 제거하기 위해 플라즈마 처리하는 제 2 단계와; 플라즈마 처리된 상기 실리콘 게르마늄층(20)을 초순수물로 세정하는 제 3 단계를 포함한다.
실리콘(Si) 기판(10)상에, 도 2a에 도시된 바와 같이, 실리콘 게르마늄(SiGe)층(20)을 형성한다. 이때, 실리콘 게르마늄(SiGe)층은 실리콘 기판(10) 상에 게르마늄(Ge) 단편을 성장시키고, 게르마늄(Ge) 단편 상에 게르마늄(Ge) 층을 고온과 고압 상태에서 에피택셜(Epitaxial growth)공정을 통해 성장시켜 게르마늄 실리콘층(20)을 형성한다. 이때, 실리콘 게르마늄층(20)은 화학기상증착법(CVD; Chemical Vapor Deposition) 법, 스퍼터링(Sputtering)법, 진공증착법, 분자선 증착법 (MBE; Molecular Beam Epitaxy) 등의 다양한 방법으로 형성할 수 있다. 그 중에서도 CVD 법에 의한 에피택셜 성장법으로 형성하는 것이 바람직하다.(S1)
이어, 도 2b에 도시한 바와 같이, 실리콘 기판(10)에 성장된 실리콘 게르마늄층(20)상에 자연 산화막(native oxide)(30a) 및 반응 부산물(By-product)(30b)이 형성된다.
이어, 도 2c에 도시한 바와 같이, 실리콘 게르마늄층(20)상에 형성된 반응 부산물(By-product) 및 자연 산화막(native oxide)을 아르곤(Ar) 및 수소 바륨(HBr)이 혼합한 가스를 사용하여 플라즈마(Plasma) 처리를 한다. 이때, 공정 분위기는 수소 바륨 및 아르곤 가스를 각각 90 내지 100sccm, 400 ~ 500sccm로 주입하고, 내부 압력이 5 ~ 10mTorr이고, 고주파 전원을 1000 ~3000W하여 30 ~ 60Sec동안 플라즈마 처리한다.(S2)
이렇게 플라즈마 처리시 사용되는 브롬화 수소(HBr)는 불산(HF) 이나 염산(HCl)과는 달리 게르마늄에 변화를 주지 않는다. 이때, 플라즈마 처리는 기본적으로 수소(H) 또는 바륨(Br)의 이온 충격(ion bombardment)에 의해서 자연 산화막(native oxide)을 제거할 수 있다. 이때, 브롬화 수소(HBr)에 바륨(Br)은 실리콘(Si)과 결합하여 실리콘 바륨(SiBr)을 만들어 기체 상태로 제거되며 반응 부산물(By-product)를 리프트 오프(lift-off)로 제거할 수 있다. 그리고, 수산화 바륨(HBr)에 수소(H)가 실리콘 게르마늄층(20)에 표면을 처리해주기 때문에 재산화(re-oxidation)현상이 발생하지 않는다.
이어, 도 2d에 도시한 바와 같이, 브롬화 수소(HBr)를 이용한 플라즈마 처리 후에도 실리콘 게르마늄층(20)에는 반응 부산물(By-product)인 바륨(Br)이 잔재하게 된다.
따라서, 도 2e에 도시된 바와 같이, 초순수물(DIW ; De-Ionized Water)을 분사하여 실리콘 게르마늄층(20)상에 바륨(Br)을 제거한다. 이때, 플라즈마 처리 후 표면에 잔재하는 바륨(Br)을 제거하기 위하여 먼저, 실리콘 게르마늄층(20)상에 바륨을 초순수물(DIW)을 순간 배출하는 퀵 드레인 린스(Quick Drain Rinse ; 이하, "QDR"로 칭함)를 실시하여 세정하고 이소프로필알코올(isopropylalcohol, IPA)를 실리콘 게르마늄층(20) 전면에 분사하여 반도체 기판(100) 상에 존재하는 물기를 제거한다. 이때, 실리콘 게르마늄층(20)상에 바륨(Br)을 제거하는 공정분위기는 유량이 20 내지 40㎖/min 및 150 내지 300sec동안 분사하여 바륨(Br)을 제거한다.(S3)
따라서, 실리콘 기판상에 실리콘 게르마늄층을 성장시킴으로써 발생하는 자연 산화막(Native oxide) 및 반응 부산물(By - product)에 브롬화 수소를 이용하여 플라즈마 처리함으로써 실리콘 게르마늄층에 영향을 미치지 않고 제거할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시 예에 따른 반도체 기판의 세정방법을 나타낸 순서도.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 반도체 기판의 세정방법을 나타낸 도면.
< 도면의 주요 부분에 대한 부호설명 >
10 : 실리콘 기판 20 : 실리콘 게르마늄
30a : 자연 산화막 30b : 반응 부산물

Claims (5)

  1. 실리콘 게르마늄층이 형성된 실리콘 기판에 있어서,
    상기 실리콘 게르마늄층을 형성함으로써 자연 산화막 및 반응 부산물이 형성되는 제 1 단계와;
    상기 자연 산화막 및 반응 부산물을 제거하기 위해 브롬화 수소(HBr) 및 아르곤(Ar)을 혼합하여 형성된 가스를 이용하여 플라즈마 처리하는 제 2 단계와;
    상기 플라즈마 처리된 상기 실리콘 게르마늄층을 초순수물로 세정하는 제 3 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 기판의 세정방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 2 단계에서 브롬화 수소 및 아르곤 가스는 각각 90 내지 100Sccm과 400 내지 500Sccm으로 상기 식각된 SiGe층을 세정하는 것을 특징으로 하는 반도체 기판의 세정방법.
  4. 제 1 항에 있어서,
    상기 제 2 단계에서 공정분위기는 5 내지 10mTorr의 압력과, 1000 내지 3000W의 고주파 전원 및 30 내지 60sec동안 세정하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  5. 제 1 항에 있어서,
    상기 제 3 단계에 있어서,
    상기 초 순수물은 20 내지 40㎖/min의 유량 및 150 내지 300sec 동안 분사하는 것을 특징으로 하는 반도체 기판의 세정방법.
KR1020070073395A 2007-07-23 2007-07-23 반도체 기판의 세정방법 KR100864932B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070073395A KR100864932B1 (ko) 2007-07-23 2007-07-23 반도체 기판의 세정방법
US12/175,734 US20090029529A1 (en) 2007-07-23 2008-07-18 Method for cleaning semiconductor device
CN2008101341614A CN101355016B (zh) 2007-07-23 2008-07-23 用于清理半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073395A KR100864932B1 (ko) 2007-07-23 2007-07-23 반도체 기판의 세정방법

Publications (1)

Publication Number Publication Date
KR100864932B1 true KR100864932B1 (ko) 2008-10-22

Family

ID=40177462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073395A KR100864932B1 (ko) 2007-07-23 2007-07-23 반도체 기판의 세정방법

Country Status (3)

Country Link
US (1) US20090029529A1 (ko)
KR (1) KR100864932B1 (ko)
CN (1) CN101355016B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050393B (zh) * 2011-10-17 2015-07-08 中芯国际集成电路制造(上海)有限公司 原子层级的等离子体刻蚀方法
US20140011339A1 (en) * 2012-07-06 2014-01-09 Applied Materials, Inc. Method for removing native oxide and residue from a germanium or iii-v group containing surface
US20140273525A1 (en) 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
CN104425241A (zh) * 2013-09-10 2015-03-18 中国科学院微电子研究所 一种自然氧化层的去除方法
US9384964B1 (en) 2014-08-01 2016-07-05 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US9653291B2 (en) 2014-11-13 2017-05-16 Applied Materials, Inc. Method for removing native oxide and residue from a III-V group containing surface
US11018225B2 (en) 2016-06-28 2021-05-25 International Business Machines Corporation III-V extension by high temperature plasma doping
FR3090013B1 (fr) * 2018-12-17 2020-12-25 Commissariat A L Energie Atomique Et Aux Energies Alternatives Procede de fabrication d’une structure monocristalline
CN113539818B (zh) * 2021-07-16 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法及半导体器件蚀刻设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072409A1 (en) * 2002-06-25 2004-04-15 Fitzgerald Eugene A. Coplanar integration of lattice-mismatched semiconductor with silicon via wafer bonding virtual substrates
KR20060077583A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198314C (zh) * 2002-02-10 2005-04-20 台湾积体电路制造股份有限公司 具有高载子迁移率芯片的制造方法
KR101155841B1 (ko) * 2003-03-03 2012-06-20 램 리써치 코포레이션 이중 도핑된 게이트 애플리케이션에서 프로파일 제어 및ｎ／ｐ 로딩을 개선하는 방법
JP4789421B2 (ja) * 2003-03-12 2011-10-12 三星電子株式会社 フォトン吸収膜を有する半導体素子及びその製造方法
US6946397B2 (en) * 2003-11-17 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing process with reduced defects in a copper process
US20060043066A1 (en) * 2004-08-26 2006-03-02 Kamp Thomas A Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
US7326655B2 (en) * 2005-09-29 2008-02-05 Tokyo Electron Limited Method of forming an oxide layer
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072409A1 (en) * 2002-06-25 2004-04-15 Fitzgerald Eugene A. Coplanar integration of lattice-mismatched semiconductor with silicon via wafer bonding virtual substrates
KR20060077583A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
US20090029529A1 (en) 2009-01-29
CN101355016B (zh) 2010-12-29
CN101355016A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
KR100864932B1 (ko) 반도체 기판의 세정방법
US6811448B1 (en) Pre-cleaning for silicidation in an SMOS process
KR101442332B1 (ko) 반도체 재성장을 위한 방법
KR100735533B1 (ko) 듀얼 스트레스 기억 기술 제공 방법 및 상관된 구조
US20060252191A1 (en) Methodology for deposition of doped SEG for raised source/drain regions
JP2009038344A (ja) 格子整合基板上への窒化物系光電子／電子デバイス構造体の形成
KR20060083373A (ko) 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US7456062B1 (en) Method of forming a semiconductor device
US20090236664A1 (en) Integration scheme for constrained seg growth on poly during raised s/d processing
CA2778197A1 (en) Method and apparatus for manufacturing silicon carbide semiconductor device
US8187975B1 (en) Hydrochloric acid etch and low temperature epitaxy in a single chamber for raised source-drain fabrication
JP2016072629A (ja) ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法
US20060281271A1 (en) Method of forming a semiconductor device having an epitaxial layer and device thereof
JP4822457B2 (ja) 半導体装置の製造方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
US7910996B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP3630068B2 (ja) 半導体装置の製造方法
US7402485B1 (en) Method of forming a semiconductor device
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
WO2011158558A1 (ja) 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
US20050252525A1 (en) Method of cleaning a semiconductor substrate and cleaning recipes
JP2016009843A (ja) 半導体装置およびその製造方法
CN114121655A (zh) 一种基于增强型器件的自终止刻蚀方法及器件
JP6171441B2 (ja) 半導体装置の製造方法
JP3218362B2 (ja) 半導体基板の処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee