JP2016009843A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016009843A
JP2016009843A JP2014131692A JP2014131692A JP2016009843A JP 2016009843 A JP2016009843 A JP 2016009843A JP 2014131692 A JP2014131692 A JP 2014131692A JP 2014131692 A JP2014131692 A JP 2014131692A JP 2016009843 A JP2016009843 A JP 2016009843A
Authority
JP
Japan
Prior art keywords
layer
gan layer
insulating film
gate insulating
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014131692A
Other languages
English (en)
Other versions
JP6308049B2 (ja
Inventor
土屋　義規
Yoshinori Tsuchiya
義規 土屋
浩幸 樽見
Hiroyuki Tarumi
浩幸 樽見
真一 星
Shinichi Hoshi
真一 星
松井　正樹
Masaki Matsui
正樹 松井
伊藤　健治
Kenji Ito
健治 伊藤
哲生 成田
Tetsuo Narita
哲生 成田
加地　徹
Toru Kaji
徹 加地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2014131692A priority Critical patent/JP6308049B2/ja
Priority to US15/320,799 priority patent/US10121663B2/en
Priority to PCT/JP2015/001761 priority patent/WO2015198512A1/ja
Publication of JP2016009843A publication Critical patent/JP2016009843A/ja
Application granted granted Critical
Publication of JP6308049B2 publication Critical patent/JP6308049B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】閾値電圧を適正値に制御でき、バラツキの少ないＧａＮデバイスを実現する。【解決手段】ゲート絶縁膜４とＧａＮ層２との界面およびＧａＮ層２側（ＧａＮ層２の表層部）の格子位置にあるドナー元素（ＳｉやＯ）の濃度を５．０?１０17ｃｍ-3以下にする。具体的には、ゲート絶縁膜４の形成工程の前に、リセス形状部３ａから露出させられたＧａＮ層２の表面に存在するドナー元素の除去工程を行う。このように、ゲート絶縁膜４とＧａＮ層２との界面およびＧａＮ層２側の格子位置にあるドナー元素濃度が低い濃度に設定することで、チャネル部のドナーに起因する閾値電圧の変動を抑制できる。したがって、閾値電圧を適正値に制御することが可能となって、バラツキの少ないＧａＮデバイスを実現することができる構造の半導体装置とすることが可能となる。【選択図】図１

Description

本発明は、窒化ガリウム（以下、ＧａＮという）を主成分とする化合物半導体を用いたＧａＮデバイスを有する半導体装置およびその製造方法に関するものである。
従来より、ＧａＮを主成分とする化合物半導体を用いたＧａＮデバイスを有する半導体装置が知られている。ＧａＮデバイスを形成する場合、ＧａＮ層の表面に大気暴露によって自然酸化膜が形成されることから、ゲート絶縁膜を形成する前に自然酸化膜を除去する必要がある。しかしながら、自然酸化膜をフッ酸によって除去した場合、ＧａＮ層にダメージが残る。
このため、特許文献１において、このダメージ層を低減できるＧａＮデバイスの形成方法が開示されている。具体的には、ＧａＮ層にて構成される第１の半導体層の上に、第１の半導体層よりも不純物の固溶度が高い第１の犠牲層を形成する工程と、第１の犠牲層および第１の半導体層をアニールする工程とを行う。続いて、第１の犠牲層をウェットエッチングによって除去する工程を行ったのち、第１の半導体層の少なくとも一部を絶縁層で覆う工程と第１の半導体層の一部をエッチングする工程の少なくとも一方の工程を行うことで、第１の半導体層の表面のダメージを除去する。その後、第１の半導体層に電気的に接続される電極層を形成する。このようにして、ＧａＮ層の表面に形成されるダメージを除去している。
また、ＧａＮ層の表面に上部層が積層されている構造体を製造するときに、ＧａＮ層の表面が損傷しないように、その表面に形成されている自然酸化膜を除去する方法もある。具体的には、ＧａＮ層の表面を非プラズマ状態のアンモニアを含むガスに曝す工程を行い、その後、アンモニアを含むガスに暴露されたＧａＮ層の表面を大気暴露せずにシリコン酸化（ＳｉＯ2）層を積層する工程を行う。このようにして、アンモニアを含むガスを用いて自然酸化膜を除去した後、自然酸化膜が形成される前にＧａＮ層の表面にシリコン酸化膜を除去することで、ＧａＮ層へのダメージを低減している。
特開２０１２−１５６２６９号公報
しかしながら、上記したいずれの場合であっても、ＧａＮ層の表層部におけるドナー元素濃度（Ｓｉ濃度もしくはＯ濃度）を低減することはできない。このため、ＧａＮ層の表層部に存在するＳｉもしくはＯがドナー元素として働いてＧａＮデバイスの閾値電圧にバラツキが生じる。
本発明は上記点に鑑みて、閾値電圧を適正値に制御でき、バラツキの少ないＧａＮデバイスを実現することができる構造の半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、半絶縁性もしくは半導体にて構成される基板（１）と、基板上に形成されたＧａＮ層（２）を含むチャネル形成層（２、３）と、チャネル形成層上に、ＧａＮ層に接するゲート絶縁膜（４）が形成されていると共に、該ゲート絶縁膜を介して形成されたゲート電極（５）とを有するゲート構造と、チャネル形成層上において、ゲート構造を挟んだ両側に配置されたソース電極（６）およびドレイン電極（７）と、を備えたＧａＮデバイスを含み、ゲート絶縁膜とＧａＮ層との界面および該界面よりＧａＮ層側における格子位置でのドナー元素濃度が５．０×１０17ｃｍ-3以下に設定されていることを特徴としている。
このように、ゲート絶縁膜とＧａＮ層との界面およびＧａＮ層側の格子位置にあるドナー元素濃度が低い濃度に設定されているため、チャネル部のドナーに起因する閾値電圧の変動を抑制できる。したがって、閾値電圧を適正値に制御することが可能となって、バラツキの少ないＧａＮデバイスを実現することができる構造の半導体装置とすることが可能となる。
請求項２に記載の発明では、ゲート絶縁膜とＧａＮ層との界面でのドナー元素濃度が５．０×１０17ｃｍ-3を超えており、ゲート絶縁膜とＧａＮ層との界面よりＧａＮ層側における格子位置でのドナー元素濃度が５．０×１０17ｃｍ-3以下に設定されていることを特徴としている。
このように、ゲート絶縁膜とＧａＮ層との界面でのドナー元素濃度が５．０×１０17ｃｍ-3を超えていても、ゲート絶縁膜とＧａＮ層との界面よりＧａＮ層側における格子位置でのドナー元素濃度が５．０×１０17ｃｍ-3以下に設定されていれば、請求項１と同様の効果を得ることができる。
請求項５に記載の発明では、基板上にＧａＮ層を含むチャネル形成層を形成する工程と、チャネル形成層上に、ＧａＮ層に接するゲート絶縁膜を形成する工程とを含み、チャネル形成層を形成する工程の後、ゲート絶縁膜を形成する工程の前に、ＧａＮ層のうちゲート絶縁膜と接する部分に存在するドナー元素を除去する工程を行い、ドナー元素を除去する工程の後、ドナー元素を含む雰囲気に暴露することなくゲート絶縁膜を形成する工程を行うことを特徴としている。
このように、ＧａＮ層のうちゲート絶縁膜と接する部分に存在するドナー元素を除去する工程を行い、ドナー元素を除去する工程の後、ドナー元素を含む雰囲気に暴露することなくゲート絶縁膜を形成する工程を行う。これにより、請求項１に記載の構造を有する半導体装置を製造できる。
請求項８に記載の発明では、基板上にＧａＮ層を含むチャネル形成層を形成する工程と、チャネル形成層上に、ＧａＮ層に接するゲート絶縁膜を形成する工程とを含み、チャネル形成層を形成する工程の後、ゲート絶縁膜を形成する工程の前もしくは後に、ＧａＮ層のうちゲート絶縁膜と接する部分に存在するドナー元素を不活性化する工程を行うことを特徴としている。
このように、チャネル形成層を形成する工程の後、ゲート絶縁膜を形成する工程の前もしくは後に、ＧａＮ層のうちゲート絶縁膜と接する部分に存在するドナー元素を不活性化する工程を行う。これにより、請求項２に記載の構造を有する半導体装置を製造できる。
請求項１０に記載の発明では、基板上にＧａＮ層を含むチャネル形成層を形成する工程と、チャネル形成層上に、ＧａＮ層に接するゲート絶縁膜を形成する工程とを含み、チャネル形成層においてＧａＮ層を形成したのち、ＧａＮ層のうちゲート絶縁膜と接する部分に存在するドナー元素が活性化する温度以下にサーマルバジェットを制限してＧａＮデバイスを形成することを特徴としている。
このように、ＧａＮ層のうちゲート絶縁膜と接する部分に存在するドナー元素が活性化する温度以下にサーマルバジェットを制限してＧａＮデバイスを形成するようにしても、請求項２に記載の構造の半導体装置を製造することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第１実施形態にかかる半導体装置の断面図である。 図１に示す半導体装置の製造工程を示した断面図である。 ゲート絶縁膜４とＧａＮ層２の界面近傍での基板深さ方向に対するＳｉ濃度を調べた結果を示した図である。 ドナー元素の除去工程を行うことでＧａＮ層２の表面洗浄を行ってから、大気へ暴露したときの経過時間とＳｉ濃度の変化を調べた結果を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、ＧａＮを主成分とする化合物半導体を用いたＧａＮデバイスを有する半導体装置として、ＧａＮ−ＨＥＭＴ（High electron mobility transistor：高電子移動度トランジスタ）デバイスの一つである横型のＨＥＭＴを備える半導体装置について説明する。
図１に示すように、本実施形態にかかる半導体装置は、横型のＨＥＭＴを備えている。このＨＥＭＴは、以下のように構成されている。
横型のＨＥＭＴは、基板１の表面に、ＧａＮ層２およびｎ型のＡｌＧａＮ層３が積層された構造を化合物半導体基板として用いて形成されている。これらＧａＮ層２およびＡｌＧａＮ層３によるＡｌＧａＮ／ＧａＮ界面のＧａＮ層２側に、ピエゾ効果および分極効果により２次元電子ガス（以下、２ＤＥＧ）キャリアが誘起される。
基板１は、図１中ではＳｉ（１１１）を例として挙げているが、例えばＳｉ（１１１）、ＳｉＣ、およびサファイヤなどの半絶縁性材料や半導体材料によって構成されている。この基板１の上にＧａＮ層２とＡｌＧａＮ層３が例えばヘテロエピタキシャル成長によって形成されている。化合物半導体基板の比抵抗値については、目的とするデバイスの特性に応じて、化合物半導体基板を構成する各層の不純物濃度により任意に調整すれば良い。ＧａＮ層２と基板１との間にＡｌＧａＮ−ＧａＮ超格子層などを介在させ、ＧａＮ層２の結晶性を良好なものにすることもできる。なお、ここでの結晶性とは、ＧａＮ層２中の欠陥や転位などであり、電気的および光学的な特性に対して影響を及ぼすものである。
この化合物半導体基板におけるチャネル部上において、ＡｌＧａＮ層３の表面からＧａＮ層２に達するようにリセス形状部（凹部）３ａが形成されている。また化合物半導体基板のうちリセス形状部３ａを挟んだ両側において、ＡｌＧａＮ層３の表面から所定深さの溝部３ｂ、３ｃが形成されている。
リセス形状部３ａが形成された場所には、リセス形状部３ａ内およびリセス形状部３ａの周囲に形成されたゲート絶縁膜４およびその上に形成されたゲート電極５にて構成されるゲート構造が備えられている。ゲート絶縁膜４は、酸化アルミニウム膜（Ａｌ2Ｏ3）などによって構成されており、ゲート電極５は、アルミニウムまたは不純物がドープされたＰｏｌｙ−Ｓｉなどによって構成されている。そして、図示しないが、ゲート電極５の表面には、Ａｌなどで構成されるゲート配線層が形成されている。ゲート電極およびゲート絶縁膜の材料は、目的とするデバイスの閾値電圧およびゲート耐圧、長期信頼性等を鑑みて、最適な材料およびその構造を選べばよい。
一方、ＡｌＧａＮ層３の表面のうち溝部３ｂが配置された場所には、溝部３ｂ内に入り込むようにソース電極６が形成されており、溝部３ｃが配置された場所には、溝部３ｃ内に入り込むようにドレイン電極７が形成されている。そして、ソース電極６やドレイン電極７がそれぞれ溝部３ｂ、３ｃの表面とオーミック接触させられている。このような構成により、本実施形態にかかる横型のＨＥＭＴが構成されている。このように構成される横型のＨＥＭＴの各部の寸法については任意であり、例えば、ソース−ゲート、ゲート−ドレイン間の距離は、目的とするデバイスのオン抵抗および耐圧を鑑みて決定すればよい。
さらに、このように構成された横型のＨＥＭＴにおいて、本実施形態では、ゲート絶縁膜４とＧａＮ層２との界面およびＧａＮ層２側（ＧａＮ層２の表層部）の格子位置にあるドナー元素（ＳｉやＯ）濃度を５．０×１０17ｃｍ-3以下に設定している。好ましくは、ドナー元素濃度を３．５×１０17ｃｍ-3以下に設定している。このように、ゲート絶縁膜４とＧａＮ層２との界面およびＧａＮ層２側の格子位置にあるドナー元素濃度が低い濃度に設定されているため、チャネル部のドナーに起因する閾値電圧の変動を抑制できる。特に、格子位置にあるドナー元素濃度を３．５×１０17ｃｍ-3以下に設定すると、より効果的に閾値電圧の変動を抑制できる。したがって、閾値電圧を適正値に制御することが可能となって、バラツキの少ないＧａＮデバイスを実現することができる構造の半導体装置とすることが可能となる。
具体的には、このように構成される横型のＨＥＭＴは、ゲート電極５に対してゲート電圧を印加することでスイッチング動作を行う。すなわち、ゲート電極５に対してゲート電圧を印加することで、ゲート電極５の下方におけるＧａＮ層２とゲート絶縁膜４の界面に発生する電子層（チャネル）の密度を制御し、ソース−ドレイン間に電圧を加えることで、ソース−ドレイン間に電流を流すという動作を行う。
このような横型のＨＥＭＴでは、ゲート構造の下部におけるドナー元素濃度に応じて電子濃度などが変化し、閾値に影響を及ぼすことから、ドナー元素濃度が低い方が好ましい。これに対して、本実施形態では、ゲート絶縁膜４とＧａＮ層２との界面およびＧａＮ層２側の格子位置にあるドナー元素濃度を上記した低い値に設定している。このため、チャネル部のドナーに起因する閾値電圧の変動を抑制でき、閾値電圧を適正値に制御することが可能となる。これにより、バラツキの少ないＧａＮデバイスを実現することができる構造の半導体装置とすることが可能となる。
続いて、本実施形態にかかる横型のＨＥＭＴの製造方法について、図２を参照して説明する。
〔図２（ａ）に示す工程〕
Ｓｉ（１１１）やＳｉＣおよびサファイヤなどの基板１の表面に、ＧａＮ層２およびｎ型のＡｌＧａＮ層３が積層された構造を有する化合物半導体基板を用意する。例えば、基板１の表面に、ＧａＮ層２およびＡｌＧａＮ層３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法や超高純度、高精度にしたＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法などによって形成する。
〔図２（ｂ）に示す工程〕
ＡｌＧａＮ層３の表面に、層間膜となる酸化膜１０を形成した後、酸化膜１０の表面に第２マスクとなるレジスト１１を形成する。そして、フォトリソグラフィ工程を経てレジスト１１をパターニングしたのち、このレジスト１１をマスクとして酸化膜１０をパターニングする。これにより、ＡｌＧａＮ層３の表面のうちゲート構造の形成予定位置においてレジスト１１および酸化膜１０が開口させられる。この後、レジスト１１および酸化膜１０をマスクとして用いたドライエッチング工程を行うことで、ＡｌＧａＮ層３の表面をリセス加工して、ＧａＮ層２の表面を露出させたリセス形状部３ａを形成する。また、リセス形状部３ａを形成した後、ドライエッチングのマスクとして用いたレジスト１１を除去することで、ドライエッチング工程を終了する。
〔図２（ｃ）に示す工程〕
続いて、ゲート絶縁膜４の形成工程を行うが、上記のようにしてＧａＮ層２の表面を露出させたのち、ゲート絶縁膜４の形成工程の前に、リセス形状部３ａから露出させられたＧａＮ層２の表面に存在するドナー元素の除去工程を行う。
例えば、ドナー元素としてＳｉを除去する場合には、ＣＦ4などのＦ系ガス、Ｃｌ2系ガス、Ｈ2ガス、ＨＣｌガス中においてアニール処理を行うことにより、Ｓｉ元素が吸着され、揮発性ガスとなって離脱していく。これにより、ドナー元素となるＳｉを除去することができる。
例えば、ＣＨＦ3、ＳＦ6やＣＦ4などのＦ系ガスを用いる場合、ＣＦ4を０．１〜１００ｓｃｃｍ程度の流量でチャンバー内に導入しつつ、チャンバー内を１〜５０Ｐａの減圧雰囲気とし、５００℃以上に加熱する。このとき、ＣＦ4とＨ2やＯ2の混合ガスを用いてもよい。Ｃｌ2系ガスを用いる場合、Ｃｌ2を５〜１００ｓｃｃｍ程度導入しつつ、チャンバー内を０．１〜１００Ｐａの減圧雰囲気とし、５００℃以上に加熱する。また、Ｈ2ガスやＨＣｌガスやそれらを含む混合ガスを用いてもよい。付着するＳｉは大気中の酸素と結合し、部分的にＳｉＯｘの状態になっており、用いるガス種は、ＳｉやＳｉ酸化物をエッチングする性質のガス及び条件を用いればよい。また、加熱だけではＳｉ、ＳｉＯｘの除去が困難な場合には、プラズマ源を用いて活性なラジカルガスを用いても良い。
また、ドナー元素としてＯを除去する場合には、Ａｌによる酸素捕捉効果を用いてＯ元素を還元しするも有効である。例えば、５ｎｍ以下の薄膜のＡｌ若しくはＡｌＯｘ（ｘ＜１．５）をＧａＮ表面に成膜し、４００℃以上に加熱することでＧａＮ表面のＯをＡｌもしくはＡｌＯｘと反応させる。その後にＯ2雰囲気でアニールすることでＡｌ2Ｏ3に変質させる。こうすることで表面のＯをすべてＡｌ2Ｏ3に吸着できる。Ａｌ−Ｏの結合エネルギーはがーＯよりも安定であり一度Ａｌ2Ｏ3に取り込まれたＯがＧａＮ中に拡散することはない。
また、表面のＳｉやＯがＳｉＯｘやＧａＯｘの状態である場合には、Ｈ2、ＮＦ3（もしくはＨＦ）およびＮＨ3のプラズマによるラジカルガスに晒すことでＧａＮ基板表面へのダメージなくエッチング除去することができる。この際に反応促進のために基板を加熱することも有効である。
この後、ドナー元素の除去工程からＳｉやＯを含有する雰囲気中への暴露工程を経ることなく、もしくは短時間しか経ないようにして、ゲート絶縁膜４の形成工程を行う。例えば、ドナー元素の除去工程とゲート絶縁膜４の形成工程を同じチャンバーで行いつつ、これらの工程を大気に曝さない真空一貫工程とすることにより、ＳｉやＯを含有する雰囲気中への暴露工程を経ないようにできる。また、ドナー元素の除去工程で用いるチャンバーからゲート絶縁膜４の形成工程で用いるチャンバーへの搬送をＮ2やＡｒ雰囲気での搬送によって行えるようにしたり、真空搬送によって行えるようにしても良い。
そして、リセス形状部３ａ内を含め、ＡｌＧａＮ層３の表面にＡｌ2Ｏ3などの絶縁膜、不純物をドープしたＰｏｌｙ−Ｓｉ、Ａｌなどの金属材料を順に成膜したのち、図示しないマスクを用いてこれらをパターニングする。これにより、ゲート絶縁膜４、ゲート電極５が形成される。
このとき、ドナー元素の除去工程を行ってからゲート絶縁膜４を形成しているため、ゲート絶縁膜４とＧａＮ層２との界面およびＧａＮ層２側の格子位置にあるドナー元素の濃度が５．０×１０17ｃｍ-3以下、好ましくは３．５×１０17ｃｍ-3以下となる。図３は、ゲート絶縁膜４とＧａＮ層２の界面近傍（図１中の破線部分）での基板深さ方向に対するＳｉ濃度を調べた結果を示している。この図に示すように、本実施形態のようなドナー元素の除去工程を行った場合、ゲート絶縁膜中４とＧａＮ層２との界面およびＧａＮ層２側の格子位置においてドナー濃度が小さくなっていることが判る。具体的には、３．５×１０17ｃｍ-3以下となっている。これに対して、従来のようにドナー元素の除去工程を行わなかった場合、ゲート絶縁膜中４とＧａＮ層２との界面およびＧａＮ層２側の格子位置においてドナー濃度が高くなっていた。具体的には、５．０×１０17ｃｍ-3を超えていた。
これは、ドナー元素の除去工程を行った後、ＳｉやＯなどを含む雰囲気、例えば大気への暴露工程を行うことなくゲート絶縁膜４を形成したためである。図４は、ドナー元素の除去工程を行うことでＧａＮ層２の表面洗浄を行ってから、大気へ暴露したときの経過時間とＳｉ濃度の変化を調べた結果を示す図である。この図に示すように、大気への暴露時間の増加に伴ってＳｉ濃度が高くなっていき、例えば１時間程度でＳｉ濃度が閾値電圧に影響を与え得る５．０×１０17ｃｍ-3を超える。このため、Ｓｉ濃度を５．０×１０17ｃｍ-3以下とするためには、ドナー元素の除去工程を行ってから、１時間以内にゲート絶縁膜４の形成工程を行うか、ＳｉやＯを含む雰囲気への暴露工程を経ないようにしてゲート絶縁膜４の形成工程を行うようにすればよい。なお、Ｏ濃度については図示していないが、Ｓｉ濃度と同様の結果となる。
したがって、本実施形態のように、ドナー元素の除去工程からＳｉやＯを含有する雰囲気中への暴露工程を経ることなく、もしくは短時間しか経ないようにして、ゲート絶縁膜４の形成工程を行うことで、ドナー元素濃度を上記のように低い濃度に設定できる。
そして、このようにゲート絶縁膜４とＧａＮ層２との界面およびＧａＮ層２側の格子位置にあるドナー元素濃度が低い濃度に設定されることで、チャネル部のドナーに起因する閾値電圧の変動を抑制することが可能となる。したがって、従来のように、ドナー元素の除去工程を行わない場合と比較して、閾値電圧を適正値に制御することが可能となって、バラツキの少ないＧａＮデバイスを実現することができる構造の半導体装置とすることが可能となる。
なお、基板１としてシリコン（１１１）を用いる場合には、基板表面からのＳｉの外方への放出も発生し得る。このため、基板１としてシリコン（１１１）を用いる場合には、基板１の上にＧａＮ層２を成膜したのち、ＧａＮ層２の表面以外の部分をマスクによって覆うことで、Ｓｉの外方への放出を抑制すると好ましい。これにより、よりドナー元素濃度を低く抑えることが可能となり、さらに閾値電圧を適正値に制御することが容易となる。
〔図２（ｄ）に示す工程〕
ゲート絶縁膜４、ゲート電極５を覆いつつ、溝部３ｂ、３ｃの形成予定領域が開口する絶縁膜およびマスクを形成する。例えば、絶縁膜については酸化膜１２を形成した後、酸化膜１２の表面にマスクとなるレジスト１３を形成することで構成することができる。 この後、レジスト１３を用いて酸化膜１２およびＡｌＧａＮ層３のドライエッチング工程を行うことで、ＡｌＧａＮ層３の表面に溝部３ｂ、３ｃを形成する。この後、レジスト１３を除去する。
この後の工程については従来と同様であるが、層間絶縁膜形成工程やコンタクトホール形成工程、ソース電極６およびドレイン電極７の形成工程などを経て、図１に示した横型のＨＥＭＴを有する半導体装置が完成する。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して化合物半導体基板中におけるドナー元素濃度が異なっているが、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本実施形態にかかる横型のＨＥＭＴを有する半導体装置では、ゲート絶縁膜４とＧａＮ層２との界面にあるドナー元素（ＳｉやＯ）濃度が５．０×１０17ｃｍ-3以上となっている。ただし、これらの界面におけるＧａＮ層２側（ＧａＮ層２の表層部）の格子位置にあるドナー元素濃度を５．０×１０17ｃｍ-3以下、好ましくは３．５×１０17ｃｍ-3以下に設定している。このように、ゲート絶縁膜４とＧａＮ層２との界面にあるドナー元素濃度が高い濃度に設定されていたとしても、これらの界面におけるＧａＮ層２側の格子位置にあるドナー元素濃度が低くなるようにすれば、第１実施形態と同様の効果を得ることが可能となる。
このような構造の横型のＨＥＭＴを有する半導体装置は、基本的には第１実施形態と同様の製造工程によって製造される。ただし、ドナー元素の除去工程に代えて、ＧａＮ層２中の格子位置のドナー元素を低くする工程を行うようにしている。
例えば、酸化雰囲気、つまりＯ2やＨ2ＯなどのようにＧａＮを酸化する雰囲気でのアニール処理を行うことにより、ＧａＮ中のＳｉよりも安定なＳｉＯ2で構成されるＳｉＯ2安定層を形成する。ＳｉとＯとの結合の方がＳｉとＮとの結合よりも強いため、ＳｉＯ2を形成しておくことにより、Ｓｉが拡散してＧａＮ層２中の格子位置を占めるドナー元素とならないように不活性化できる。これにより、ゲート絶縁膜４とＧａＮ層２との界面におけるＧａＮ層２側の格子位置にあるドナー元素濃度を低く設定することが可能となる。
なお、このようにゲート絶縁膜４とＧａＮ層２との界面におけるＧａＮ層２側の格子位置にあるドナー元素濃度を低くするための酸化雰囲気でのアニール処理は、ゲート絶縁膜４の成膜後に行っても構わない。ゲート絶縁膜４の成膜後に行ったとしても、ＧａＮ層２の格子位置に取り込まれたＳｉが酸化されることでＳｉＯ2になるため、格子位置にあるドナー元素として働かずに不活性化される。このため、閾値電圧の変動を抑制することが可能になる。また、このような酸化雰囲気でのアニール処理を行った場合には、後工程で他のアニール処理を行うときに、酸化雰囲気でのアニール処理によって形成したＳｉ安定層が乖離しない温度およびサーマルバジェット以下で行う必要がある。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第２実施形態では、ドナー元素を不活性化する工程を行う場合について説明したが、ドナー元素が活性化しないように、ＧａＮ層２の形成工程以降のサーマルバジェット（累積加熱温度の積分値）をドナー元素を活性化させる温度以下に制限しても良い。
１ 半絶縁性基板
２ ＧａＮ層
３ ＡｌＧａＮ層
３ａ リセス形状部
４ ゲート絶縁膜
５ ゲート電極
６ ソース電極
７ ドレイン電極

Claims (10)

  1. 半絶縁性もしくは半導体にて構成される基板（１）と、
    前記基板上に形成されたＧａＮ層（２）を含むチャネル形成層（２、３）と、
    前記チャネル形成層上に、前記ＧａＮ層に接するゲート絶縁膜（４）が形成されていると共に、該ゲート絶縁膜を介して形成されたゲート電極（５）とを有するゲート構造と、
    前記チャネル形成層上において、前記ゲート構造を挟んだ両側に配置されたソース電極（６）およびドレイン電極（７）と、を備えたＧａＮデバイスを含み、
    前記ゲート絶縁膜と前記ＧａＮ層との界面および該界面より前記ＧａＮ層側における格子位置でのドナー元素濃度が５．０×１０17ｃｍ-3以下に設定されていることを特徴とする半導体装置。
  2. 半絶縁性もしくは半導体にて構成される基板（１）と、
    前記基板上に形成されたＧａＮ層（２）を含むチャネル形成層（２、３）と、
    前記チャネル形成層上に、前記ＧａＮ層に接するゲート絶縁膜（４）が形成されていると共に、該ゲート絶縁膜を介して形成されたゲート電極（５）とを有するゲート構造と、
    前記チャネル形成層上において、前記ゲート構造を挟んだ両側に配置されたソース電極（６）およびドレイン電極（７）と、を備えたＧａＮデバイスを含み、
    前記ゲート絶縁膜と前記ＧａＮ層との界面でのドナー元素濃度が５．０×１０17ｃｍ-3を超えており、前記ゲート絶縁膜と前記ＧａＮ層との界面より前記ＧａＮ層側における格子位置でのドナー元素濃度が５．０×１０17ｃｍ-3以下に設定されていることを特徴とする半導体装置。
  3. 前記ドナー元素はＳｉもしくはＯであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ドナー元素は、前記格子位置において３．５×１０17ｃｍ-3以下に設定されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 半絶縁性もしくは半導体にて構成される基板（１）と、
    前記基板上に形成されたＧａＮ層（２）を含むチャネル形成層（２、３）と、
    前記チャネル形成層上に、前記ＧａＮ層に接するゲート絶縁膜（４）が形成されていると共に、該ゲート絶縁膜を介して形成されたゲート電極（５）とを有するゲート構造と、
    前記チャネル形成層上において、前記ゲート構造を挟んだ両側に配置されたソース電極（６）およびドレイン電極（７）と、を備えたＧａＮデバイスを有する半導体装置の製造方法であって、
    前記基板上に前記ＧａＮ層を含むチャネル形成層を形成する工程と、
    前記チャネル形成層上に、前記ＧａＮ層に接するゲート絶縁膜を形成する工程とを含み、
    前記チャネル形成層を形成する工程の後、前記ゲート絶縁膜を形成する工程の前に、前記ＧａＮ層のうち前記ゲート絶縁膜と接する部分に存在するドナー元素を除去する工程を行い、
    前記ドナー元素を除去する工程の後、前記ドナー元素を含む雰囲気に暴露することなく前記ゲート絶縁膜を形成する工程を行うことを特徴とする半導体装置の製造方法。
  6. 前記チャネル形成層の上に前記ゲート構造の形成予定位置が開口するマスク（１０、１１）を形成したのち、該マスクを用いたエッチングにより前記ＧａＮ層を露出させるリセス形状部（３ａ）を形成する工程を含み、
    前記リセス形状部を形成する工程の後に、前記ドナー元素を除去する工程を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記ドナー元素を除去する工程は、Ｆ系ガス、Ｃｌ2系ガス、Ｈ2ガス、ＨＣｌガスのいずれかを用いてアニール処理を行う工程であることを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 半絶縁性もしくは半導体にて構成される基板（１）と、
    前記基板上に形成されたＧａＮ層（２）を含むチャネル形成層（２、３）と、
    前記チャネル形成層上に、前記ＧａＮ層に接するゲート絶縁膜（４）が形成されていると共に、該ゲート絶縁膜を介して形成されたゲート電極（５）とを有するゲート構造と、
    前記チャネル形成層上において、前記ゲート構造を挟んだ両側に配置されたソース電極（６）およびドレイン電極（７）と、を備えたＧａＮデバイスを有する半導体装置の製造方法であって、
    前記基板上に前記ＧａＮ層を含むチャネル形成層を形成する工程と、
    前記チャネル形成層上に、前記ＧａＮ層に接するゲート絶縁膜を形成する工程とを含み、
    前記チャネル形成層を形成する工程の後、前記ゲート絶縁膜を形成する工程の前もしくは後に、前記ＧａＮ層のうち前記ゲート絶縁膜と接する部分に存在するドナー元素を不活性化する工程を行うことを特徴とする半導体装置の製造方法。
  9. 前記ドナー元素を不活性化する工程は、酸化雰囲気中でのアニール処理を行う工程であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 半絶縁性もしくは半導体にて構成される基板（１）と、
    前記基板上に形成されたＧａＮ層（２）を含むチャネル形成層（２、３）と、
    前記チャネル形成層上に、前記ＧａＮ層に接するゲート絶縁膜（４）が形成されていると共に、該ゲート絶縁膜を介して形成されたゲート電極（５）とを有するゲート構造と、
    前記チャネル形成層上において、前記ゲート構造を挟んだ両側に配置されたソース電極（６）およびドレイン電極（７）と、を備えたＧａＮデバイスを有する半導体装置の製造方法であって、
    前記基板上に前記ＧａＮ層を含むチャネル形成層を形成する工程と、
    前記チャネル形成層上に、前記ＧａＮ層に接するゲート絶縁膜を形成する工程とを含み、
    前記チャネル形成層において前記ＧａＮ層を形成したのち、前記ＧａＮ層のうち前記ゲート絶縁膜と接する部分に存在するドナー元素が活性化する温度以下にサーマルバジェットを制限して前記ＧａＮデバイスを形成することを特徴とする半導体装置の製造方法。
JP2014131692A 2014-06-26 2014-06-26 半導体装置の製造方法 Expired - Fee Related JP6308049B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014131692A JP6308049B2 (ja) 2014-06-26 2014-06-26 半導体装置の製造方法
US15/320,799 US10121663B2 (en) 2014-06-26 2015-03-26 Semiconductor device and method for producing same
PCT/JP2015/001761 WO2015198512A1 (ja) 2014-06-26 2015-03-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014131692A JP6308049B2 (ja) 2014-06-26 2014-06-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016009843A true JP2016009843A (ja) 2016-01-18
JP6308049B2 JP6308049B2 (ja) 2018-04-11

Family

ID=54937626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014131692A Expired - Fee Related JP6308049B2 (ja) 2014-06-26 2014-06-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10121663B2 (ja)
JP (1) JP6308049B2 (ja)
WO (1) WO2015198512A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019009111A1 (ja) * 2017-07-07 2019-01-10 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6736513B2 (ja) * 2017-04-24 2020-08-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US11916119B2 (en) * 2021-11-03 2024-02-27 Globalfoundries U.S. Inc. Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121737A (ja) * 1997-10-17 1999-04-30 Nec Corp 電界効果トランジスタおよびその製造方法
JP2002110962A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
WO2009113612A1 (ja) * 2008-03-12 2009-09-17 日本電気株式会社 半導体装置
JP2010010584A (ja) * 2008-06-30 2010-01-14 Sharp Corp ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
WO2010016213A1 (ja) * 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタ
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP2014078568A (ja) * 2012-10-09 2014-05-01 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
US7091524B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4575745B2 (ja) 2004-10-18 2010-11-04 株式会社豊田中央研究所 ＧａＮ系半導体層に上部層が積層されている半導体装置の製造方法
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007335677A (ja) * 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5506055B2 (ja) 2011-01-25 2014-05-28 古河電気工業株式会社 半導体装置の製造方法
JP5902010B2 (ja) 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9000484B2 (en) * 2012-05-23 2015-04-07 Hrl Laboratories, Llc Non-uniform lateral profile of two-dimensional electron gas charge density in type III nitride HEMT devices using ion implantation through gray scale mask
KR20150092172A (ko) * 2012-11-16 2015-08-12 메사추세츠 인스티튜트 오브 테크놀로지 반도체 구조물, 및 리세스 형성 에칭 수법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121737A (ja) * 1997-10-17 1999-04-30 Nec Corp 電界効果トランジスタおよびその製造方法
JP2002110962A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
WO2009113612A1 (ja) * 2008-03-12 2009-09-17 日本電気株式会社 半導体装置
JP2010010584A (ja) * 2008-06-30 2010-01-14 Sharp Corp ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
WO2010016213A1 (ja) * 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタ
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP2014078568A (ja) * 2012-10-09 2014-05-01 Sumitomo Electric Ind Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019009111A1 (ja) * 2017-07-07 2019-01-10 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JPWO2019009111A1 (ja) * 2017-07-07 2020-04-30 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP7002015B2 (ja) 2017-07-07 2022-01-20 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6308049B2 (ja) 2018-04-11
US20170162391A1 (en) 2017-06-08
US10121663B2 (en) 2018-11-06
WO2015198512A1 (ja) 2015-12-30

Similar Documents

Publication Publication Date Title
JP7434679B2 (ja) ノーマリーオフｉｉｉ－窒化物トランジスタ
JP5345328B2 (ja) 半導体装置の製造方法
JP5337415B2 (ja) ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
JP6337726B2 (ja) 半導体装置およびその製造方法
JP5495257B2 (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP2010153837A (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
JP2010192633A (ja) ＧａＮ系電界効果トランジスタの製造方法
JP2009010107A (ja) 半導体装置及びその製造方法
JPWO2012131898A1 (ja) 炭化珪素半導体装置
JP2007150106A (ja) Ｉｉｉ族窒化物半導体基板
JP6287143B2 (ja) 半導体装置およびその製造方法
US10510833B2 (en) Method for manufacturing semiconductor device
JP2016072629A (ja) ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法
JP6308049B2 (ja) 半導体装置の製造方法
JP5920255B2 (ja) 半導体装置の製造方法およびそれに用いられるドライエッチング装置
JP4908856B2 (ja) 半導体装置とその製造法
US10879376B2 (en) Method for manufacturing semiconductor device
JP6732821B2 (ja) 半導体装置の製造方法
JP2006351762A (ja) 半導体装置及びその製造方法
JP6447231B2 (ja) 半導体装置およびその製造方法
JP2014099523A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP2008118082A (ja) 窒化物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180226

R150 Certificate of patent or registration of utility model

Ref document number: 6308049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees