KR100322338B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100322338B1
KR100322338B1 KR1019990060098A KR19990060098A KR100322338B1 KR 100322338 B1 KR100322338 B1 KR 100322338B1 KR 1019990060098 A KR1019990060098 A KR 1019990060098A KR 19990060098 A KR19990060098 A KR 19990060098A KR 100322338 B1 KR100322338 B1 KR 100322338B1
Authority
KR
South Korea
Prior art keywords
side wall
forming
insulating side
gate electrode
insulating
Prior art date
Application number
KR1019990060098A
Other languages
English (en)
Other versions
KR20010057337A (ko
Inventor
김대일
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990060098A priority Critical patent/KR100322338B1/ko
Publication of KR20010057337A publication Critical patent/KR20010057337A/ko
Application granted granted Critical
Publication of KR100322338B1 publication Critical patent/KR100322338B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 집적도가 향상에 따른 소자간의 공간(space)이 축소됨에 따라, 소자를 덮는 층간절연막의 스텝커버리지(step coverage)가 저하되어 소자와 소자 사이에 발생되는 보이드(void) 생성을 방지할 수 있는 반도체장치의 제조방법에 관한 것이다.
본 발명의 반도체장치의 제조방법은 반도체기판 상에 게이트절연막을 개재시키어 각각의 게이트전극을 형성하는 공정과, 각각의 게이트전극의 양측 하부의 반도체기판에 제 1도전형의 저농도 불순물영역을 형성하는 공정과, 각각의 게이트전극 양측면에 잔류되도록 제 1절연측벽을 형성하는 공정과, 제 1절연측벽 측면에 제 1절연측벽과 다른 식각선택성을 갖는 제 2절연측벽을 형성하는 공정과, 제 1, 제 2절연측벽을 포함한 게이트전극의 양측 하부의 반도체기판에 소오스/드레인인 제 1도전형의 고농도 불순물영역 및 엘디디를 형성하는 공정과, 제 2절연측벽을 제거하는 공정과, 반도체기판 상에 제 1절연측벽을 포함한 각각의 게이트전극 사이를 채우도록 층간절연막을 형성하는 공정을 구비한 것이 특징이다.
상기 특징을 갖는 본 발명에서는 제 1, 제 2절연측벽을 이용함으로써 게이트전극 간의 공간을 확보할 수 있으므로, 게이트전극을 덮는 층간절연막 형성 시에 각각의 게이트전극을 균일하게 피복시킬 수 있다.
따라서, 본 발명에서는 층간절연막에 발생되는 보이드 생성을 방지할 수 있을 뿐만 아니라, 이 후의 콘택홀 형성 및 금속 증착 공정에서, 보이드를 통해 게이트전극과게이트전극 사이가 연결되어 쇼트되는 현상을 방지할 수 있다.
그러므로, 본 발명에서는 제품의 집적도가 향상되더라도 반도체소자의 신뢰성을 확보할 수 있다.

Description

반도체장치의 제조방법{Method of fabricating semiconductor devices}
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히, 집적도가 향상에 따른 소자간의 공간(space)이 축소됨에 따라, 소자를 덮는 층간절연막의 스텝커버리지(step coverage)가 저하되어 소자와 소자 사이에 발생되는 보이드(void) 생성을 방지할 수 있는 반도체장치의 제조방법에 관한 것이다.
반도체소자가 고집적화됨에 따라, 소자와 소자 사이의 간격도 축소되게 마련이다. 따라서, 간격이 축소된 소자를 덮는 절연물질인 층간절연막은 스텝커버리지가 우수한 재료가 이용된다.
이 후의 공정을 통해 층간절연막에 콘택홀을 뚫고, 이 콘택홀을 채우는 금속층을 증착할 경우, 소자와 소자 사이에 발생된 보이드에 의해 소자 간 소트가 발생될 우려가 있으므로, 간격이 축소된 소자와 소자 사이를 균일한 두께로 피복시킬 수 있는 기술이 중요하다.
도 1a 내지 도 1e는 종래기술에 따른 반도체장치의 제조 과정을 보인 공정단면도이다.
도 1a와 같이, 반도체기판(100) 상에 필드산화막(field oxide layer)(104) 및 웰(well)(102)을 형성한다.
그리고 반도체기판(100) 상에 산화실리콘과 다결정실리콘과 질화실리콘을 순차적으로 형성한 후, 소정부위 식각하여 게이트절연막(106), 게이트전극(108), 캡절연막(110)을 형성한다.
이어서, 반도체기판(100) 상에 캡절연막(110)을 마스크로 하여 제 1도전형의 불순물을 저농도로 주입시키는 제 1불순물 주입(120) 공정을 진행시킨다.
제 1불순물 주입(120) 공정 진행 결과, 게이트전극(108) 양측 하부의 반도체기판(100)에는 저농도 불순물영역(n-)(112)이 형성된다.
도 1b와 같이, 반도체기판(100) 상에 게이트전극(108)을 덮도록 질화실리콘을 증착하여 절연막(122)을 형성한다.
도 1c와 같이, 캡절연막 및 기판이 노출되는 시점까지 절연막(122)을 에치백하여 각각의 캡절연막(110), 게이트전극(108), 게이트절연막(106)의 측면을 덮는 절연측벽(122a)을 형성한다.
이 절연측벽(122a)은 이 후의 공정에서 불순물 블로킹 마스크로 사용함으로써, 엘디디(Lightly Doped Drain)를 형성하기 위한 것이다.
도 1d와 같이, 반도체기판(100) 상에 절연측벽(122a)을 포함한 캡절연막(110)을 마스크로 하여 제 1도전형의 불순물을 고농도로 주입하는 제 2불순물 주입(130) 공정을 진행시킨다.
제 2불순물 주입(130) 공정 결과, 절연측벽(122a) 양측 하부 및 게이트전극(108) 사이의 반도체기판(100)에는 소오스/드레인(source/drain)인 고농도 불순물영역(n+)(126)이 형성된다.
이 때, 도면에서, 절연측벽(122a) 하부의 (n-)라 표시된 부분이 LDD가 된다.
이 후, 고농도 불순물영역(n+)(126)이 형성된 반도체기판(100)에 고온의 열처리 공정을 진행시키어 활성화시킨다.
도 1e와 같이, 반도체기판(100) 상에 절연측벽(122a)을 포함한 캡절연막(110)을 덮도록 층간절연막(Inter Layer Dieletrics)(128)을 형성한다.
이 층간절연막(128)은 소자와 소자 사이의 절연을 위한 것으로, 재질로는 BPSG(BoroPhosphor Silicate Glass)가 이용된다.
그러나, 종래의 기술에서는 층간절연막 형성 시, 소자와 소자 사이에 보이드(void)가 발생되면, 이 후 공정인 콘택홀을 뚫는 포토 공정 시 이상식각이 발생되어 소자간 절연이 제대로 이루어지지 않았다.
또한, 종래의 기술에서는 콘택홀을 뚫는 공정이 정상적으로 진행된다 하더라도, 이 후의 층간절연막 상에 금속층 형성 시 보이드를 통해 소자간 쇼트가 발생된 문제점이 있었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 소자를 덮는 층간절연막 형성 시, 소자와 소자 사이에 보이드가 발생되는 것을 방지할 수 있는 반도체장치의 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 반도체장치의 제조방법은 반도체기판 상에 게이트절연막을 개재시키어 각각의 게이트전극을 형성하는 공정과, 각각의 게이트전극의 양측 하부의 반도체기판에 제 1도전형의 저농도 불순물영역을 형성하는 공정과, 각각의 게이트전극 양측면에 잔류되도록 제 1절연측벽을 형성하는 공정과, 제 1절연측벽 측면에 제 1절연측벽과 다른 식각선택성을 갖는 제 2절연측벽을 형성하는 공정과, 제 1, 제 2절연측벽을 포함한 게이트전극의 양측 하부의 반도체기판에 소오스/드레인인 제 1도전형의 고농도 불순물영역 및 엘디디를 형성하는 공정과, 제 2절연측벽을 제거하는 공정과, 반도체기판 상에 제 1절연측벽을 포함한 각각의 게이트전극 사이를 채우도록 층간절연막을 형성하는 공정을 구비한 것이 특징이다.
도 1a 내지 도 1e는 종래기술에 따른 반도체장치의 제조 과정을 보인 공정단면도이고,
도 2a 내지 도 2g는 본 발명에 따른 반도체장치의 제조 과정을 보인 공정단면도이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a 내지 도 2g는 본 발명에 따른 반도체장치의 제조 과정을 보인 공정단면도이다.
도 2a와 같이, 반도체기판(200) 상에 필드산화막 및 웰을 형성한다.
반도체기판(200)상에 산화실리콘층, 다결정실리콘층, 질화실리콘층을 순차적으로 증착한 후, 식각하여 각각의 게이트절연막(206), 게이트전극(208), 캡절연막(210)을 형성한다.
그리고 캡절연막(210)을 마스크로 하여 반도체기판(200) 상에 제 1도전형의 불순물 주입(220) 공정을 진행시키어 저농도의 불순물영역(n-)(212)을 형성한다.
도 2b와 같이, 반도체기판(200) 상에 캡절연막(210)을 덮도록 질화실리콘층(224), 산화실리콘층(226)을 순차적으로 증착한다.
산화실리콘층(226)은 HLD(High temperature Low pressure Deposition)법에 의해 형성된다.
도 2c와 같이, 질화실리콘층이 노출되는 시점까지 산화실리콘층을 식각함으로써 제 2절연측벽(226a)이 형성된다.
다시, 캡절연막(210) 및 반도체기판(200)이 노출되는 시점까지 질화실리콘층을 에치백함으로써 제 1절연측벽(224a)이 형성된다.
즉, 게이트절연막(206), 게이트전극(208), 캡절연막(210) 측면에는 각각의 측벽 형상의 제 1, 제 2절연측벽(224a)(226a)이 형성된다.
도 2d와 같이, 반도체기판(200) 상에 제 2절연측벽(226a)을 포함한 캡절연막(210)을 마스크로 하여 제 1도전형의 불순물 주입(230) 공정을 진행시킴으로써 게이트전극(208) 양측 하부 및 게이트전극(208) 사이에 고농도의 불순물영역(n+)(230)이 형성된다.
이 때, 제 절연2측벽(226a) 하부의 기판(200)에는 엘디디(n-)(212)가 형성된다.
고농도의 불순물영역(n+)(230) 및 엘디디(n-)(212)가 형성된 반도체기판(200)에 열처리 공정을 진행시키어 불순물을 활성화시킨다.
도 2e와 같이, 불산(HF)용액을 이용하여 제 2절연측벽을 제거한다.
도 2f와 같이, 반도체기판(200) 상에 제 1절연측벽(224a)을 포함한 캡절연막(210)을 덮도록 층간절연막(228)을 형성한다.
이 층간절연막(228)은 소자와 소자 사이의 절연을 위한 것으로, 재질로는 BPSG가 이용된다.
상술한 바와 같이, 본 발명에서는 제 1, 제 2절연측벽을 이용함으로써 게이트전극 간의 공간을 확보할 수 있으므로, 게이트전극을 덮는 층간절연막 형성 시에 각각의 게이트전극을 균일하게 피복시킬 수 있다.
따라서, 본 발명에서는 층간절연막에 발생되는 보이드 생성을 방지할 수 있을 뿐만 아니라, 이 후의 콘택홀 형성 및 금속 증착 공정에서, 보이드를 통해 게이트전극과 게이트전극 사이가 연결되어 쇼트되는 현상을 방지할 수 있다.
그러므로, 본 발명에서는 제품의 집적도가 향상되더라도 반도체소자의 신뢰성을 확보할 수 있다.

Claims (6)

  1. 반도체기판 상에 게이트절연막을 개재시키어 각각의 게이트전극을 형성하는 공정과,
    상기 각각의 게이트전극의 양측 하부의 반도체기판에 제 1도전형의 저농도 불순물영역을 형성하는 공정과,
    상기 각각의 게이트전극 양측면에 잔류되도록 제 1절연측벽을 형성하는 공정과,
    상기 제 1절연측벽 측면에 상기 제 1절연측벽과 다른 식각선택성을 갖는 제 2절연측벽을 형성하는 공정과,
    상기 제 1, 제 2절연측벽을 포함한 게이트전극의 양측 하부의 반도체기판에 소오스/드레인인 제 1도전형의 고농도 불순물영역 및 엘디디를 형성하는 공정과,
    상기 제 2절연측벽을 제거하는 공정과,
    상기 반도체기판 상에 상기 제 1절연측벽을 포함한 각각의 게이트전극 사이를 채우도록 층간절연막을 형성하는 공정을 구비한 것이 특징인 반도체장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 제 1절연측벽은 질화실리콘인 것이 특징인 반도체장치의 제조방법.
  3. 청구항 1에 있어서,
    상기 제 2절연측벽은 산화실리콘인 것이 특징인 반도체장치의 제조방법.
  4. 청구항 3에 있어서,
    상기 산화실리콘은 HLD(High temperature Low pressure Deposition)법에 의해 형성된 것이 특징인 반도체장치의 제조방법.
  5. 청구항 1에 있어서,
    상기 제 2절연측벽은 불산(HF)용액을 이용하여 제거한 것이 특징인 반도체장치의 제조방법.
  6. 청구항 1에 있어서,
    상기 반도체기판에 상기 제 1도전형의 고농도 불순물영역 및 엘디디를 형성하는 공정 이후에 상기 반도체기판에 열처리 공정을 진행시키는 공정을 추가한 것이 특징인 반도체장치의 제조방법.
KR1019990060098A 1999-12-22 1999-12-22 반도체장치의 제조방법 KR100322338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060098A KR100322338B1 (ko) 1999-12-22 1999-12-22 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060098A KR100322338B1 (ko) 1999-12-22 1999-12-22 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010057337A KR20010057337A (ko) 2001-07-04
KR100322338B1 true KR100322338B1 (ko) 2002-02-07

Family

ID=19627884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060098A KR100322338B1 (ko) 1999-12-22 1999-12-22 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100322338B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464416B1 (ko) * 2002-05-14 2005-01-03 삼성전자주식회사 증가된 유효 채널 길이를 가지는 반도체 소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589498B1 (ko) * 2003-06-25 2006-06-13 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464416B1 (ko) * 2002-05-14 2005-01-03 삼성전자주식회사 증가된 유효 채널 길이를 가지는 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20010057337A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
US5283455A (en) Thin film field effect element having an LDD structure
CN112750752B (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
KR20010014940A (ko) 반도체 장치 및 그 제조 방법
KR100731096B1 (ko) 반도체 소자 및 이의 제조방법
KR100271265B1 (ko) 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법
KR100308515B1 (ko) 반도체장치의제조방법
KR100322338B1 (ko) 반도체장치의 제조방법
KR100353470B1 (ko) 반도체소자의 제조방법
KR100291823B1 (ko) 반도체소자의제조방법
KR100263673B1 (ko) 반도체 소자의 콘택 형성 방법
US7294572B2 (en) Method of forming contact
KR100347149B1 (ko) 반도체 장치 제조방법
KR20050071020A (ko) 모스 전계효과 트랜지스터의 제조 방법
KR0170891B1 (ko) 반도체 모스펫 제조방법
KR101059809B1 (ko) Ｍｅｅｌ 소자의 제조방법
KR100325461B1 (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
KR100500937B1 (ko) 모스트랜지스터의 구조 및 그 제조방법
KR100562744B1 (ko) 반도체 소자의 층간 절연막 제조방법
KR19990081274A (ko) 트렌치 게이트 구조를 갖는 전력 반도체장치의제조방법
KR100546804B1 (ko) 반도체 소자의 층간 절연막 제조방법
KR100262012B1 (ko) 반도체장치의 제조 방법
KR970006268B1 (ko) 반도체 모스펫(mosfet) 제조방법
KR0122521B1 (ko) 반도체 소자 제조방법
KR20000027911A (ko) 반도체 장치의 콘택 형성 방법
KR100215894B1 (ko) 반도체 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 18