TW201707139A - 半導體裝置之製造方法 - Google Patents
半導體裝置之製造方法 Download PDFInfo
- Publication number
- TW201707139A TW201707139A TW104144788A TW104144788A TW201707139A TW 201707139 A TW201707139 A TW 201707139A TW 104144788 A TW104144788 A TW 104144788A TW 104144788 A TW104144788 A TW 104144788A TW 201707139 A TW201707139 A TW 201707139A
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- semiconductor device
- gas
- photoresist
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000001312 dry etching Methods 0.000 claims abstract description 67
- 239000007789 gas Substances 0.000 claims description 86
- 229920002120 photoresistant polymer Polymers 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 45
- 239000010949 copper Substances 0.000 claims description 22
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 19
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 19
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 17
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 17
- 238000011282 treatment Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 10
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 10
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 9
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000001035 drying Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 2
- 239000010408 film Substances 0.000 description 229
- 230000008569 process Effects 0.000 description 24
- 239000010410 layer Substances 0.000 description 14
- 238000012545 processing Methods 0.000 description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000013039 cover film Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 150000003254 radicals Chemical class 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 125000001153 fluoro group Chemical group F* 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- CDOOAUSHHFGWSA-OWOJBTEDSA-N (e)-1,3,3,3-tetrafluoroprop-1-ene Chemical compound F\C=C\C(F)(F)F CDOOAUSHHFGWSA-OWOJBTEDSA-N 0.000 description 1
- ZUAQTIHDWIHCSV-UPHRSURJSA-N (z)-1,2,3,3-tetrafluoroprop-1-ene Chemical compound F\C=C(/F)C(F)F ZUAQTIHDWIHCSV-UPHRSURJSA-N 0.000 description 1
- CDOOAUSHHFGWSA-UPHRSURJSA-N (z)-1,3,3,3-tetrafluoroprop-1-ene Chemical compound F\C=C/C(F)(F)F CDOOAUSHHFGWSA-UPHRSURJSA-N 0.000 description 1
- GAUOXRYNXHWONS-UHFFFAOYSA-N 1,1,2,2-tetrafluorocyclopropane Chemical compound FC1(F)CC1(F)F GAUOXRYNXHWONS-UHFFFAOYSA-N 0.000 description 1
- FOGLFFAEFYRKIF-UHFFFAOYSA-N 1,1,2,3-tetrafluorocyclopropane Chemical compound FC1C(F)C1(F)F FOGLFFAEFYRKIF-UHFFFAOYSA-N 0.000 description 1
- BNYODXFAOQCIIO-UHFFFAOYSA-N 1,1,3,3-tetrafluoroprop-1-ene Chemical compound FC(F)C=C(F)F BNYODXFAOQCIIO-UHFFFAOYSA-N 0.000 description 1
- CDOOAUSHHFGWSA-UHFFFAOYSA-N 1,3,3,3-tetrafluoropropene Chemical compound FC=CC(F)(F)F CDOOAUSHHFGWSA-UHFFFAOYSA-N 0.000 description 1
- FXRLMCRCYDHQFW-UHFFFAOYSA-N 2,3,3,3-tetrafluoropropene Chemical compound FC(=C)C(F)(F)F FXRLMCRCYDHQFW-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000007342 radical addition reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明提供一種製造成本獲得抑制且可靠性較高之半導體裝置。
使用其成分中至少包含CF4氣體與C3H2F4氣體之混合氣體進行絕緣膜之乾式蝕刻。
Description
本發明係關於一種半導體裝置之製造方法，尤其係關於一種絕緣膜之乾式蝕刻方法。
於尖端微電腦或尖端SOC製品(System-on-a-Chip，系統芯片)、高功能液晶驅動器等半導體裝置之製造製程中，使用基於ArF準分子雷射之ArF光微影法或於絕緣層中嵌入形成配線層之金屬鑲嵌製程。
藉由於利用金屬鑲嵌製程形成配線層時，將ArF光阻劑設為遮罩而乾式蝕刻氧化矽膜或低介電常數膜(Low-k膜)等絕緣層，而形成配線溝(溝)。
該乾式蝕刻將CF4/CHF3或CF4/CH2F2/N2、CF4/C4F6、CF4/C4F8等混合氣體用作蝕刻氣體。
乾式蝕刻裝置例如利用基於雙頻之高頻之電容耦合型氧化膜乾式蝕刻裝置。該等高頻之頻率一般而言使用上部電極側為60MHz、下部電極側為2MHz者。
作為本技術領域之背景技術，例如有如專利文獻1之技術。專利文獻1中揭示有利用CHF3/CO/CF4之混合氣體蝕刻包含矽系材料之絕緣膜之半導體裝置之製造方法。
又，專利文獻2中揭示有使用包含CHF2COF之蝕刻氣體蝕刻包含半導體或介電體或金屬之薄膜之方法。
又，專利文獻3中揭示有包含CaFbHc之乾式蝕刻劑。此處，該CaFbHc之a、b及c分別表示正整數，並滿足2≦a≦5、c<b≧1、2a+2>b+c、b≦a+c之關係，a=3、b=4、c=2之情形除外。
[專利文獻1]日本專利特開2001-274141號公報
[專利文獻2]日本專利特開2011-119310號公報
[專利文獻3]日本專利特開2013-30531號公報
如上所述，於將ArF光阻劑設為遮罩而乾式蝕刻氧化矽膜或低介電常數膜(Low-k膜)等絕緣膜之情形時，光阻劑選擇比即氧化矽膜之腐蝕速率相對於蝕刻中之光阻遮罩之腐蝕速率之比之極限為1.5左右。
該光阻劑選擇比之數值越大意味著作為蝕刻遮罩之性能越高。
例如90nm製程中於將ArF光阻劑用作蝕刻遮罩之情形時，若考慮ArF光阻劑之膜厚，則能夠蝕刻之氧化矽膜之膜厚之極限為可高精度地蝕刻200nm左右。
因此，為了提高光阻劑選擇比，例如進行將下部高頻電源(RF電源)之RF頻率自2MHz變更至27MHz之乾式蝕刻裝置之硬質規格之變更。藉由提高RF頻率能夠緩和離子之濺鍍效果，提高光阻劑選擇比。藉由該硬質規格之變更，光阻劑選擇比自1.5左右提高至2.0左右，能夠蝕刻之氧化矽膜之膜厚成為260nm左右。
又，亦有藉由將光阻劑設為包含ArF光阻劑之多層光阻劑結構，而提高光阻劑選擇比之方法。
然而，乾式蝕刻裝置之硬質規格之變更或多層光阻劑之導入均
導致半導體裝置之製造成本之大幅度增加。
即，本實施之形態之課題在於抑制製造成本。又，在於製造可靠性較高之半導體裝置。其他課題與新穎特徵可根據本說明書之記載及隨附圖式而明確。
根據一實施之形態，係使用其成分中至少包含CF4氣體與C3H2F4氣體之混合氣體進行絕緣膜之乾式蝕刻之半導體裝置之製造方法。
根據上述一實施之形態，可製造製造成本獲得抑制且可靠性較高之半導體裝置。
1‧‧‧氧化矽膜
2‧‧‧鎢(W)插塞
3‧‧‧氮化矽膜(SiN膜)
4‧‧‧氧化矽膜
5‧‧‧BARC膜
6‧‧‧光阻劑膜
7‧‧‧添加碳之氧化矽膜(SiOC膜)
8‧‧‧Cu配線
9‧‧‧障壁膜(SiCO膜/SiCN膜)
10‧‧‧添加碳之氧化矽膜(SiOC膜)
11‧‧‧頂蓋膜(TEOS膜)
12‧‧‧BARC膜
13‧‧‧光阻劑膜
14‧‧‧填孔
15、16‧‧‧溝(配線溝)
17‧‧‧導孔
18‧‧‧下部電極
19‧‧‧上部電極
20‧‧‧高頻電源A
21‧‧‧高頻電源B
22‧‧‧半導體晶圓
23‧‧‧電漿
圖1(a)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖1(b)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖2(a)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖2(b)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖3(a)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖3(b)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖3(c)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖3(d)係表示本發明之一實施形態之半導體裝置之製造步驟之一
部分之部分剖視圖。
圖3(e)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖3(f)係表示本發明之一實施形態之半導體裝置之製造步驟之一部分之部分剖視圖。
圖4(a)係概念性地表示乾式蝕刻之光阻劑表面之反應之圖。
圖4(b)係概念性地表示乾式蝕刻之光阻劑表面之反應之圖。
圖5係表示乾式蝕刻裝置之概要之圖。
圖6係表示半導體裝置之製造步驟之概要之流程圖。
圖7係表示半導體裝置之製造步驟之前步驟之概要之流程圖。
以下使用圖式說明蝕刻加工絕緣膜時之實施例。再者，於各圖式中對於相同構成附以相同符號，對於重複部分省略其詳細說明。
[實施例1]
於圖1(a)及圖1(b)中，作為蝕刻加工絕緣膜時之一例，對單層金屬鑲嵌製程下之溝(配線溝)加工方法進行說明。圖1(a)表示形成於半導體晶圓表面上之氧化矽膜之蝕刻加工前之狀態，圖1(b)表示氧化矽膜之蝕刻加工後之狀態。
如圖1(a)所示，蝕刻加工前之半導體晶圓之表面(主面)上形成有氧化矽膜4，以覆蓋氧化矽膜4之方式形成有成為曝光時之抗反射膜之BARC膜5(Bottom-Anti-Reflection-Coating，底部抗反射塗層)。
BARC膜5之上形成有藉由光微影法而形成特定之圖案之光阻劑膜6。該光阻劑膜6為利用基於ArF雷射之ArF曝光而感光之ArF光阻劑。光阻劑膜6上藉由使用ArF曝光裝置之光微影法而轉印有半導體裝置之配線圖案或電路圖案。
氧化矽膜4之下層形成有成為溝(配線溝)加工時之蝕刻終止膜之
氮化矽膜(SiN膜)3。進而於其下層形成有氧化矽膜1，於其一部分形成有鎢(W)插塞2或未圖示之下層配線。
藉由使用圖5所示之乾式蝕刻裝置對圖1(a)所示之積層膜結構進行蝕刻處理，而如圖1(b)所示於氧化矽膜4中形成溝(配線溝)15。溝(配線溝)15中經過後續之鍍Cu(銅)步驟或CMP步驟(Chemical-Mechanical-Polishing，化學機械研磨)形成嵌入銅配線。(圖7之步驟j及步驟k)
圖5所示之乾式蝕刻裝置為雙頻電容耦合型之平行板型之乾式蝕刻裝置。下部電極18作為晶圓平台而發揮功能，載置半導體晶圓22。與下部電極18相隔特定之間隔平行配置有上部電極19。
下部電極18上電性連結有高頻電源A20，向下部電極18施加2MHz之高頻電力。
又，上部電極19上電性連結有高頻電源B21，向上部電極19施加60MHz之高頻電力。
下部電極18、半導體晶圓22、上部電極19設置於乾式蝕刻裝置之處理室內。藉由對處理室內進行真空排氣，向下部電極18及上部電極19之間導入蝕刻氣體，並分別向下部電極18、上部電極19施加高頻電力，而使下部電極18及上部電極19之間產生電漿23(電漿放電)，進行乾式蝕刻處理。
此處，於進行圖1(a)及圖1(b)所示之溝(配線溝)加工時，使用圖5所示之乾式蝕刻裝置對半導體晶圓進行乾式蝕刻處理。將進行該乾式蝕刻處理之乾式蝕刻條件示於表1及表2。表2表示於欲高精度地進行溝(配線溝)加工之情形時更佳之乾式蝕刻條件。
於本實施例之乾式蝕刻中，如表1及表2所示使用其成分中至少包含四氟化甲烷(CF4)與C3H2F4之混合氣體。
該C3H2F4例如使用化學式1至8所示之鏈狀結構或環狀結構之氣體。
化學式1為(E)-1,3,3,3-四氟-1-丙烯。
化學式2為(Z)-1,3,3,3-四氟丙烯。
化學式3為1,1,2,2-四氟環丙烷。
化學式4為1,1,2,3-四氟環丙烷。
化學式5為1,1,3,3-四氟-1-丙烯。
化學式6為1,2,3,3-四氟丙烯。
化學式7為1,3,3,3-四氟-1-丙烯。
化學式8為2,3,3,3-四氟丙烯。
再者，C3H2F4只要為碳原子(C)數為3、氫原子(H)數為2、氟原子(F)數為4即可，亦可使用氫原子或氟原子藉由α鍵或β鍵而與碳原子鍵結之C3H2F4或氫原子或氟原子進行自由基加成之C3H2F4。
上述所示之各形態之C3H2F4根據鏈狀結構或環狀結構、或碳原子
彼此之雙鍵之有無而用作蝕刻氣體之情形之電漿中之分子之解離度分別不同，故而較佳為選擇使用如成為所需之蝕刻形狀之C3H2F4。
如圖1(a)及圖1(b)所示，單層金屬鑲嵌製程中，藉由乾式蝕刻而於氧化矽膜4等層間絕緣膜中形成溝(配線溝)15時，使用四氟化甲烷(CF4)與C3H2F4之混合氣體作為蝕刻氣體，藉此可提高光阻劑選擇比。藉此，可於光阻劑6被蝕刻完全消失前至溝(配線溝)15到達作為蝕刻終止膜之氮化矽膜(SiN膜)3為止而乾式蝕刻氧化矽膜4。
再者，此處氧化矽膜4上所形成之BARC膜5亦藉由表1或表2所示之乾式蝕刻條件而蝕刻，BARC膜5之乾式蝕刻亦可利用另一乾式蝕刻條件處理。例如，亦可利用先前之CF4/CHF3或CF4/CH2F2/N2、CF4/C4F6、CF4/C4F8等混合氣體對BARC膜5進行蝕刻，繼而藉由四氟化甲烷(CF4)與C3H2F4之混合氣體對下層之氧化矽膜4進行蝕刻。
此處，使用圖4(a)及圖4(b)說明藉由以單層金屬鑲嵌製程之溝(配線溝)形成之方式將四氟化甲烷(CF4)與C3H2F4之混合氣體用於縱橫比較高之乾式蝕刻，而獲得高光阻劑選擇比之原因。
圖4(a)及圖4(b)係概念性地表示乾式蝕刻中之光阻劑表面之反應之圖。圖4(a)表示基於先前之CF4/CHF3/O2混合氣體之乾式蝕刻中之情況，圖4(b)表示基於CF4/C3H2F4/O2混合氣體之乾式蝕刻中之情況。圖中之「*」為自由基即具有不成對電子之原子或分子之狀態。
構成蝕刻氣體之各氣體分子於電漿中解離，生成離子或自由基。電漿中之自由基之一部分相互鍵結生成一氧化碳(CO)或氟化氫(HF)等，並被真空排氣。
又，自由基之一部分附著於光阻劑膜表面，形成聚合物(堆積膜)。該聚合物(堆積膜)作為保護光阻劑膜使之不受基於電漿中所產生之離子之光阻劑膜之濺鍍或自由基與光阻劑表面之化學反應所影響之保護膜而發揮功能。
如圖4(b)所示，於將CF4/C3H2F4混合氣體用於乾式蝕刻之情形時，與圖4(a)所示之先前之乾式蝕刻條件相比，光阻劑膜表面上形成更厚之聚合物(堆積膜)。其原因在於藉由將C3H2F4用於蝕刻氣體，供給於電漿中之碳(C)及氫(H)之原子數增加。其結果為光阻劑膜之耐蝕刻性提高，可提高光阻劑選擇比。即，可相對性地提高相對於光阻劑膜之蝕刻速度(蝕刻速率)之氧化矽膜等被加工膜之蝕刻速度(蝕刻速率)。
再者，對於乾式蝕刻所使用之CF4/C3H2F4混合氣體，因CF4氣體為主要有助於氧化矽膜之蝕刻之主要蝕刻氣體，故而必須將CF4/C3H2F4混合氣體之流量設為CF4>C3H2F4。如上所述，因C3H2F4氣體有助於聚合物(堆積膜)之形成，故而於C3H2F4之流量比CF4之流量多之情形時，有聚合物(堆積膜)之形成量過多而妨礙氧化矽膜之蝕刻之虞。例如，有於溝(配線溝)之蝕刻途中氧化矽膜之蝕刻停止(etch stop)之虞。
又，如表1或表2所示，亦可視需要添加氬氣(Ar)作為稀釋氣體(攜載氣體)。藉由添加Ar氣，而可藉由C3H2F4氣體而提高光阻劑選擇比，並且藉由電漿中之Ar離子之生成而獲得溝(配線溝)底部之離子輔助蝕刻之效果。
又，亦可視需要添加氧氣(O2)或氮氣(N2)。藉由添加氧氣(O2)或氮氣(N2)，而能夠調整藉由乾式蝕刻所形成之溝(配線溝)之形狀。於添加O2之情形時，更佳為將CF4/C3H2F4/O2混合氣體之流量設為CF4>O2>C3H2F4。又，於添加N2之情形時，較佳為將CF4/C3H2F4/N2混合氣體之流量設為CF4>N2>C3H2F4。其原因在於在添加O2、或添加N2之任一情形時也是，若C3H2F4之流量過多，則基於O2或N2添加之溝(配線溝)形狀之控制變難。即，於表1或表2中所示之範圍內，C3H2F4氣體較佳為設為比CF4氣體及Ar氣少之流量，較佳為設為與氧氣(O2)及氮
氣(N2)同程度或較少之流量。
尤其是圖1中對如氧化矽膜4般之絕緣膜進行蝕刻時，較佳為添加氧氣(O2)。又，於使用介電常數比氧化矽膜4低之添加碳之氧化矽膜(SiOC膜)等有機絕緣膜之情形時，較佳為將CF4/C3H2F4/N2混合氣體用於蝕刻氣體，能夠防止有機絕緣膜之側蝕形狀。
如以上所說明，根據本實施例之半導體裝置之製造方法，於單層金屬鑲嵌製程中利用乾式蝕刻而於層間絕緣膜中形成溝(配線溝)時可提高光阻劑選擇比，能夠實現精度更高之溝(配線溝)加工。再者，本實施之形態不限定於基於單層金屬鑲嵌之溝(配線溝)之形成，亦可應用於連接半導體基板與配線間、或各配線間之接觸孔之開口等，或亦僅對蝕刻加工絕緣膜時有效。
藉由本案發明者等人所進行之評價，例如可將光阻劑選擇比自先前之1.5改善至3.15。其結果為於使用相同膜厚之ArF光阻劑之情形時，可高精度加工之氧化矽膜之膜厚先前為200nm左右，與此相對可飛躍性提高至420nm左右。
藉此，無需下部高頻(RF)電源之變更(自2MHz變更至27MHz)等乾式蝕刻裝置之硬質規格之變更或多層光阻劑之導入，製造成本大幅度削減。
[實施例2]
於圖2(a)及圖2(b)中，作為蝕刻加工絕緣膜時之一例，對雙金屬鑲嵌製程中之溝(配線溝)之加工方法進行說明。圖2(a)表示形成於半導體晶圓表面上之添加碳之氧化矽膜(SiOC膜)之蝕刻加工前之狀態，圖2(b)表示添加碳之氧化矽膜(SiOC膜)之蝕刻加工後之狀態。
如圖2(a)所示，蝕刻加工前之半導體晶圓之表面(主面)上形成有添加碳之氧化矽膜(SiOC膜)10，以覆蓋添加碳之氧化矽膜(SiOC膜)10之方式形成有頂蓋膜(TEOS(tetraethyl orthosilicate，正矽酸乙酯)
膜)11。添加碳之氧化矽膜(SiOC膜)10為被稱為Low-k膜之低介電常數膜。頂蓋膜(TEOS膜)11上形成有成為曝光時之抗反射膜之BARC膜12(Bottom-Anti-Reflection-Coating)。
BARC膜12之上形成有藉由光微影法而形成特定之圖案之光阻劑膜13。該光阻劑膜13為利用基於ArF雷射之ArF曝光而感光之ArF光阻劑。光阻劑膜13上藉由使用ArF曝光裝置之光微影法而轉印有半導體裝置之配線圖案或電路圖案。
添加碳之氧化矽膜(SiOC膜)10之下層形成有障壁膜9。障壁膜9例如使用如SiCO膜/SiCN膜之積層膜。該障壁膜9作為進而形成於下層之添加碳之氧化矽膜(SiOC膜)7中之Cu配線8之防擴散膜(障壁膜)而發揮功能，並且作為於添加碳之氧化矽膜(SiOC膜)10中形成導孔(接觸孔)時之蝕刻終止膜而發揮功能。
藉由以與實施例1相同之方式使用圖5所示之乾式蝕刻裝置對圖2(a)所示之積層膜結構進行蝕刻處理，而如圖2(b)所示於添加碳之氧化矽膜(SiOC膜)10中形成溝(配線溝)16。圖2(b)表示乾式蝕刻後利用灰化處理等去除頂蓋膜(TEOS膜)11、BARC膜12、光阻劑膜13後之狀態。溝(配線溝)16中經過後續之鍍Cu(銅)步驟或CMP步驟(Chemical-Mechanical-Polishing)形成嵌入銅配線(圖7之步驟j及步驟k)。
其次，使用圖3(a)至圖3(f)，更詳細地說明本實施例之雙金屬鑲嵌製程。圖3(a)至圖3(f)所示之雙金屬鑲嵌製程首先於層間絕緣膜中形成導孔(接觸孔)，其後形成溝(配線溝)，為所謂先導孔製程。
圖3(a)表示已經形成導孔之狀態。導孔之形成於添加碳之氧化矽膜(SiOC膜)10上藉由使用CF4/C3H2F4之混合氣體之乾式蝕刻而進行。此時之CF4/C3H2F4之混合氣體之條件與形成溝(配線溝)16之條件相同。導孔為比溝(配線溝)16更細且深之溝槽，藉由進行本實施之形態之蝕刻，即便對於此種縱橫比較高之溝槽亦可進行良好之蝕刻。
圖3(a)表示於添加碳之氧化矽膜(SiOC膜)10中形成溝(配線溝)16之前之狀態。下層之添加碳之氧化矽膜(SiOC膜)7及Cu配線8上形成有包含SiCO膜/SiCN膜之積層膜之障壁膜9。障壁膜9防止銅(Cu)向上層擴散。障壁膜9上形成有上層之添加碳之氧化矽膜(SiOC膜)10。添加碳之氧化矽膜(SiOC膜)10中預先形成有填孔14。填孔14藉由於添加碳之氧化矽膜(SiOC膜)10中利用乾式蝕刻形成導孔後，於該導孔內填充填孔材而形成。障壁膜9亦具有作為於添加碳之氧化矽膜(SiOC膜)10中形成導孔時之蝕刻終止膜之功能。
添加碳之氧化矽膜(SiOC膜)10上形成有頂蓋膜(TEOS膜)11，進而於其上形成有成為曝光時之抗反射膜之BARC膜12。於BARC膜12之上形成有藉由光微影法而形成特定之圖案之光阻劑膜13。
藉由使用圖5所示之乾式蝕刻裝置依序對圖3(a)所示之積層膜結構進行自圖3(b)至圖3(f)所示之步驟，而形成圖3(f)所示之溝(配線溝)16及導孔17。
自圖3(a)至圖3(f)之處理藉由表3所示之處理條件進行。再者，表3之步驟1為蝕刻BARC膜12之步驟之條件。表3之步驟2為蝕刻頂蓋膜11或添加碳之氧化矽膜10之步驟之條件。表3之步驟3為灰化處理步驟之條件。表3之步驟4為蝕刻障壁膜9之步驟之條件。
首先，如(a)及圖3(b)所示將光阻劑膜13設為遮罩而進行BARC膜12之乾式蝕刻。(表3之步驟1)該乾式蝕刻使用CF4/C4F8之混合氣體。此時，光阻劑膜13亦與BARC膜12一起被蝕刻，故而光阻劑膜13之膜厚減小。
其次，如圖3(b)及圖3(c)所示將光阻劑膜13及圖案化之BARC膜12設為遮罩而進行頂蓋膜(TEOS膜)11之乾式蝕刻。該乾式蝕刻例如使用表3之步驟2所示之CF4/C3H2F4之混合氣體或Ar/C4F8之混合氣體。此時，光阻劑膜13亦與頂蓋膜(TEOS膜)11一起被蝕刻，故而光阻劑膜13之膜厚進而減小。
繼而，如圖3(c)及圖3(d)所示將光阻劑膜13及圖案化之BARC膜12、頂蓋膜(TEOS膜)11設為遮罩而進行添加碳之氧化矽膜(SiOC膜)10之乾式蝕刻。(表3之步驟2)該乾式蝕刻使用CF4/C3H2F4之混合氣體。此時，光阻劑膜13亦與添加碳之氧化矽膜(SiOC膜)10一起被蝕刻，故而光阻劑膜13之膜厚進而減小。
如圖3(d)所示，形成於添加碳之氧化矽膜(SiOC膜)10中之溝(配線溝)16為縱橫比較高之溝槽即較細且深之溝槽，乾式蝕刻處理時，必須一面確保選擇較高之光阻劑，一面進行側蝕量較少之乾式蝕刻。
藉由圖3(c)及圖3(d)之間之乾式蝕刻使用CF4/C3H2F4之混合氣體，而可藉由如於實施例1中使用圖4所說明之機械裝置，一面抑制光阻劑膜13之蝕刻，一面於添加碳之氧化矽膜(SiOC膜)10中形成較細且深之溝(配線溝)。
又，藉由使用CF4/C3H2F4之混合氣體，可於乾式蝕刻中一面於溝之側壁部分形成成為側壁保護膜之聚合物(堆積膜)，一面蝕刻添加碳
矽酸化膜(SiOC膜)10，故而能夠實現側蝕量較少之蝕刻。
再者，如表3之步驟2所示亦可視需要向蝕刻氣體中添加氧氣(O2)或氮氣(N2)。然而，於蝕刻如添加碳之氧化矽膜(SiOC膜)10之有機絕緣膜時，於添加氧氣(O2)之情形時有溝之底部產生側蝕之虞。因此，作為添加氣體較佳為使用氮氣(N2)。
或亦可添加氬氣(Ar)等惰性氣體作為攜載氣體。因Ar氣之添加所致之效果與實施例1相同。又，混合氣體中之各氣體之流量之關係亦與實施例1相同。即，於表3所示之範圍內，較佳為將C3H2F4氣體設為比CF4氣體及Ar氣少之流量，較佳為設為與氮氣(N2)同程度或較少之流量。
例如，一面藉由SEM(scanning electron microscope，掃描式電子顯微鏡)觀察等確認圖3(d)所示之溝(配線溝)16之形狀，一面調整O2氣或N2氣、Ar氣之添加量，藉此可形成更理想之形狀之溝(配線溝)16。
其後，如圖3(d)及圖3(e)所示藉由灰化處理去除未蝕刻而殘留之光阻劑膜13及BARC膜12、填孔14。(表3之步驟3)該灰化處理可於處理表3之步驟1至步驟3之乾式蝕刻裝置之蝕刻處理室內切換氣體進行，又，亦可於連結於圖5所示之乾式蝕刻裝置之另一處理室(未圖示)內進行。
最後，如圖3(e)及圖3(f)所示藉由乾式蝕刻去除導孔17之底部之障壁膜9，藉此形成雙金屬鑲嵌製程之溝(配線溝)16及用於形成與下層之Cu配線8之接觸(通孔)之導孔17。(表3之步驟4)
如以上所說明般，根據本實施例之半導體裝置之製造方法，於雙金屬鑲嵌製程中利用乾式蝕刻於層間絕緣膜中形成溝(配線溝)時，可提高光阻劑選擇比，能夠實現精度更高之溝(配線溝)加工。
藉此，無需下部高頻(RF)電源之變更(自2MHz變更至27MHz)等乾式蝕刻裝置之硬質規格之變更或多層光阻劑之導入，製造成本大幅
度削減。
再者，圖3(a)至圖3(f)表示於作為層間絕緣膜之添加碳之氧化矽膜(SiOC膜)中預先形成導孔，並填充填孔材之例，形成該導孔之乾式蝕刻使用CF4/CHF3或CF4/CH2F2/N2、CF4/C4F6、CF4/C4F8、C4F8/Ar/N2等混合氣體。又，亦可使用CF4/C3H2F4之混合氣體代替該等混合氣體。
藉由使用CF4/C3H2F4之混合氣體，可以與溝(配線溝)形成時相同之方式高精度地形成較細且深之導孔(接觸孔)。
[實施例3]
使用圖6及圖7，對基於實施例1或實施例2中所說明之流程之尖端微電腦或尖端SOC製品、高功能液晶驅動器等半導體裝置之製造方法進行說明。圖6係表示半導體裝置之製造步驟之概要之流程圖。又，圖7係表示半導體裝置之製造步驟之前步驟之概要之流程圖。
半導體裝置之製造步驟如圖6所示若大致劃分，則分為3個步驟。
首先，設計半導體電路，基於該電路設計製作遮罩。
其次，於被稱為前步驟之晶圓處理步驟中，藉由對矽等之半導體基板(晶圓)之表面複數次反覆進行各種表面處理而形成積體電路。該前步驟若大致劃分，則如圖6所示有進行元件間分離層形成之步驟、進行MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電晶體等元件形成之步驟、於各元件及電晶體間形成配線之配線形成步驟、檢查完成之晶圓之步驟等。
進而，於後步驟中個別地分離表面形成有積體電路之晶圓，組裝作為半導體裝置，並進行檢查。
於作為晶圓處理步驟之前步驟中，複數次反覆進行自圖7所示之複數個表面處理a步驟至步驟l。
首先，洗淨作為半導體基板之晶圓之表面，去除附著於晶圓表面之異物或雜質。(步驟a)
其次，使用CVD(Chemical Vapor Deposition，化學氣相沈積)裝置等，於晶圓表面形成薄膜。該薄膜為用於形成如氧化矽膜之層間絕緣膜或如鋁膜之配線之膜等。(步驟b)
於晶圓表面形成薄膜後，藉由再次洗淨而去除附著於表面之異物或雜質。(步驟c)
於表面形成有用於形成層間絕緣膜或配線之膜之晶圓上塗佈包含感光性材料等之光阻劑材料。(步驟d)
使用形成有所需之電路圖案之遮罩，藉由曝光裝置將電路圖案轉印於光阻劑上。(步驟e)
藉由顯影處理去除無用部分之光阻劑，於晶圓上之光阻劑上形成所需之電路圖案。(步驟f)
將形成有所需之電路圖案之光阻劑設為蝕刻遮罩，藉由乾式蝕刻裝置，而藉由蝕刻去除晶圓上所形成之薄膜之無用部分，於薄膜上形成所需之電路圖案。(步驟g)
其後，視需要利用離子注入裝置於晶圓表面進行雜質注入。(步驟h)
藉由灰化處理或洗淨剝離(去除)晶圓上所形成之光阻劑。(步驟i)
於藉由單層金屬鑲嵌製程或雙金屬鑲嵌製程形成嵌入銅配線之情形時，繼而藉由鍍敷處理將銅(Cu)嵌入藉由蝕刻(步驟g)而形成於薄膜中之溝(配線溝)或導孔內。(步驟j)
藉由Cu-CMP研磨去除晶圓表面上所形成之多餘之銅(Cu)。(步驟k)
最後，利用異物檢查裝置或外觀檢查裝置檢查晶圓上之異物之有無或薄膜上是否正確形成有所需之電路圖案。(步驟l)
再者，自上述之a步驟至步驟l之間，視需要進行晶圓之洗淨或乾燥等處理。
於本實施例之半導體裝置之製造方法中，將實施例1或實施例2中所說明之單層金屬鑲嵌製程或雙金屬鑲嵌製程應用於上述之步驟g，形成嵌入銅配線。即，於步驟g之乾式蝕刻中，使用包含CF4/C3H2F4之混合氣體作為蝕刻氣體進行溝(配線溝)或導孔之形成，藉由步驟j之鍍Cu(銅)處理及步驟k之Cu-CMP研磨於該溝(配線溝)或導孔中形成嵌入銅配線。
如以上藉由將實施例1或實施例2中所說明之流程應用於尖端微電腦或尖端SOC製品等半導體裝置之製造步驟，可高精度地形成溝(配線溝)或導孔，並可提高尖端微電腦或尖端SOC製品等半導體裝置之製造良率或步驟良率。
以上基於實施之形態具體地說明瞭本發明者所完成之發明，但毋庸置疑本發明並不限定於上述實施之形態，可於不脫離其主旨之範圍內進行各種變更。
10‧‧‧添加碳之氧化矽膜(SiOC膜)
11‧‧‧頂蓋膜(TEOS膜)
12‧‧‧BARC膜
13‧‧‧光阻劑膜
14‧‧‧填孔
16‧‧‧溝(配線溝)
Claims (15)
- 一種半導體裝置之製造方法，其具有以下步驟：(a)於半導體晶圓之主面上形成其成分中至少包含矽與氧之被加工膜之步驟；(b)以覆蓋上述被加工膜之方式於上述被加工膜上形成光阻劑膜之步驟；(c)藉由光微影法於上述光阻劑膜上轉印特定之圖案，而形成光阻遮罩圖案之步驟；及(d)上述(c)步驟之後，使用其成分中至少包含CF4氣體與C3H2F4氣體之混合氣體對上述被加工膜實施乾式蝕刻處理之步驟。
- 一種半導體裝置之製造方法，其具有以下步驟：(a)於半導體晶圓之主面上形成其成分中至少包含矽與氧之被加工膜之步驟；(b)以覆蓋上述被加工膜之方式於上述被加工膜上形成光阻劑膜之步驟；(c)藉由光微影法於上述光阻劑膜上轉印特定之圖案，而形成光阻遮罩圖案之步驟；及(d)上述(c)步驟之後，使用其成分中至少包含CF4氣體與C3H2F4氣體與O2氣體之混合氣體對上述被加工膜實施乾式蝕刻處理之步驟。
- 一種半導體裝置之製造方法，其係製造如請求項1或2之半導體裝置之方法，上述(d)步驟之乾式蝕刻處理所使用之混合氣體之流量為CF4>C3H2F4。
- 一種半導體裝置之製造方法，其係製造如請求項2之半導體裝置 之方法，上述(d)步驟之乾式蝕刻處理所使用之混合氣體之流量為CF4>O2>C3H2F4。
- 一種半導體裝置之製造方法，其係製造如請求項1或2之半導體裝置之方法，上述(d)步驟之乾式蝕刻處理所使用之混合氣體進而包含Ar氣。
- 一種半導體裝置之製造方法，其係製造如請求項1或2之半導體裝置之方法，上述被加工膜為氧化矽膜，於上述(d)步驟中，於上述氧化矽膜上形成用於形成銅配線之配線溝。
- 一種半導體裝置之製造方法，其係製造如請求項1或2之半導體裝置之方法，於上述(c)步驟中，上述光微影法係基於ArF雷射之ArF曝光，上述光阻劑膜為ArF光阻劑膜。
- 一種半導體裝置之製造方法，其具有以下步驟：(a)於半導體晶圓之主面上形成添加碳之氧化矽膜之步驟；(b)以覆蓋上述添加碳之氧化矽膜之方式於上述添加碳之氧化矽膜上形成第1光阻劑膜之步驟；(c)藉由光微影法而於上述第1光阻劑膜上轉印特定之圖案，而形成第1光阻遮罩圖案之步驟；及(d)上述(c)步驟之後，使用其成分中至少包含CF4氣體與C3H2F4氣體與N2氣體之混合氣體對上述添加碳之氧化矽膜實施乾式蝕刻處理之步驟。
- 一種半導體裝置之製造方法，其係製造如請求項8之半導體裝置 之方法，上述(d)步驟之乾式蝕刻處理所使用之混合氣體之流量為CF4>C3H2F4。
- 一種半導體裝置之製造方法，其係製造如請求項8之半導體裝置之方法，上述(d)步驟之乾式蝕刻處理所使用之混合氣體之流量為CF4>N2>C3H2F4。
- 一種半導體裝置之製造方法，其係製造如請求項8之半導體裝置之方法，上述(d)步驟之乾式蝕刻處理所使用之混合氣體進而包含Ar氣。
- 一種半導體裝置之製造方法，其係製造如請求項8之半導體裝置之方法，於上述(d)步驟中，於上述添加碳之氧化矽膜中形成用於形成銅配線之配線溝。
- 一種半導體裝置之製造方法，其係製造如請求項8之半導體裝置之方法，上述(a)步驟與上述(b)步驟之間進而具有以下步驟：(e)以覆蓋上述添加碳之氧化矽膜之方式於上述添加碳之氧化矽膜上形成第2光阻劑膜之步驟；(f)藉由光微影法而於上述第2光阻劑膜上轉印特定之圖案，而形成第2光阻遮罩圖案之步驟；及(g)上述(f)步驟之後，使用其成分中至少包含Ar氣與C4F8氣體與N2氣體之混合氣體對上述添加碳之氧化矽膜實施乾式蝕刻處理之步驟。
- 一種半導體裝置之製造方法，其係製造如請求項13之半導體裝 置之方法，於上述(g)步驟中，於上述添加碳之氧化矽膜中形成用於形成與下層配線之接觸之接觸孔。
- 一種半導體裝置之製造方法，其係製造如請求項8之半導體裝置之方法，於上述(c)步驟中，上述光微影法係基於ArF雷射之ArF曝光，上述第1光阻劑膜為ArF光阻劑膜。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015058031A JP2016178222A (ja) | 2015-03-20 | 2015-03-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201707139A true TW201707139A (zh) | 2017-02-16 |
Family
ID=55072557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104144788A TW201707139A (zh) | 2015-03-20 | 2015-12-31 | 半導體裝置之製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US9666445B2 (zh) |
| EP (1) | EP3070736A1 (zh) |
| JP (1) | JP2016178222A (zh) |
| KR (1) | KR20160112986A (zh) |
| CN (1) | CN105990132A (zh) |
| TW (1) | TW201707139A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI779953B (zh) * | 2021-04-28 | 2022-10-01 | 南亞科技股份有限公司 | 一種半導體元件的溼式清洗製備方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9793169B1 (en) * | 2016-06-07 | 2017-10-17 | Globalfoundries Inc. | Methods for forming mask layers using a flowable carbon-containing silicon dioxide material |
| DE102017128070B4 (de) * | 2017-08-31 | 2023-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ätzen zum Verringern von Bahnunregelmässigkeiten |
| US20220236051A1 (en) * | 2021-01-25 | 2022-07-28 | Changxin Memory Technologies, Inc. | Method for detecting etching defects of etching equipment |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6387287B1 (en) * | 1998-03-27 | 2002-05-14 | Applied Materials, Inc. | Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window |
| JP2001274141A (ja) | 2000-03-27 | 2001-10-05 | Sony Corp | 半導体装置の製造方法 |
| JP2003140362A (ja) * | 2001-11-02 | 2003-05-14 | Mitsubishi Electric Corp | レジストパターンの強化方法 |
| JP3715626B2 (ja) * | 2003-01-17 | 2005-11-09 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| JP2004363558A (ja) * | 2003-05-13 | 2004-12-24 | Toshiba Corp | 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 |
| WO2005112092A2 (en) * | 2004-05-11 | 2005-11-24 | Applied Materials, Inc. | CARBON-DOPED-Si OXIDE ETCH USING H2 ADDITIVE IN FLUOROCARBON ETCH CHEMISTRY |
| KR101247857B1 (ko) * | 2004-06-21 | 2013-03-26 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 |
| JP2006128542A (ja) | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
| JP5655296B2 (ja) | 2009-12-01 | 2015-01-21 | セントラル硝子株式会社 | エッチングガス |
| JP5434970B2 (ja) * | 2010-07-12 | 2014-03-05 | セントラル硝子株式会社 | ドライエッチング剤 |
| KR101962191B1 (ko) * | 2011-03-29 | 2019-03-26 | 제온 코포레이션 | 플라즈마 에칭 가스 및 플라즈마 에칭 방법 |
| JP2013030531A (ja) | 2011-07-27 | 2013-02-07 | Central Glass Co Ltd | ドライエッチング剤 |
| US9666730B2 (en) * | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
| US9595585B2 (en) * | 2014-09-19 | 2017-03-14 | Semiconductor Manufacturing International (Beijing) Corporation | Methods for high-k metal gate CMOS with SiC and SiGe source/drain regions |
| US9620417B2 (en) * | 2014-09-30 | 2017-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method of manufacturing fin-FET devices |
-
2015
- 2015-03-20 JP JP2015058031A patent/JP2016178222A/ja active Pending
- 2015-12-31 TW TW104144788A patent/TW201707139A/zh unknown
-
2016
- 2016-01-07 EP EP16150400.6A patent/EP3070736A1/en not_active Withdrawn
- 2016-01-25 US US15/005,097 patent/US9666445B2/en active Active
- 2016-02-29 CN CN201610113533.XA patent/CN105990132A/zh active Pending
- 2016-03-15 KR KR1020160030950A patent/KR20160112986A/ko unknown
- 2016-09-16 US US15/267,993 patent/US9818620B2/en active Active
-
2017
- 2017-10-21 US US15/789,971 patent/US10224214B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI779953B (zh) * | 2021-04-28 | 2022-10-01 | 南亞科技股份有限公司 | 一種半導體元件的溼式清洗製備方法 |
| US11715634B2 (en) | 2021-04-28 | 2023-08-01 | Nanya Technology Corporation | Wet clean process for fabricating semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016178222A (ja) | 2016-10-06 |
| CN105990132A (zh) | 2016-10-05 |
| US20160276211A1 (en) | 2016-09-22 |
| US10224214B2 (en) | 2019-03-05 |
| EP3070736A1 (en) | 2016-09-21 |
| US9818620B2 (en) | 2017-11-14 |
| US20180047579A1 (en) | 2018-02-15 |
| KR20160112986A (ko) | 2016-09-28 |
| US20170004976A1 (en) | 2017-01-05 |
| US9666445B2 (en) | 2017-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201703132A (zh) | 半導體裝置之製造方法 | |
| US9607883B2 (en) | Trench formation using rounded hard mask | |
| US9754799B2 (en) | Fabrication method of interconnect structure | |
| TWI651805B (zh) | 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法 | |
| US9330964B2 (en) | Semiconductor structures and fabrication methods for improving undercut between porous film and hardmask film | |
| US10453700B2 (en) | Low damage low-k dielectric etch | |
| US10224214B2 (en) | Manufacturing method of semiconductor device | |
| TWI588935B (zh) | 半導體裝置結構的製造方法 | |
| KR100698103B1 (ko) | 듀얼 다마센 형성방법 | |
| US9129967B2 (en) | Integrated circuit device having a copper interconnect | |
| JP2002009058A (ja) | エッチング方法 | |
| JP2009123866A (ja) | 半導体装置の製造方法、および被エッチング膜の加工方法 | |
| CN106356330B (zh) | 半导体结构的形成方法 | |
| JP2006128542A (ja) | 電子デバイスの製造方法 | |
| US10566231B2 (en) | Interconnect formation with chamferless via, and related interconnect | |
| JP2006128541A (ja) | 電子デバイスの製造方法 | |
| US9018097B2 (en) | Semiconductor device processing with reduced wiring puddle formation | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| JP2011100765A (ja) | 半導体素子の製造方法 | |
| US20080057727A1 (en) | Method of manufacturing a semiconductor device | |
| RU2523064C1 (ru) | Способ формирования многоуровневых медных межсоединений интегральных микросхем с использованием вольфрамовой жесткой маски | |
| JP4436606B2 (ja) | 半導体装置の製造方法 | |
| US9524865B2 (en) | Semiconductor device and fabrication method thereof | |
| JP2011138871A (ja) | 半導体装置の製造方法 |