JP3821120B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3821120B2 JP3821120B2 JP2003318031A JP2003318031A JP3821120B2 JP 3821120 B2 JP3821120 B2 JP 3821120B2 JP 2003318031 A JP2003318031 A JP 2003318031A JP 2003318031 A JP2003318031 A JP 2003318031A JP 3821120 B2 JP3821120 B2 JP 3821120B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- etching
- resist pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
以下、本発明による第1の実施形態について、図面を参照しながら説明する。図1〜図3は、本実施形態におけるMIM型容量の製造工程を示す断面図である。
以下、本発明による第2の実施形態について、図面を参照しながら説明する。図4〜図6は本実施形態におけるMIM容量素子形成工程を示す断面図である。
101 絶縁膜
102 金属プラグ
103 TiN膜
104 導電体膜
105 SiN膜(容量絶縁膜)
106 レジストパターン
107 フロロカーボン膜
108 金属膜
200 絶縁膜
201 TiN膜
202 導電体膜
203 SiN膜(容量絶縁膜)
204 金属膜
205 レジストパターン
206 フロロカーボン膜
Claims (3)
- 半導体基板上の絶縁膜上に導電体膜を形成する工程と、
前記導電体膜上に容量絶縁膜を形成する工程と、
前記容量絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記容量絶縁膜をエッチングする工程と、
前記エッチング工程の後に前記レジストパターンをアッシングする工程と、
前記アッシング工程の後に前記容量絶縁膜をマスクにして前記導電体膜をエッチングして下部電極を形成する工程と、
前記下部電極の形成工程の後に前記容量絶縁膜上に金属層からなる上部電極を形成する工程とを備え、
前記容量絶縁膜のエッチング工程はエッチングガスにCF4のみを用いて行い、
前記アッシング工程は基板温度を100℃以下で室温以上に制御して行うことを特徴とする半導体装置の製造方法。 - 前記導電体膜は少なくとも最上層に窒化チタン膜またはチタン膜を有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記容量絶縁膜は窒化シリコン膜または酸窒化シリコン膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318031A JP3821120B2 (ja) | 2003-09-10 | 2003-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318031A JP3821120B2 (ja) | 2003-09-10 | 2003-09-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005086065A JP2005086065A (ja) | 2005-03-31 |
JP3821120B2 true JP3821120B2 (ja) | 2006-09-13 |
Family
ID=34417420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003318031A Expired - Fee Related JP3821120B2 (ja) | 2003-09-10 | 2003-09-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3821120B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104392897A (zh) * | 2014-04-30 | 2015-03-04 | 上海华力微电子有限公司 | Mim电容的制作方法 |
-
2003
- 2003-09-10 JP JP2003318031A patent/JP3821120B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005086065A (ja) | 2005-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8153527B2 (en) | Method for reducing sidewall etch residue | |
JP2010153855A (ja) | キャパシタ及びその製造方法 | |
JPH11204504A (ja) | シリコン層のエッチング方法 | |
JP2011044540A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
JP3821120B2 (ja) | 半導体装置の製造方法 | |
US9257496B2 (en) | Method of fabricating capacitor structure | |
KR100638983B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
US20080153248A1 (en) | Method for manufacturing semiconductor device | |
KR20090068936A (ko) | Mim 구조 커패시터 제조방법 | |
KR100639000B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
KR20050116432A (ko) | 박막 커패시터의 제조 방법 | |
TWI278035B (en) | Method for fabricating semiconductor device | |
KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100664376B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100945877B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100688724B1 (ko) | 고용량 mim 구조 커패시터 제조방법 | |
KR100876879B1 (ko) | 캐패시터의 스토리지 노드 형성방법 | |
KR100679826B1 (ko) | 엠아이엠 영역의 잔류 폴리머 제거 방법 | |
KR20010063707A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
JP2004071840A (ja) | 半導体装置の製造方法 | |
KR20060000872A (ko) | 반도체 메모리장치의 캐패시터 제조방법 | |
KR100525106B1 (ko) | 반도체 장치의 스토로지 노드 패턴 형성 방법 | |
KR20050122068A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |