CN106340509B - 一种半导体器件的制造方法 - Google Patents

Abstract

一种半导体器件的制造方法，其特征在于，包括以下步骤：（1）提供半导体衬底，其具有相对的上表面和下表面，在所述上表面形成有多个功能器件和接地焊盘；（2）在所述功能器件上方形成MIM电容器，所述MIM电容器垂直于所述上表面。

Description

一种半导体器件的制造方法

技术领域

本发明涉及集成电路技术领域，特别涉及一种半导体器件的制造方法。

背景技术

电容、电阻等被动元件（Passive Circuit Element）被广泛应用于集成电路制 作技术中，这些器件通常采用标准的集成电路工艺，利用掺杂单晶硅、掺杂多晶硅以及氧化膜或氮氧化膜等制成，比如多晶硅-介质膜-多晶硅（PIP， Poly-Insulator-Poly）电容。由于这些器件比较接近硅衬底，器件与衬底间的寄生 电容使得器件的性能受到影响，尤其在射频（RF）CMOS电路中，随着频率的上升，器件的性能下降很快。

金属-绝缘体-金属（MIM，Metal-Insulator-Metal）电容技术的开发为解决这 一问题提供了有效的途径，该技术将电容制作在互连层，即后道工艺（BEOL，Back End OfLine）中，既与集成电路工艺相兼容，又通过拉远被动元件与导电衬底间的距离，克服了寄生电容大、器件性能随频率增大而明显下降的弊端，使得该技术逐渐成为了集成电路中制作被动元件电容的主流。

但是，在带有MIM电容器的半导体器件中，也存在一些问题，主要是如果 MIM电容器下面直接放功能器件（例如晶体管），则MIM电容器会与下面的功能器件产生相互干扰。如图1所示，多个功能器件11形成于衬底10上，设置在绝缘层15中的电容器的上极板13和下极板12分别通过导电通路14电连接至多个功能器件的部分。然而，由于半导体集成电路的体积尺寸都较小，电容器的信号与功能器件11的信号会相互干扰，并且，当电容器有多个时，其分布在介质层中会相邻较近，导致电容器间的相互干扰；此外，电容器的极板12和13会产生相对于应力层的应力，对其下的的功能器件和通路产生影响。

现有技术中针对带有MIM电容器的半导体器件主要有两种实现方式：

1、MIM电容器下面不放功能器件，从而可彻底避免MIM电容器与功能器件产生相互干扰，但是此种实现方式将极大的浪费晶圆面积；

2、MIM电容器下面放一些不太敏感的功能器件，从而能够节省一部分晶圆 面积，但是此种实现方式还是会使得MIM电容器与其下的功能器件产生相互干扰（只是这种干扰对于其下的功能器件尚且能够被容忍），并且也限制了可放置 于MIM电容器下的功能器件的种类（即只能是一些不太敏感的功能器件）。

因此，如何提供一种带有MIM电容器的半导体器件，其能够避免上述缺陷，成了本领域技术人员亟待解决的问题。

发明内容

基于解决上述封装中的问题，本发明提供了一种半导体器件的制造方法，其特征在于，包括以下步骤：

（1）提供半导体衬底，其具有相对的上表面和下表面，在所述上表面形成有多个功能器件和接地焊盘；

（2）在所述功能器件上方形成MIM电容器，所述MIM电容器垂直于所述上表面。

根据本发明的实施例，还包括在所述MIM电容器和功能器件之间形成屏蔽层和在屏蔽层上的应力缓冲层。

根据本发明的实施例，所述屏蔽层为接地的金属层。

根据本发明的实施例，所述屏蔽层为接地的铜金属层、铝金属层、镍金属层或钛金属层等。

根据本发明的实施例，所述应力缓冲层与所述屏蔽层接触。

根据本发明的实施例，还包括形成导电通路，所述导电通路电连接所述MIM电容器和功能器件。

根据本发明的实施例，所述导电通路包括纵向通路和横向通路。

根据本发明的实施例，所述屏蔽层和所述应力缓冲层在所述半导体衬底上的投影笼罩所述MIM电容器在所述半导体衬底上的投影。

根据本发明的实施例，所述屏蔽层和所述应力缓冲层均平行于所述上表面。

根据本发明的实施例，所述MIM电容器包括垂直于所述上表面的第一金属极板和第二金属极板以及位于所述第一和第二金属极板之间的绝缘层。

根据本发明的实施例，所述MIM电容器包括垂直于所述上表面的第一金属极板和第二金属极板以及位于所述第一和第二金属极板之间的绝缘层。

本发明的技术方案，采用垂直式电容器，可在横向方向上同时布置多个电容器而避免其相互之间的干扰；采用屏蔽层避免电容器与功能器件的相互干扰，并利用屏蔽层的刚性减少电容器的应力对功能器件的影响，屏蔽层上的缓冲层起到一定的应力缓冲作用，其缓冲的应力截止于屏蔽层位置，对功能器件进一步地保护。

附图说明

图1为现有技术的半导体器件的结构示意图；

图2为本发明实施例的半导体器件的结构示意图；

图3-8为本发明的半导体器件的制造方法的流程示意图。

具体实施方式

参见图2，本发明提供了一种半导体器件，在半导体衬底10上表面具有多个功能器件11，功能器件11可以是晶体管；形成于所述功能器件11上的MIM电容器；其中，所述MIM电容器垂直于所述上表面，并被绝缘层15包覆，绝缘层15为多层结构（下面将详述），并且绝缘层15的一部分用作电容器的介质层，该用作电容器的介质层的绝缘层为氮化硅材料，其余为二氧化硅。所述MIM电容器包括垂直于所述上表面的第一金属极板12a和第二金属极板13a以及位于所述第一和第二金属极板12a、13a之间的绝缘层。

在所述MIM电容器和所述功能器件11之间具有一屏蔽层16，所述屏蔽层16为接地的金属层，其材质为导电的硬质金属，例如铜、钛、铝、镍等。

在所述屏蔽层16上还设有一应力缓冲层17。根据本发明的实施例，所述应力缓冲层可以与所述屏蔽层16接触活不接触。当不接触时，两者之间可以间隔绝缘层15的绝缘材料。

所述MIM电容器通过导电通路14a与功能器件11电连接，其中导电通路14a的外侧具有绝缘层用于防止与屏蔽层和应力缓冲层短路。

所述屏蔽层16和所述应力缓冲层17在所述半导体衬底10上的投影笼罩所述MIM电容器在所述半导体衬底10上的投影，这样可以最大程度的防止电磁干扰。

其制造方法可参见图3-8，具体包括以下步骤：

（1）参见图3，提供半导体衬底10，其具有相对的上表面和下表面，在所述上表面形成有多个功能器件11和接地焊盘；

（2）参见图4，在所述上表面形成氧化硅层18，在所述氧化硅层18上形成屏蔽层16和应力缓冲层17；

（3）参见图5，形成电连接所述屏蔽层16和接地焊盘的导电通路19；

（4）参见图6，形成氧化硅层20，氧化硅层20覆盖所述应力缓冲层17和屏蔽层16，并形成导电通路14a，用于电连接后续形成的MIM电容器和功能器件；

（5）参见图7，形成氮化硅绝缘层21，在氮化硅绝缘层21中开槽填充金属，形成MIM电容器结构；

（6）最后，参见图8，形成氧化硅绝缘保护层22。其中，氧化硅18/20、氮化硅绝缘层21以及氧化硅绝缘保护层22共同形成绝缘层15

根据本发明的实施例，所述导电通路包括纵向通路和横向通路。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (6)

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：

（1）提供半导体衬底，其具有相对的上表面和下表面，在所述上表面形成有多个功能器件和接地焊盘；

（2）在所述上表面形成氧化硅层，在所述氧化硅层上依次形成屏蔽层和应力缓冲层，所述屏蔽层和所述应力缓冲层均平行于所述上表面；

（3）形成电连接所述屏蔽层和接地焊盘的导电通路；

（4）形成氧化硅层，氧化硅层覆盖所述应力缓冲层和屏蔽层，并形成用于电连接后续形成的MIM电容器和功能器件的导电通路；

（5）形成氮化硅绝缘层，在氮化硅绝缘层中开槽填充金属，形成MIM电容器结构；

（6）在所述氮化硅绝缘层上形成氧化硅绝缘保护层。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述屏蔽层为接地的铜金属层、铝金属层、镍金属层或钛金属层。

3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述应力缓冲层与所述屏蔽层接触。

4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述导电通路包括纵向通路和横向通路。

5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述屏蔽层和所述应力缓冲层在所述半导体衬底上的投影笼罩所述MIM电容器在所述半导体衬底上的投影。

6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述MIM电容器包括垂直于所述上表面的第一金属极板和第二金属极板以及位于所述第一和第二金属极板之间的所述氮化硅绝缘层。