CN104425442A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104425442A
CN104425442A CN201310407944.6A CN201310407944A CN104425442A CN 104425442 A CN104425442 A CN 104425442A CN 201310407944 A CN201310407944 A CN 201310407944A CN 104425442 A CN104425442 A CN 104425442A
Authority
CN
China
Prior art keywords
semiconductor device
metal
mim capacitor
screen
function element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310407944.6A
Other languages
English (en)
Inventor
陈美丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310407944.6A priority Critical patent/CN104425442A/zh
Publication of CN104425442A publication Critical patent/CN104425442A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，其中，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的功能器件；形成于所述功能器件上的MIM电容器；其中，在所述功能器件和所述MIM电容器之间形成有一屏蔽层。在此，通过在功能器件和MIM电容器之间形成一屏蔽层，隔离所述功能器件与所述MIM电容器之间的相互干扰，由此既能够避免晶圆面积的浪费又能够使得可放置于MIM电容器下的功能器件不受限制。

Description

半导体器件及其制造方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
电容、电阻等被动元件（Passive Circuit Element）被广泛应用于集成电路制作技术中，这些器件通常采用标准的集成电路工艺，利用掺杂单晶硅、掺杂多晶硅以及氧化膜或氮氧化膜等制成，比如多晶硅-介质膜-多晶硅（PIP，Poly-Insulator-Poly）电容。由于这些器件比较接近硅衬底，器件与衬底间的寄生电容使得器件的性能受到影响，尤其在射频（RF）CMOS电路中，随着频率的上升，器件的性能下降很快。
金属-绝缘体-金属（MIM，Metal-Insulator-Metal）电容技术的开发为解决这一问题提供了有效的途径，该技术将电容制作在互连层，即后道工艺（BEOL，Back End Of Line）中，既与集成电路工艺相兼容，又通过拉远被动元件与导电衬底间的距离，克服了寄生电容大、器件性能随频率增大而明显下降的弊端，使得该技术逐渐成为了集成电路中制作被动元件电容的主流。
但是，在带有MIM电容器的半导体器件中，也存在一些问题，主要是如果MIM电容器下面直接放功能器件（例如晶体管），则MIM电容器会与下面的功能器件产生相互干扰。现有技术中针对带有MIM电容器的半导体器件主要有两种实现方式：
1、MIM电容器下面不放功能器件，从而可彻底避免MIM电容器与功能器件产生相互干扰，但是此种实现方式将极大的浪费晶圆面积；
2、MIM电容器下面放一些不太敏感的功能器件，从而能够节省一部分晶圆面积，但是此种实现方式还是会使得MIM电容器与其下的功能器件产生相互干扰（只是这种干扰对于其下的功能器件尚且能够被容忍），并且也限制了可放置于MIM电容器下的功能器件的种类（即只能是一些不太敏感的功能器件）。
因此，如何提供一种带有MIM电容器的半导体器件，其能够避免上述缺陷，成了本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，以解决现有的带有MIM电容器的半导体器件浪费晶圆面积或者限制了可放置于MIM电容器下的功能器件的种类的问题。
为解决上述技术问题，本发明提供一种半导体器件，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的功能器件；形成于所述功能器件上的MIM电容器；其中，在所述功能器件和所述MIM电容器之间形成有一屏蔽层。
可选的，在所述的半导体器件中，所述屏蔽层为接地的金属层。
可选的，在所述的半导体器件中，所述屏蔽层为接地的铜金属层或者接地的铝金属层。
可选的，在所述的半导体器件中，所述屏蔽层在所述半导体衬底上的投影笼罩所述MIM电容器在所述半导体衬底上的投影。
可选的，在所述的半导体器件中，所述MIM电容器包括金属下极板、位于金属下极板上的绝缘层、及位于绝缘层上的金属上极板，所述屏蔽层紧靠所述金属下极板。
可选的，在所述的半导体器件中，还包括与所述屏蔽层位于同层的金属互连线，所述屏蔽层与位于同层的金属互连线断开。
本发明还提供一种半导体器件的制造方法，所述半导体器件的制造方法包括：
提供一半导体衬底；
在所述半导体衬底上形成功能器件；
在所述功能器件上形成屏蔽层；
在所述屏蔽层上形成MIM电容器。
可选的，在所述的半导体器件的制造方法中，所述屏蔽层为接地的金属层。
可选的，在所述的半导体器件的制造方法中，所述屏蔽层为接地的铜金属层或者接地的铝金属层。
可选的，在所述的半导体器件的制造方法中，所述屏蔽层在所述半导体衬底上的投影笼罩所述MIM电容器在所述半导体衬底上的投影。
可选的，在所述的半导体器件的制造方法中，所述MIM电容器包括金属下极板、位于金属下极板上的绝缘层、及位于绝缘层上的金属上极板，所述屏蔽层紧靠所述金属下极板。
可选的，在所述的半导体器件的制造方法中，在所述功能器件上形成屏蔽层的同时，在所述屏蔽层的同层形成金属互连线，所述屏蔽层与位于同层的金属互连线断开。
在本发明提供的半导体器件及其制造方法中，通过在功能器件和MIM电容器之间形成一屏蔽层，隔离所述功能器件与所述MIM电容器之间的相互干扰，由此既能够避免晶圆面积的浪费又能够使得可放置于MIM电容器下的功能器件不受限制。
附图说明
图1是本发明实施例的半导体器件的结构示意图；
图2是本发明实施例的半导体器件的制造方法的流程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，通过在功能器件和MIM电容器之间形成一屏蔽层，隔离所述功能器件与所述MIM电容器之间的相互干扰，由此既能够避免晶圆面积的浪费又能够使得可放置于MIM电容器下的功能器件不受限制。
具体的，请参考图1，其为本发明实施例的半导体器件的结构示意图。如图1所示，所述半导体器件包括：半导体衬底10；形成于所述半导体衬底10上的功能器件11；形成于所述功能器件上的MIM电容器12；其中，在所述功能器件11和所述MIM电容器12之间形成有一屏蔽层13。
具体的，所述半导体衬底10可以是硅衬底、锗硅衬底或者SOI衬底等，本申请对此并不做限定。
在本实施例中，所述屏蔽层13为一接地的金属层，优选的，所述屏蔽层13为接地的铜金属层或者为接地的铝金属层。在此，通过接地的金属层将所述MIM电容器12所产生的干扰导入到地中，由此避免了所述MIM电容器12对其下的功能器件11产生影响。为了制造工艺的简便，在本实施例中，所述屏蔽层13与金属互连线同时形成。通常的，现有的金属互连线的材料为铜或者铝，因此，在本实施例中，所述屏蔽层13也优选为接地的铜金属层或者接地的铝金属层。此外，为了使得所述金属互连线的功能独立，所述屏蔽层13与位于同层的金属互连线断开，即所述屏蔽层13与位于所述屏蔽层13同层的金属互连线不连接。
进一步的，所述屏蔽层13在所述半导体衬底10上的投影笼罩所述MIM电容器12在所述半导体衬底10上的投影。即所述屏蔽层13将设置于所述MIM电容器12之下（竖直下方）的功能器件11（即图1中位于中间的一功能器件）笼罩住了，由此可以很好的防止所述MIM电容器12影响所述MIM电容器12之下（竖直下方）的功能器件11。
在本实施例中，所述MIM电容器12包括金属下极板、位于金属下极板上的绝缘层、及位于绝缘层上的金属上极板，所述屏蔽层13紧靠所述金属下极板。即在本实施例中，所述屏蔽层13与所述金属下极板之间不再设置金属互连线，由此，能够充分发挥所述屏蔽层13屏蔽所述MIM电容器12与设置于所述MIM电容器12之下（竖直下方）的功能器件11相互影响的作用。
相应的，本实施例还提供一种所述半导体器件的制造方法。具体的，请参考图2，其为本发明实施例的半导体器件的制造方法的流程示意图。如图2所示，在本实施例中，所述半导体器件的制造方法具体包括：
步骤S20：提供一半导体衬底；
步骤S21：在所述半导体衬底上形成功能器件；
步骤S22：在所述功能器件上形成屏蔽层；
步骤S23：在所述屏蔽层上形成MIM电容器。
进一步的，在所述半导体衬底上形成功能器件之后，紧接着形成多层金属互连线，所述屏蔽层与其中一层金属互连线同时形成，由此能够简化制造工艺。因此，优选的，所述屏蔽层为接地的铜金属层或者接地的铝金属层。进一步的，所述屏蔽层与位于同层的金属互连线断开，即所述屏蔽层与位于所述屏蔽层同层的金属互连线不连接，从而使得所述金属互连线的功能独立。
综上所述，在本实施例提供的半导体器件及其制造方法，通过在功能器件和MIM电容器之间形成一屏蔽层，隔离所述功能器件与所述MIM电容器之间的相互干扰，由此既能够避免晶圆面积的浪费又能够使得可放置于MIM电容器下的功能器件不受限制。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种半导体器件，其特征在于，包括：半导体衬底；形成于所述半导体衬底上的功能器件；形成于所述功能器件上的MIM电容器；其中，在所述功能器件和所述MIM电容器之间形成有一屏蔽层。
2.如权利要求1所述的半导体器件，其特征在于，所述屏蔽层为接地的金属层。
3.如权利要求2所述的半导体器件，其特征在于，所述屏蔽层为接地的铜金属层或者接地的铝金属层。
4.如权利要求1所述的半导体器件，其特征在于，所述屏蔽层在所述半导体衬底上的投影笼罩所述MIM电容器在所述半导体衬底上的投影。
5.如权利要求1所述的半导体器件，其特征在于，所述MIM电容器包括金属下极板、位于金属下极板上的绝缘层、及位于绝缘层上的金属上极板，所述屏蔽层紧靠所述金属下极板。
6.如权利要求1所述的半导体器件，其特征在于，还包括与所述屏蔽层位于同层的金属互连线，所述屏蔽层与位于同层的金属互连线断开。
7.一种半导体器件的制造方法，其特征在于，包括：
提供一半导体衬底；
在所述半导体衬底上形成功能器件；
在所述功能器件上形成屏蔽层；
在所述屏蔽层上形成MIM电容器。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述屏蔽层为接地的金属层。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述屏蔽层为接地的铜金属层或者接地的铝金属层。
10.如权利要求7所述的半导体器件的制造方法，其特征在于，所述屏蔽层在所述半导体衬底上的投影笼罩所述MIM电容器在所述半导体衬底上的投影。
11.如权利要求7所述的半导体器件的制造方法，其特征在于，所述MIM电容器包括金属下极板、位于金属下极板上的绝缘层、及位于绝缘层上的金属上极板，所述屏蔽层紧靠所述金属下极板。
12.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述功能器件上形成屏蔽层的同时，在所述屏蔽层的同层形成金属互连线，所述屏蔽层与位于同层的金属互连线断开。
CN201310407944.6A 2013-09-09 2013-09-09 半导体器件及其制造方法 Pending CN104425442A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310407944.6A CN104425442A (zh) 2013-09-09 2013-09-09 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310407944.6A CN104425442A (zh) 2013-09-09 2013-09-09 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN104425442A true CN104425442A (zh) 2015-03-18

Family

ID=52974036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310407944.6A Pending CN104425442A (zh) 2013-09-09 2013-09-09 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104425442A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340509A (zh) * 2016-11-25 2017-01-18 南通沃特光电科技有限公司 一种半导体器件的制造方法
CN106409809A (zh) * 2016-11-25 2017-02-15 南通沃特光电科技有限公司 一种带有电容器的半导体器件
CN106601722A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN110416108A (zh) * 2019-07-31 2019-11-05 上海华虹宏力半导体制造有限公司 Mim电容的测试结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197133A1 (en) * 2005-03-02 2006-09-07 Samsung Electronics Co., Ltd. MIM capacitor including ground shield layer
US20100127347A1 (en) * 2008-11-21 2010-05-27 Xilinx, Inc. Shielding for integrated capacitors
US20100244190A1 (en) * 2009-03-24 2010-09-30 Toshihiko Nakano Semiconductor device and manufacturing method
CN102394249A (zh) * 2011-06-28 2012-03-28 上海宏力半导体制造有限公司 Mim电容器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197133A1 (en) * 2005-03-02 2006-09-07 Samsung Electronics Co., Ltd. MIM capacitor including ground shield layer
US20100127347A1 (en) * 2008-11-21 2010-05-27 Xilinx, Inc. Shielding for integrated capacitors
US20100244190A1 (en) * 2009-03-24 2010-09-30 Toshihiko Nakano Semiconductor device and manufacturing method
CN102394249A (zh) * 2011-06-28 2012-03-28 上海宏力半导体制造有限公司 Mim电容器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601722A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN106340509A (zh) * 2016-11-25 2017-01-18 南通沃特光电科技有限公司 一种半导体器件的制造方法
CN106409809A (zh) * 2016-11-25 2017-02-15 南通沃特光电科技有限公司 一种带有电容器的半导体器件
CN106340509B (zh) * 2016-11-25 2019-01-15 广西天融电气科技有限公司 一种半导体器件的制造方法
CN106409809B (zh) * 2016-11-25 2019-04-26 新昌县峰特年智能科技有限公司 一种带有电容器的半导体器件
CN110416108A (zh) * 2019-07-31 2019-11-05 上海华虹宏力半导体制造有限公司 Mim电容的测试结构及其制备方法

Similar Documents

Publication Publication Date Title
US9370103B2 (en) Low package parasitic inductance using a thru-substrate interposer
US9093419B2 (en) Semiconductor device containing MIM capacitor and fabrication method
CN102306650A (zh) 像素结构及其制作方法
CN104425442A (zh) 半导体器件及其制造方法
CN107251215A (zh) 堆叠器件
CN102324427B (zh) 一种金属薄膜电阻结构及其制造方法
CN108417565A (zh) Mim电容的工艺方法
JP2006229226A (ja) 集積回路を有する半導体装置
US20170069707A1 (en) Inductor device
CN103855100A (zh) 具有金属绝缘体金属电容器的密封圈结构
CN105097826A (zh) Goa单元及其制作方法、显示基板、显示装置
CN104252555A (zh) 导线图案化
CN103839884A (zh) 半导体器件结构及其形成方法
CN105140244B (zh) 阵列基板及其制造方法、显示装置
CN105810596A (zh) 一种蚀刻型表面声滤波芯片封装结构的制造方法
CN106469716B (zh) 一种垂直型电容器结构
CN109755181A (zh) 基于Dummy结构的MIM电容
US20080290457A1 (en) Bonding pad structure disposed in semiconductor device and related method
CN102394249A (zh) Mim电容器
CN108417534B (zh) 一种功率元件的保护器件及其制作方法
CN106340509B (zh) 一种半导体器件的制造方法
CN106409809B (zh) 一种带有电容器的半导体器件
CN105097769B (zh) 一种三维集成电路的器件及其制备方法
CN110911283A (zh) 绝缘体上硅的晶体管制作方法
CN106952895B (zh) 一种mim电容器结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150318