CN110911283A - 绝缘体上硅的晶体管制作方法 - Google Patents
绝缘体上硅的晶体管制作方法 Download PDFInfo
- Publication number
- CN110911283A CN110911283A CN201811088748.6A CN201811088748A CN110911283A CN 110911283 A CN110911283 A CN 110911283A CN 201811088748 A CN201811088748 A CN 201811088748A CN 110911283 A CN110911283 A CN 110911283A
- Authority
- CN
- China
- Prior art keywords
- wafer
- silicon
- transistor
- insulator
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000012212 insulator Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 title claims description 10
- 239000010703 silicon Substances 0.000 title claims description 10
- 239000003989 dielectric material Substances 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 230000005669 field effect Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000004080 punching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 71
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000008054 signal transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种绝缘体上硅的晶体管制作方法，包括如下步骤：提供第一晶圆、第二晶圆；于所述第一晶圆的第一面形成沟槽结构，在所述沟槽结构中填充介电材料；将所述第一晶圆的第一面与第二晶圆进行晶圆级键合；从所述第一晶圆的第二面开始减薄，以所述填充介电材料做为阻挡层，提高减薄的均匀度。本发明的绝缘体上硅的晶体管制作方法，采用堆叠式晶圆形成绝缘体上硅衬底，晶体管可分别形成于不同晶圆上，共同构成完整的器件结构，工艺选择性更加灵活，改善晶体管的结构性能，提高信号传输速度，优化器件的整体性能。
Description
技术领域
本发明涉及一种绝缘体上硅的晶体管制作方法。
背景技术
近年来，随着整个半导体行业的目标逐步转向缩小尺寸、提高性能、降低功耗、设计先进的微电子应用，半导体器件制造因此变得越来越具有挑战性，传统的体型硅衬底已不再能够满足需求。
绝缘体上硅（SOI，Silicon-on-insulator）被业界公认为纳米技术时代取代现有体型硅衬底的解决方案之一，是维持摩尔定律走势的一大利器。SOI衬底可以将器件和周围的部分完全隔离，从而减少了相互之间的干扰和漏电，提高了器件的速度和性能。
现有的绝缘体上硅的器件制作方法，一般在单一晶圆上形成完整器件的全部结构，例如，分别负责不同功能的各种晶体管位于同一晶圆上，由于各结构之间的彼此影响，制造过程中的工艺选择性受到限制，例如，很多高温工艺无法采用，晶体管的结构性能无法保证，另外由于各晶体管设置于同一晶圆上，信号传输速度受到了限制，从而影响器件的整体性能。
发明内容
本发明的目的在于提供一种绝缘体上硅的晶体管制作方法，工艺选择性更加灵活，改善晶体管的结构性能，提高信号传输速度，优化器件的整体性能。
为了解决上述技术问题，本发明提供一种绝缘体上硅的晶体管制作方法，包括如下步骤：提供第一晶圆、第二晶圆；于所述第一晶圆的第一面形成沟槽结构，在所述沟槽结构中填充介电材料；将所述第一晶圆的第一面与第二晶圆进行晶圆级键合；从所述第一晶圆的第二面开始减薄，以所述填充介电材料做为阻挡层，提高减薄的均匀度。
优选的，所述填充介电材料为二氧化硅，氮化硅或低介电常数材料，或者所述介电材料的组合。
优选的，所述第一晶圆的沟槽结构形成全部或部分鳍形场效应晶体管的全部或部分有源区域。
优选的，在第一晶圆减薄后的第二面通过刻蚀形成鳍形场效应晶体管的沟道区域。
优选的，所述鳍形场效应晶体管的源极、漏极区域为上部区域面积大，底部区域面积小的结构；以减少源极、漏极的寄生电容。
优选的，在有源区接触孔刻蚀工艺中，对硅的刻蚀深度超过绝缘体上硅厚度的50%，增加接触孔与鳍形场效应晶体管有源区的接触面积，以降低接触电阻。
优选的，在所述接触孔刻蚀完后，在接触孔侧壁形成应变硅结构，提高晶体管的传输性能。
优选的，部分的有源区接触孔由沟槽结构底部进行走线，降低鳍形场效应晶体管多晶硅栅极与有源区接触孔的寄生电容。
优选的，有源区接触孔与鳍形场效应晶体管多晶硅栅极的图形采用一层光罩定义，减少工艺步骤。
优选的，所述晶圆级键合前，于第二晶圆中形成PN结和/或晶体管结构，以实现整体电路的抗静电放电保护；再通过穿孔技术与第一晶圆的电路进行导通，从而提高整体电路的抗静电放电保护能力。
优选的，所述晶圆级键合前，可于第二晶圆中形成PN结，电阻，电容，和/或晶体管结构；再通过穿孔技术与第一晶圆的电路进行导通，实现部分电路功能。
优选的，所述第二晶圆中晶体管的有源区通过埋层接触与多晶硅连通，所述多晶硅由过孔结构连接至远离晶体管的一面上的金属走线，实现第二晶圆中晶体管的电路连接。
优选的，第二晶圆通过穿孔与第一晶圆电性连接；所述穿孔区域具有一定预留空间，适于容许第一晶圆、第二晶圆晶圆级键合的对准误差。
本发明的绝缘体上硅的晶体管制作方法，采用堆叠式晶圆形成绝缘体上硅衬底，晶体管可分别形成于不同晶圆上，共同构成完整的器件结构，工艺选择性更加灵活，改善晶体管的结构性能，提高信号传输速度，优化器件的整体性能。
附图说明
图1为本发明的绝缘体上硅的晶体管制作方法的流程图；
图2-图8为本发明的绝缘体上硅的晶体管制作方法的过程示意图；
图9为本发明的绝缘体上硅的晶体管的俯视图；
图10-图13为沿图9中B-B线的剖视图；
图14为沿图9中C-C线的剖视图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
为使本发明的上述目的、特征和优点能够更为明显易懂，以下结合附图对本发明进行详细描述。
如图1所示，本发明提供一种绝缘体上硅的晶体管制作方法，其中包括如下步骤：提供第一晶圆、第二晶圆；于所述第一晶圆的第一面形成沟槽结构，在所述沟槽结构中填充介电材料；将所述第一晶圆的第一面与第二晶圆进行晶圆级键合；从所述第一晶圆的第二面开始减薄，以所述填充介电材料做为阻挡层，提高减薄的均匀度。
由于本发明的绝缘体上硅的晶体管制作方法，采用堆叠式晶圆形成绝缘体上硅衬底，晶体管可分别形成于不同晶圆上，共同构成完整的器件结构，工艺选择性更加灵活，改善晶体管的结构性能，提高信号传输速度，优化器件的整体性能。
以下结合附图2-图14，对本发明的绝缘体上硅的晶体管制作方法进行详细描述。
如图2所示，提供第一晶圆100，于所述第一晶圆100的第一面101形成沟槽结构103。
如图3所示，在所述沟槽结构103中填充介电材料104并研磨至平整。优选的，所述填充介电材料104为二氧化硅，氮化硅或低介电常数（K值）材料（通常为k<2.7的介电材料），或者所述介电材料的组合。
如图4所示，提供第二晶圆200。
如图5所示，将所述第一晶圆100的第一面101与第二晶圆200进行晶圆级键合。
如图6所示，从所述第一晶圆100的第二面102开始减薄，以所述填充介电材料104做为阻挡层，提高减薄的均匀度。在所述第一晶圆100第二面102减薄后以介电材料104形成的沟槽结构内形成全部或部分鳍形场效应晶体管的全部或部分有源区域105。
如图7所示，在第一晶圆100减薄后的第二面102通过刻蚀形成鳍形场效应晶体管的沟道区域106，再通过刻蚀形成鳍形场效应晶体管的源极、漏极结构（图7中未示出）。
如图8所示，在所述沟道区域106上沉积多晶硅形成鳍形场效应晶体管的栅极107。
图9为所述鳍形场效应晶体管的俯视图，也即是说，图8为沿图9中A-A线的剖视图。其中，所述鳍形场效应晶体管的源极、漏极区域108形成于有源区域105中，由于沟槽结构103的形成过程使得有源区域105为上部区域面积大，底部区域面积小的结构，所以鳍形场效应晶体管的源极、漏极区域108也为上部区域面积大，底部区域面积小的结构，其沿图9中C-C线的局部剖视图如图14所示。源极、漏极区域108这种上部区域面积大，底部区域面积小的结构，可有效减少源极、漏极的寄生电容。
图10-图13为沿图9中B-B线的剖视图。如图10、图11所示，在多晶硅栅极107形成之后，先在所述鳍形场效应晶体管上形成一层隔离层（spacer）109，再在沟道区域106和源极、漏极区域108周围的凹槽中填充绝缘层110。如图12所示，在有源区接触孔111刻蚀工艺中，对硅的刻蚀深度D2超过绝缘体上硅厚度D1的50%，增加接触孔111与鳍形场效应晶体管有源区的接触面积，以降低接触电阻。优选的，在所述接触孔111刻蚀完后，在接触孔111的侧壁形成应变硅结构112，提高晶体管的传输性能。
在图12所示的一个优选实施例中，接触孔111由顶部的过孔113与金属层（未示出）相连。
在图13所示的另一优选实施例中，接触孔111由沟槽结构底部进行走线，也就是说，接触孔111通过底部金属线114以及过孔115与金属层（未示出）相连，降低鳍形场效应晶体管多晶硅栅极107与有源区接触孔111的寄生电容。
优选的，图12或13中的有源区接触孔111与鳍形场效应晶体管多晶硅栅极107的图形可采用一层光罩定义，减少工艺步骤。
再次参考图4，优选的，在所述晶圆级键合前，于第二晶圆200中形成PN结和/或晶体管结构201，以实现整体电路的抗静电放电保护（ESD）；再通过穿孔（未示出）技术与第一晶圆100的电路进行导通，从而提高整体电路的抗静电放电保护能力。
此外，所述晶圆级键合前，可于第二晶圆中形成PN结，电阻，电容，和/或晶体管结构202；再通过穿孔（未示出）技术与第一晶圆的电路进行导通，实现部分电路功能，例如，逻辑电路功能等。
由于第二晶圆200通过穿孔与第一晶圆100电性连接，所以第一晶圆100、第二晶圆200上的穿孔区域分别需要具有一定预留空间，适于容许第一晶圆100、第二晶圆200晶圆级键合的对准误差。
此外，在第二晶圆200中，以晶体管202为例，晶体管202的有源区通过埋层接触204与多晶硅203连通，所述多晶硅203由过孔结构205连接至远离晶体管202的一面上的金属走线206，以实现第二晶圆200中晶体管202的电路连接，于是，第二晶圆200中晶体管202即可不通过第一晶圆100直接与外部连接。
综上所述，本发明的绝缘体上硅的晶体管制作方法，采用堆叠式晶圆形成绝缘体上硅衬底，晶体管可分别形成于不同晶圆上，共同构成完整的器件结构，工艺选择性更加灵活，改善晶体管的结构性能，提高信号传输速度，优化器件的整体性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (13)
1.一种绝缘体上硅的晶体管制作方法，其特征在于，包括如下步骤：
提供第一晶圆、第二晶圆；
于所述第一晶圆的第一面形成沟槽结构，在所述沟槽结构中填充介电材料；
将所述第一晶圆的第一面与第二晶圆进行晶圆级键合；
从所述第一晶圆的第二面开始减薄，以所述填充介电材料做为阻挡层，提高减薄的均匀度。
2.根据权利要求1所述的绝缘体上硅的晶体管制作方法，其特征在于，所述填充介电材料为二氧化硅，氮化硅或低介电常数材料，或者所述介电材料的组合。
3.根据权利要求1所述的绝缘体上硅的晶体管制作方法，其特征在于，
所述第一晶圆的沟槽结构形成全部或部分鳍形场效应晶体管的全部或部分有源区域。
4.根据权利要求1所述的绝缘体上硅的晶体管制作方法，其特征在于，在第一晶圆减薄后的第二面通过刻蚀形成鳍形场效应晶体管的沟道区域。
5.根据权利要求3所述的绝缘体上硅的晶体管制作方法，其特征在于，所述鳍形场效应晶体管的源极、漏极区域为上部区域面积大，底部区域面积小的结构；以减少源极、漏极的寄生电容。
6.根据权利要求3所述的绝缘体上硅的晶体管制作方法，其特征在于，在有源区接触孔刻蚀工艺中，对硅的刻蚀深度超过绝缘体上硅厚度的50%，增加接触孔与鳍形场效应晶体管有源区的接触面积，以降低接触电阻。
7.根据权利要求6所述的绝缘体上硅的晶体管制作方法，其特征在于，在所述接触孔刻蚀完后，在接触孔侧壁形成应变硅结构，提高晶体管的传输性能。
8.根据权利要求6所述的绝缘体上硅的晶体管制作方法，其特征在于，
部分的有源区接触孔由沟槽结构底部进行走线，降低鳍形场效应晶体管多晶硅栅极与有源区接触孔的寄生电容。
9.根据权利要求6所述的绝缘体上硅的晶体管制作方法，其特征在于，
有源区接触孔与鳍形场效应晶体管多晶硅栅极的图形采用一层光罩定义，减少工艺步骤。
10.根据权利要求1所述的绝缘体上硅的晶体管制作方法，其特征在于，所述晶圆级键合前，于第二晶圆中形成PN结和/或晶体管结构，以实现整体电路的抗静电放电保护；再通过穿孔技术与第一晶圆的电路进行导通，从而提高整体电路的抗静电放电保护能力。
11.根据权利要求1所述的绝缘体上硅的晶体管制作方法，其特征在于，所述晶圆级键合前，可于第二晶圆中形成PN结，电阻，电容，和/或晶体管结构；再通过穿孔技术与第一晶圆的电路进行导通，实现部分电路功能。
12.根据权利要求10或11所述的绝缘体上硅的晶体管制作方法，其特征在于，所述第二晶圆中晶体管的有源区通过埋层接触与多晶硅连通，所述多晶硅由过孔结构连接至远离晶体管的一面上的金属走线，实现第二晶圆中晶体管的电路连接。
13.根据权利要求10或11所述的绝缘体上硅的晶体管制作方法，其特征在于，第二晶圆通过穿孔与第一晶圆电性连接；所述穿孔区域具有一定预留空间，适于容许第一晶圆、第二晶圆晶圆级键合的对准误差。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811088748.6A CN110911283A (zh) | 2018-09-18 | 2018-09-18 | 绝缘体上硅的晶体管制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811088748.6A CN110911283A (zh) | 2018-09-18 | 2018-09-18 | 绝缘体上硅的晶体管制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110911283A true CN110911283A (zh) | 2020-03-24 |
Family
ID=69813558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811088748.6A Pending CN110911283A (zh) | 2018-09-18 | 2018-09-18 | 绝缘体上硅的晶体管制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110911283A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI818728B (zh) * | 2022-03-30 | 2023-10-11 | 群創光電股份有限公司 | 可撓曲電子裝置及其製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012040211A2 (en) * | 2010-09-20 | 2012-03-29 | Fairchild Semiconductor Corporation | Microelectromechanical pressure sensor including reference capacitor |
| CN102825541A (zh) * | 2012-09-10 | 2012-12-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
| CN103035489A (zh) * | 2012-11-19 | 2013-04-10 | 上海华虹Nec电子有限公司 | 精确控制晶圆减薄厚度的方法 |
| CN103879951A (zh) * | 2012-12-19 | 2014-06-25 | 中国科学院上海微系统与信息技术研究所 | 硅通孔的制作方法 |
| CN106601758A (zh) * | 2015-10-16 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
-
2018
- 2018-09-18 CN CN201811088748.6A patent/CN110911283A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012040211A2 (en) * | 2010-09-20 | 2012-03-29 | Fairchild Semiconductor Corporation | Microelectromechanical pressure sensor including reference capacitor |
| CN102825541A (zh) * | 2012-09-10 | 2012-12-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
| CN103035489A (zh) * | 2012-11-19 | 2013-04-10 | 上海华虹Nec电子有限公司 | 精确控制晶圆减薄厚度的方法 |
| CN103879951A (zh) * | 2012-12-19 | 2014-06-25 | 中国科学院上海微系统与信息技术研究所 | 硅通孔的制作方法 |
| CN106601758A (zh) * | 2015-10-16 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI818728B (zh) * | 2022-03-30 | 2023-10-11 | 群創光電股份有限公司 | 可撓曲電子裝置及其製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101438291B1 (ko) | 비-리세싱된 쉘로우 트렌치 아이솔레이션(ＳＴＩ) 상의 더미 게이트를 갖는 ＦｉｎＦＥＴ | |
| CN112424929B (zh) | 单层转移集成电路的热提取 | |
| US8592918B2 (en) | Forming inter-device STI regions and intra-device STI regions using different dielectric materials | |
| US9093419B2 (en) | Semiconductor device containing MIM capacitor and fabrication method | |
| TWI397973B (zh) | 具反向源極／汲極金屬接點的場效電晶體及其製造方法 | |
| US9478463B2 (en) | Device and method for improving RF performance | |
| US10804403B2 (en) | Method of fabricating semiconductor devices | |
| US9299601B2 (en) | SOI RF device and method for forming the same | |
| US8907382B2 (en) | Semiconductor device and fabrication method thereof | |
| WO2022048159A1 (zh) | 带铁电或负电容器的半导体器件及其制造方法及电子设备 | |
| TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
| US9917172B2 (en) | Semiconductor device for compensating internal delay, methods thereof, and data processing system having the same | |
| KR20170058232A (ko) | 반도체 장치 제조 방법 | |
| US20160149035A1 (en) | Semiconductor device and method of fabricating same | |
| US10026801B2 (en) | Inductor device | |
| US10096689B2 (en) | Low end parasitic capacitance FinFET | |
| US8778757B2 (en) | Methods of manufacturing a DRAM device | |
| CN110911283A (zh) | 绝缘体上硅的晶体管制作方法 | |
| JP2010118410A (ja) | 半導体装置 | |
| US7550795B2 (en) | SOI devices and methods for fabricating the same | |
| TWI817877B (zh) | 半導體結構 | |
| US20230343639A1 (en) | Etch stop detection structure and etch stop detection method | |
| TWI777629B (zh) | 半導體元件與其製作方法 | |
| US11658240B2 (en) | Semiconductor transistors on multi-layered substrates | |
| US20120220115A1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |