CN106601722A - 一种半导体器件及其制造方法和电子装置 - Google Patents
一种半导体器件及其制造方法和电子装置 Download PDFInfo
- Publication number
- CN106601722A CN106601722A CN201510673818.4A CN201510673818A CN106601722A CN 106601722 A CN106601722 A CN 106601722A CN 201510673818 A CN201510673818 A CN 201510673818A CN 106601722 A CN106601722 A CN 106601722A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- dielectric layer
- semiconductor devices
- holding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 116
- 239000002184 metal Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 207
- 239000011229 interlayer Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 239000011135 tin Substances 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 238000009434 installation Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 10
- 229910052799 carbon Inorganic materials 0.000 description 10
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 10
- 239000012212 insulator Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000004035 construction material Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- PRPAGESBURMWTI-UHFFFAOYSA-N [C].[F] Chemical class [C].[F] PRPAGESBURMWTI-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。包括：半导体衬底，在所述半导体衬底上形成的器件层；在所述器件层上形成的信号线；以及在所述信号线上方形成的金属屏蔽层。根据本发明的半导体器件结构，形成在信号线上的金属屏蔽层可以对关键的信号线起到屏蔽作用，使其免于受到相邻线产生的噪声的影响，进而提高了器件的性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
在CMOS器件中集成信号线不是纯粹由金属屏蔽，因此信号会受到相邻线的影响。CMOS工艺后端金属和通孔工艺成熟，金属线是由介电层完全隔离，而不是由金属完全屏蔽，因此，直流(DC)信号可以被隔离，但是不能完全隔离交流(AC)信号。
因此，有必要提出一种新的半导体器件及其制造方法，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件，包括：
半导体衬底，在所述半导体衬底上形成的器件层；
在所述器件层上形成的信号线；
以及在所述信号线上方形成的金属屏蔽层。
进一步，在所述器件层上以及所述信号线下方还形成有第一金属层。
进一步，在所述信号线的两侧还形成有第二金属层，其中，所述第二金属层位于所述金属屏蔽层下方和所述第一金属层的上方，所述第二金属层和所述第一金属层通过若干第一通孔相连接。
进一步，所述第二金属层和所述金属屏蔽层通过若干第二通孔相连接。
进一步，所述第二金属层以及所述信号线和所述金属屏蔽层之间、所述第二金属层以及所述信号线和所述第一金属层之间均形成有层间介电层。
进一步，所述金属屏蔽层接地。
进一步，所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一种或几种。
本发明实施例二还提供一种半导体器件的制造方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有器件层，在所述器件层上形成有第一层间介电层；
步骤S2：在所述第一层间介电层上形成第一金属层；
步骤S3：在所述第一金属层上形成第二层间介电层，并形成贯穿所述第二层间介电层的若干第一通孔；
步骤S4：在所述第二层间介电层上形成信号线以及位于所述信号线两侧的第二金属层，其中，所述第一金属层和所述第二金属层通过所述第一通孔相连接；
步骤S5：沉积形成第三层间介电层以覆盖所述信号线和所述第二金属层，并形成贯穿所述第三层间介电层与所述第二金属层相连接的若干第二通孔；
步骤S6：在所述第三层间介电层和所述第二通孔上形成金属屏蔽层。
进一步，所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一种或几种。
进一步，所述金属屏蔽层接地。
本发明实施例三提供一种电子装置，其包括前述的半导体器件。
根据本发明的半导体器件结构，形成在信号线上的金属屏蔽层可以对关键的信号线起到屏蔽作用，使其免于受到相邻线产生的噪声的影响，进而提高了器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明实施例一中的半导体器件的剖面示意图；
图2A-2E示出了本发明一实施例中的半导体器件的俯视图；
图2F示出了沿图2E中剖面线AA’所获得半导体器件的剖面示意图；
图3示出了根据本发明一实施例中的半导体器件的制造方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的结构及制造过程，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图1来描述本发明实施例提出的半导体器件的详细结构。
首先，本发明的半导体器件包括：半导体衬底(未示出)。具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。
在所述半导体衬底上形成的器件层(未示出)。所述器件层包括多个CMOS晶体管，其中每个所述CMOS晶体管均包括源极、漏极、以及位于源极和漏极之间的半导体衬底上的栅极结构等。在半导体衬底中还形成有隔离结构(未示出)，以电隔离相邻的晶体管。该隔离结构可以为浅沟槽隔离结构。
参考图1，本发明的半导体器件包括在所述器件层上方形成的信号线103a。信号线103a的材料可以选自钨、铜、铝、银、锡和金中的一种或几种。信号线用于信号的输入和输出。在信号线的一端还形成有信号线接触，以使其连接外界信号。
进一步地，在所述器件层上以及所述信号线103a下方还形成有第一金属层101。其中，在所述器件层和所述信号线103a之间形成有层间介电层。
在一个示例中，在所述信号线103a的两侧还形成有第二金属层103b，所述第二金属层103b和所述第一金属层101通过若干第一通孔102相连接。其中，在第二金属层103b以及信号线103a和第一金属层101之间还形成有层间介电层，第一通孔102位于层间介电层内，并贯穿该层间介电层。
其中，第一金属层101和第二金属层103b的材料可以为本领域技术人员熟知的任何金属材料，例如铜、铝或者钨等。
本发明的半导体器件还包括在所述信号线103a上形成的金属屏蔽层105。其中，所述第二金属层103b和所述金属屏蔽层105通过若干第二通孔104相连接。在一个示例中，所述第二金属层103b以及所述信号线103a和所述金属屏蔽层105之间形成有层间介电层(未示出)。第二通孔104位于该层间介电层中，且贯穿该层间介电层，实现所述第二金属层103b和所述金属屏蔽层105的电连接。在一个示例中，所述金属屏蔽层105接地。
金属屏蔽层105的材料可以选自钨、铜、铝、银、锡和金中的一种或几种。
在本发明的半导体器件中，信号线103b被第一金属层101、第一通孔102、第二金属层103b、第二通孔104以及金属屏蔽层105包围，因此，可有效的屏蔽信号线以外的信号。
值得注意的是，在所述金属屏蔽层105和第一金属层101之间、所述信号线103a的两侧还可形成由多层金属层且相邻金属层之间通过通孔相连的互连结构，例如铜互连结构，通过该互连结构实现金属屏蔽层105和第一金属层101之间的电连接。
上述文中提及的层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。
综上所述，根据本发明的半导体器件结构，形成在信号线上的金属屏蔽层可以对最关键的信号线起到屏蔽作用，使其免于受到相邻线产生的噪声的影响，进而提高了器件的性能。
实施例二
本发明实施例中还提供一种前述的实施例一中的半导体器件的制造方法。下面，参考图2A至图2F以及图3对本发明一实施例中的半导体器件的制造方法做详细描述。
首先，提供半导体衬底，在所述半导体衬底上形成有器件层，在所述器件层上形成有第一层间介电层。
具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。
在所述半导体衬底上形成有器件层(未示出)。所述器件层包括多个CMOS晶体管，其中每个所述CMOS晶体管均包括源极、漏极、以及位于源极和漏极之间的半导体衬底上的栅极结构等。可采用本领域技术人员熟知的任何方法形成上述的CMOS晶体管。在半导体衬底中还形成有隔离结构(未示出)，以电隔离相邻的晶体管。该隔离结构可以为浅沟槽隔离结构。
其中，第一层间介电层的材料可以为本领域技术人员熟知的任何材料，例如氧化硅等。
接着，如图2A所示，在所述第一层间介电层上形成第一金属层101。
本实施例中，较佳地，所述第一金属层101的材料为铜。可采用化学气相沉积、物理气相沉积或电化学镀等方法形成所述第一金属层101。
示例性地，之后还包括以下步骤：在所述第一金属层101上形成第二层间介电层(未示出)。第二层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。可采用任何适合的方法形成第二层间介电层。
接着，如图2B所示，形成贯穿所述第二层间介电层的若干第一通孔102。
示例性地，在第二层间介电层上形成图案化的光阻，该光阻定义通孔的尺寸、位置以及形状，以该图案化的光阻为掩膜，刻蚀第二层间介电层直到暴露第一金属层101的表面形成通孔开口，之后，可沉积形成金属材料填充满通孔开口，以形成第一通孔102。其中，该金属材料较佳地为铜。
在另一个实施例中，可在第二层间介电层中刻蚀形成通孔开口后，在沉积形成之后的信号线时，同步向通孔开口中沉积金属材料，而形成第一通孔102。
接着，如图2C所示，在所述第二层间介电层上形成信号线103a以及位于所述信号线两侧的第二金属层103b，其中，所述第一金属层101和所述第二金属层103b通过所述第一通孔102相连接。
示例性地，信号线103a的材料可以选自钨、铜、铝、银、锡和金中的一种或几种。可采用本领域技术人员熟知的任何方法形成所述信号线103a。在一个示例中，可首先在层间介电层以及通孔102上沉积形成金属层，再于金属层上形成图案化的光阻，该光阻定义信号线103a和第二金属层103b的图案，之后利用刻蚀工艺图案化该金属层，形成信号线103a和第二金属层103b。
接着，沉积形成第三层间介电层(未示出)以覆盖所述信号线103a和所述第二金属层103b。第三层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。第三层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。可采用任何适合的方法形成第三层间介电层。
接着，如图2D所示，贯穿所述第三层间介电层与所述第二金属层103b相连接的若干第二通孔104。
示例性地，在第三层间介电层上形成图案化的光阻，该光阻定义通孔的尺寸、位置以及形状，以该图案化的光阻为掩膜，刻蚀层间介电层直到暴露第二金属层103b的表面形成通孔开口，之后，可沉积形成金属材料填充满通孔开口，以形成第二通孔104。其中，该金属材料较佳地为铜。
值得注意地是，该第二通孔104的填充也可与之后的预定形成的金属屏蔽层同步进行。
进一步地，在形成第二通孔104的同时，还可在信号线的一端还形成信号线接触。
接着，如图2E所示，在所述第三层间介电层和所述第二通孔104上形成金属屏蔽层105。
所述金属屏蔽层105的材料选自钨、铜、铝、银、锡和金中的一种或几种。可采用本领域技术人员熟知的任何方法形成金属屏蔽层，例如化学气相沉积、物理气相沉积、电化学镀等方法。进一步，所述金属屏蔽层105接地。最终形成的结构的局部剖视图，如图2F所示。
至此，完成了本发明实施例的半导体器件的制造方法的关键步骤的介绍。在本发明实施例中，在形成金属屏蔽层之后还可以包括其他步骤，在此并不进行限定。
综上所述，根据本发明的半导体器件的制造方法，形成的金属屏蔽层通过通孔电连接第一金属层，进而包围信号线，可以对信号线起到屏蔽作用，使其免于受到相邻线产生的噪声的影响，进而提高了器件的性能。另外，本发明的制造方法采用比较成熟的通孔和金属层制造工艺即可实现金属屏蔽层的制作。
参照图3，为本发明的一个实施例的半导体器件的制造方法的示意性流程图，用于简要示出整个制造工艺的流程。
步骤S301：提供半导体衬底，在所述半导体衬底上形成有器件层，在所述器件层上形成有第一层间介电层；
步骤S302：在所述第一层间介电层上形成第一金属层；
步骤S303：在所述第一金属层上形成第二层间介电层，并形成贯穿所述第二层间介电层的若干第一通孔；
步骤S304：在所述第二层间介电层上形成信号线以及位于所述信号线两侧的第二金属层，其中，所述第一金属层和所述第二金属层通过所述第一通孔相连接；
步骤S305：沉积形成第三层间介电层以覆盖所述信号线和所述第二金属层，并形成贯穿所述第三层间介电层与所述第二金属层相连接的若干第二通孔；
步骤S306：在所述第三层间介电层和所述第二通孔上形成金属屏蔽层。
实施例三
本发明还提供一种电子装置，其包括前述实施例一中的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括前述的半导体器件的中间产品。由于使用了上述的半导体器件，该半导体器件具有优异的性能，因而本发明实施例的电子装置也同样具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种半导体器件，包括：
半导体衬底，在所述半导体衬底上形成的器件层；
在所述器件层上形成的信号线；
以及在所述信号线上方形成的金属屏蔽层。
2.根据权利要求1所述的半导体器件，其特征在于，在所述器件层上以及所述信号线下方还形成有第一金属层。
3.根据权利要求2所述的半导体器件，其特征在于，在所述信号线的两侧还形成有第二金属层，其中，所述第二金属层位于所述金属屏蔽层下方和所述第一金属层的上方，所述第二金属层和所述第一金属层通过若干第一通孔相连接。
4.根据权利要求3所述的半导体器件，其特征在于，所述第二金属层和所述金属屏蔽层通过若干第二通孔相连接。
5.根据权利要求3所述的半导体器件，其特征在于，所述第二金属层以及所述信号线和所述金属屏蔽层之间、所述第二金属层以及所述信号线和所述第一金属层之间均形成有层间介电层。
6.根据权利要求1所述的半导体器件，其特征在于，所述金属屏蔽层接地。
7.根据权利要求1所述的半导体器件，其特征在于，所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一种或几种。
8.一种半导体器件的制造方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有器件层，在所述器件层上形成有第一层间介电层；
步骤S2：在所述第一层间介电层上形成第一金属层；
步骤S3：在所述第一金属层上形成第二层间介电层，并形成贯穿所述第二层间介电层的若干第一通孔；
步骤S4：在所述第二层间介电层上形成信号线以及位于所述信号线两侧的第二金属层，其中，所述第一金属层和所述第二金属层通过所述第一通孔相连接；
步骤S5：沉积形成第三层间介电层以覆盖所述信号线和所述第二金属层，并形成贯穿所述第三层间介电层与所述第二金属层相连接的若干第二通孔；
步骤S6：在所述第三层间介电层和所述第二通孔上形成金属屏蔽层。
9.根据权利要求8所述的制造方法，其特征在于，所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一种或几种。
10.根据权利要求8所述的制造方法，其特征在于，所述金属屏蔽层接地。
11.一种电子装置，其特征在于，包括如权利要求1至7中任一项所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510673818.4A CN106601722A (zh) | 2015-10-16 | 2015-10-16 | 一种半导体器件及其制造方法和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510673818.4A CN106601722A (zh) | 2015-10-16 | 2015-10-16 | 一种半导体器件及其制造方法和电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106601722A true CN106601722A (zh) | 2017-04-26 |
Family
ID=58553992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510673818.4A Pending CN106601722A (zh) | 2015-10-16 | 2015-10-16 | 一种半导体器件及其制造方法和电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601722A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1218576A (zh) * | 1996-03-22 | 1999-06-02 | 艾利森电话股份有限公司 | 由导电针阵列屏蔽的半导体器件及制备这种器件的方法 |
| US20040051166A1 (en) * | 2002-09-18 | 2004-03-18 | Guenter Gerstmeier | Shielding line system for an integrated circuit |
| CN1639871A (zh) * | 2002-02-28 | 2005-07-13 | 自由度半导体公司 | 高频半导体器件及制造方法 |
| CN1870261A (zh) * | 2005-05-27 | 2006-11-29 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN102569264A (zh) * | 2010-10-28 | 2012-07-11 | 台湾积体电路制造股份有限公司 | 集成电路和其制作方法 |
| CN104425442A (zh) * | 2013-09-09 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN104733439A (zh) * | 2013-12-19 | 2015-06-24 | 英飞凌科技股份有限公司 | 半导体器件的测试和器件及其设计 |
-
2015
- 2015-10-16 CN CN201510673818.4A patent/CN106601722A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1218576A (zh) * | 1996-03-22 | 1999-06-02 | 艾利森电话股份有限公司 | 由导电针阵列屏蔽的半导体器件及制备这种器件的方法 |
| CN1639871A (zh) * | 2002-02-28 | 2005-07-13 | 自由度半导体公司 | 高频半导体器件及制造方法 |
| US20040051166A1 (en) * | 2002-09-18 | 2004-03-18 | Guenter Gerstmeier | Shielding line system for an integrated circuit |
| CN1870261A (zh) * | 2005-05-27 | 2006-11-29 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN102569264A (zh) * | 2010-10-28 | 2012-07-11 | 台湾积体电路制造股份有限公司 | 集成电路和其制作方法 |
| CN104425442A (zh) * | 2013-09-09 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN104733439A (zh) * | 2013-12-19 | 2015-06-24 | 英飞凌科技股份有限公司 | 半导体器件的测试和器件及其设计 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9312203B2 (en) | Dual damascene structure with liner | |
| US20110291238A1 (en) | Bias-controlled deep trench substrate noise isolation integrated circuit device structures | |
| KR100396900B1 (ko) | 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체 | |
| US8079134B2 (en) | Method of enhancing on-chip inductance structure utilizing silicon through via technology | |
| CN107924994A (zh) | 用于存储器器件的金属化工艺 | |
| TW200525393A (en) | Automatic design apparatus and method, reticle set and semiconductor integration circuit manufactured therewith | |
| CN104241368A (zh) | 横向扩散的金属氧化物半导体(ldmos) | |
| US9653393B2 (en) | Method and layout of an integrated circuit | |
| US8786094B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN106601758A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106601722A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US20160379877A1 (en) | Optimized wires for resistance or electromigration | |
| US7851353B2 (en) | Method of forming a metal silicide layer, devices incorporating metal silicide layers and design structures for the devices | |
| US20150021793A1 (en) | Semiconductor structures and methods of manufacture | |
| US8321826B2 (en) | Method and apparatus of core timing prediction of core logic in the chip-level implementation process through an over-core window on a chip-level routing layer | |
| CN108122903B (zh) | 半导体装置及布局方法 | |
| US20140291802A1 (en) | Semiconductor structures with metal lines | |
| CN106910709A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| Araga et al. | Evaluation of substrate noise suppression method to mitigate crosstalk among trough-silicon vias | |
| CN106910752A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US8492214B2 (en) | Damascene metal gate and shield structure, methods of manufacture and design structures | |
| Song et al. | Timing optimization in SADP process through wire widening and double via insertion | |
| KR101044386B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| Wang et al. | Modeling and analysis of vertical noise coupling in TSV-based 3D mixed-signal integration | |
| Cai et al. | Variation Analysis of Interconnect Capacitance and Process Corner in Advanced CMOS Process with Double Patterning Technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170426 |