CN1870261A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1870261A
CN1870261A CNA2006100878384A CN200610087838A CN1870261A CN 1870261 A CN1870261 A CN 1870261A CN A2006100878384 A CNA2006100878384 A CN A2006100878384A CN 200610087838 A CN200610087838 A CN 200610087838A CN 1870261 A CN1870261 A CN 1870261A
Authority
CN
China
Prior art keywords
conductive layer
insulating barrier
layer
opening
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100878384A
Other languages
English (en)
Other versions
CN1870261B (zh
Inventor
松嵜隆德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1870261A publication Critical patent/CN1870261A/zh
Application granted granted Critical
Publication of CN1870261B publication Critical patent/CN1870261B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种用来以低成本和高成品率制造性能和可靠性更高的半导体器件的方法。本发明的半导体器件具有第一绝缘层上的第一导电层；第一导电层上的第二绝缘层，此第二绝缘层包括延伸到第一导电层的开口；以及形成在第二绝缘层上用来将集成电路部分电连接到天线的信号布线层，和邻近信号布线层的第二导电层。第二导电层通过开口与第一导电层相接触，且第一导电层重叠信号布线层，以第二绝缘层插入其间。

Description

半导体器件及其制造方法
技术领域
本发明涉及到半导体器件及其制造方法。
背景技术
近年来，识别技术已经引起了注意，在这种识别技术中，ID(识别号码)被赋予各个物体，以便显示其上诸如用于管理等的经历之类的数据。首先，已经开发了能够无接触数据通信的半导体器件。包括RFID(射频识别)标签(也称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签、或无线芯片)等的这种半导体器件，已经被引进到公司和市场等内。
大多数这种半导体器件由天线和集成电路组成。例如，信息储存元件作为集成电路被安装在模块衬底上，并被电连接到天线(见专利文献1)。
[专利文献1]日本专利特许公开No.2000-90222
若各种信号通过信号线在集成电路与天线之间进行通信，则依赖于频率而无法得到足够的传播特性，导致传输损耗。此外，信号线的电磁屏蔽性质不充分，导致诸如与集成电路的信号引线发生干扰之类的电失效。
发明内容
考虑到上述情况，本发明提供了一种具有高性能和高可靠性的半导体器件，此半导体器件能够降低集成电路与天线之间信号传播特性所造成的损耗。
本发明的半导体器件具有第一绝缘层上的第一导电层；第一导电层上的第二绝缘层，此第二绝缘层包括延伸到第一导电层的开口；以及形成在第二绝缘层上用来将集成电路部分电连接到天线的信号布线层和邻近信号布线层的第二导电层。第二导电层通过开口与第一导电层相接触，且第一导电层重叠信号布线层，以第二绝缘层插入其间。
本发明的半导体器件具有第一绝缘层上的第一导电层；第一导电层上的第二绝缘层，此第二绝缘层包括各延伸到第一导电层的第一开口和第二开口；以及形成在第二绝缘层上用来将集成电路部分电连接到天线的信号布线层和彼此相邻、以信号布线层插入其间的第二导电层和第三导电层。第一导电层分别通过第一开口和第二开口而与第二导电层和第三导电层相接触。
本发明的半导体器件具有形成在第一绝缘层上用来将集成电路部分电连接到天线的信号布线层和邻近信号布线层的第一导电层；信号布线层和第一导电层上的第二绝缘层，此第二绝缘层包括延伸到第一导电层的开口；以及第二绝缘层上的第二导电层。第二导电层通过开口与第一导电层相接触，且第二导电层重叠信号布线层，以第二绝缘层插入其间。
本发明的半导体器件具有形成在第一绝缘层上用来将集成电路部分电连接到天线的信号布线层和彼此相邻、以信号布线层插入其间的第一导电层和第二导电层；在信号布线层、第一导电层、以及第二导电层上的第二绝缘层，此第二绝缘层包括延伸到第一导电层的第一开口和延伸到第二导电层的第二开口；以及第二绝缘层上的第三导电层。第三导电层通过第一开口和第二开口分别与第一导电层和第二导电层相接触。
本发明的半导体器件具有第一绝缘层上的第一导电层；第一导电层上的第二绝缘层，此第二绝缘层包括第一开口和第二开口；形成在第二绝缘层上用来将集成电路部分电连接到天线的信号布线层和彼此相邻、以信号布线层插入其间的第二导电层和第三导电层；信号布线层、第二导电层、以及第三导电层上的第三绝缘层，此第三绝缘层包括延伸到第二导电层的第三开口和延伸到第三导电层的第四开口；以及第三绝缘层上的第四导电层。第一导电层通过第一开口和第二开口分别与第二导电层和第三导电层相接触，且第四导电层通过第三开口和第四开口分别与第二导电层和第三导电层相接触。
本发明的半导体器件制造方法具有下列步骤：在第一绝缘层上形成第一导电层；在第一导电层上形成第二绝缘层，此第二绝缘层包括延伸到第一导电层的开口；在第二绝缘层上形成导电层；以及对此导电层进行加工，从而重叠第一导电层，以第二绝缘层插入其间，并将集成电路部分电连接到天线的形成信号布线层和邻近信号布线层并通过开口与第一导电层相接触的第二导电层。
本发明的半导体器件制造方法具有下列步骤：在第一绝缘层上形成第一导电层；在第一导电层上形成第二绝缘层，此第二绝缘层包括各延伸到第一导电层的第一开口和第二开口；在第二绝缘层上形成导电膜；以及对此导电膜进行加工，从而形成重叠第一导电层，以第二绝缘层插入其间，并将集成电路部分电连接到天线的信号布线层和邻近信号布线层并通过第一开口和第二开口与第一导电层相接触的第二导电层。
本发明的半导体器件制造方法具有下列步骤：在第一绝缘层上形成导电膜；对此导电层进行加工，从而形成用来将集成电路部分电连接到天线的信号布线层和邻近信号布线层的第一导电层；在信号布线层和第一导电层上形成第二绝缘层，此第二绝缘层包括延伸到第一导电层的开口；以及在第二绝缘层上形成第二导电层，此第二导电层通过开口与第一导电层相接触。
本发明的半导体器件制造方法具有下列步骤：在第一绝缘层上形成导电膜；对此导电膜进行加工，从而形成用来将集成电路部分电连接到天线的信号布线层以及彼此相邻、以信号布线层插入其间的第一导电层和第二导电层；在信号布线层、第一导电层、以及第二导电层上形成第二绝缘层，此第二绝缘层包括延伸到第一导电层的第一开口和延伸到第二导电层的第二开口；以及在第二绝缘层上形成第三导电层，此第三导电层通过第一开口和第二开口分别与第一导电层和第二导电层相接触。
本发明的半导体器件制造方法具有下列步骤：在第一绝缘层上形成第一导电层；在第一导电层上形成第二绝缘层，此第二绝缘层包括第一开口和第二开口；在第二绝缘层上形成导电膜；对此导电层进行加工，从而形成用来将集成电路部分电连接到天线的信号布线层以及第二导电层和第三导电层，此第二导电层和第三导电层彼此相邻，以信号布线层插入其间，并通过第一开口和第二开口分别被连接到第一导电层；在信号布线层、第二导电层、以及第三导电层上形成第三绝缘层，此第三绝缘层包括延伸到第二导电层的第三开口和延伸到第三导电层的第四开口；以及在第三绝缘层上形成第四导电层，第四导电层通过第三开口和第四开口分别与第二导电层和第三导电层相接触。
在本发明的半导体器件中，集成电路部分可以包括薄膜晶体管或存储元件。集成电路部分、信号布线层、以及天线可以被形成在柔性衬底上。或者，集成电路、信号布线层、以及天线可以被形成在玻璃衬底上，然后从玻璃衬底分离转移到柔性衬底上。
根据本发明，导电层被提供来环绕信号布线层；因此，能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与信号线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
附图说明
图1A和1B各示出了本发明实施方案模式1所述的半导体器件。
图2A和2B各示出了本发明实施方案模式2所述的半导体器件。
图3A和3B各示出了本发明实施方案模式3所述的半导体器件。
图4A和4B各示出了本发明实施方案模式4所述的半导体器件。
图5A和5B各示出了本发明实施方案模式5所述的半导体器件。
图6是本发明实施方案1所述的半导体器件的结构图。
图7A和7B分别是本发明实施方案1所述的半导体器件的俯视图和剖面图。
图8A-8C各示出了本发明实施方案2所述的半导体器件制造方法。
图9A和9B各示出了本发明实施方案2所述的半导体器件制造方法。
图10示出了本发明实施方案2所述的半导体器件。
图11示出了本发明实施方案3所述的半导体器件。
图12A和12B各示出了本发明实施方案6所述的半导体器件应用例子。
图13A和13B各示出了本发明实施方案5所述的半导体器件应用例子。
图14A-14G各示出了本发明实施方案6所述的半导体器件应用例子。
图15A-15C各示出了本发明实施方案4所述的半导体器件制造方法。
图16A-16D是能够用于本发明(实施方案4)的曝光掩模的俯视图和剖面图。
具体实施方式
虽然将参照附图用实施方案模式和实施方案的方式来描述本发明，但要理解的是，对于本技术领域的熟练人员，显然可以作出各种改变和修正。因此，除非这些改变和修正偏离了本发明的范围，否则就应该被认为包括在本发明中。注意，在所有用来说明各实施方案模式和各实施方案的附图中，用相同的参考号来表示具有相似功能的完全相同的部分，其描述不再重复。
(实施方案模式1)
在本实施方案模式中，参照图1A和1B来描述本发明的半导体器件的一个例子。
图1A是本实施方案模式的半导体器件的俯视图，而图1B是沿A-B线的剖面图。本实施方案模式的半导体器件具有用于从天线接收或向天线发射信号的信号布线层1、导电层2a、导电层2b、导电层2c、包括开口3a和开口3b的绝缘层4、以及绝缘层5。导电层2a、导电层2b、以及导电层2c以从信号布线层接收的或发射到信号布线层的信号(例如射频信号)为参考，并被设定为任意电位。利用多个沿信号传播方向的通道(开口3a和开口3b)，导电层2a和导电层2b被连接到导电层2c。
可以在不同的步骤中形成导电层2a、导电层2b、以及信号布线层1，或可以在同一个步骤中用相同的材料来形成。在后一种情况下，导电膜优选被形成在包括开口3a和开口3b的绝缘层4上，并用腐蚀之类的方法对导电膜进行加工，以便形成导电层2a、导电层2b、以及信号布线层1。
二个导电层2a和2b被提供成平行于信号布线层1，以便将信号布线层1夹在中间。导电层2c沿信号布线层1的厚度方向被提供在下方。导电层2c通过作为通道的开口3a和开口3b，在信号布线层1的右边和左边处被连接到导电层2a和导电层2b。导电层2a、导电层2b、以及导电层2c具有阻挡从信号布线层1发射的电信号的功能。因此，当导电层2a、导电层2b、以及导电层2c沿信号布线层1的厚度方向被提供在下方以及右边和左边时，电磁屏蔽性质得到了改善，并能够获得从天线接收的或发射到天线的信号的优异传播特性。于是，即使当使用射频信号时，也能够降低传输损耗。
根据本发明，各导电层被提供成环绕信号布线层，从而能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与各信号引线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
(实施方案模式2)
在本实施方案模式中，参照图2A和2B来描述本发明的半导体器件的一个例子。
图2A是本实施方案模式的半导体器件的俯视图，而图2B是沿C-D线的剖面图。本实施方案模式的半导体器件具有用于从天线接收或向天线发射信号的信号布线层21、导电层22a、导电层22b、导电层22c、包括开口23a和开口23b的绝缘层24、以及绝缘层25。导电层22a、导电层22b、以及导电层22c以从信号布线层接收的或发射到信号布线层的信号(例如射频信号)为参考，并被设定为任意电位。利用多个沿信号传播方向的通道(开口23a和开口23b)，导电层22a和导电层22b被连接到导电层22c。
可以在不同的步骤中形成导电层22a、导电层22b、以及信号布线层21，或可以在同一个步骤中用相同的材料来形成。在后一种情况下，导电膜优选被形成在绝缘层25上，并用腐蚀之类的方法对导电膜进行加工，以便形成导电层22a、导电层22b、以及信号布线层21。
二个导电层22a和22b被提供成平行于信号布线层21，以便将信号布线层21夹在中间。导电层22c沿信号布线层21的厚度方向被提供在上方。导电层22c通过作为通道的开口23a和开口23b，在信号布线层21的右边和左边处被连接到导电层22a和导电层22b。导电层22a、导电层22b、以及导电层22c具有阻挡从信号布线层21发射的电信号的功能。因此，当导电层22a、导电层22b、以及导电层22c沿信号布线层21的厚度方向被提供在上方以及右边和左边时，电磁屏蔽性质得到了改善，并能够获得从天线接收的或发射到天线的信号的优异传播特性。于是，即使当使用射频信号时，也能够降低传输损耗。
根据本发明，各导电层被提供成环绕信号布线层，从而能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与各信号引线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
(实施方案模式3)
在本实施方案模式中，参照图3A和3B来描述本发明的半导体器件的一个例子。
图3A是本实施方案模式的半导体器件的俯视图，而图3B是沿E-F线的剖面图。本实施方案模式的半导体器件具有用于从天线接收或向天线发射信号的信号布线层31、导电层32a、导电层32b、导电层32c、导电层32d、各包括开口33a和开口33b的绝缘层34和绝缘层36、以及绝缘层35。导电层32a、导电层32b、导电层32c、以及导电层32d以从信号布线层接收的或发射到信号布线层的信号(例如射频信号)为参考，并被设定为任意电位。利用多个沿信号传播方向的通道(开口33a和开口33b)，导电层32a和导电层32b被连接到导电层32c和导电层32d。
可以在不同的步骤中形成导电层32a、导电层32b、以及信号布线层31，或可以在同一个步骤中用相同的材料来形成。在后一种情况下，导电膜优选被形成在包括各延伸到导电层32c的开口33a和开口33b的绝缘层34上，并用腐蚀之类的方法对导电膜进行加工，以便形成导电层32a、导电层32b、以及信号布线层31。
二个导电层32a和23b被提供成平行于信号布线层31，以便将信号布线层31夹在中间。导电层32d和导电层32c沿信号布线层31的厚度方向分别被提供在上方和下方。导电层32c和导电层32d通过开口33a和开口33b，在信号布线层31的右边和左边处被连接到导电层32a和导电层32b。导电层32a、导电层32b、导电层22c、以及导电层32d具有阻挡从信号布线层31发射的电信号的功能。因此，当导电层32a、导电层32b、导电层32c、以及导电层32d沿信号布线层31的厚度方向被提供在上方和下方以及右边和左边时，电磁屏蔽性质得到了改善，并能够获得从天线接收的或发射到天线的信号的优异传播特性。于是，即使当使用射频信号时，也能够降低传输损耗。
根据本发明，各导电层被提供成环绕信号布线层，从而能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与各信号引线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
(实施方案模式4)
在本实施方案模式中，参照图4A和4B来描述本发明的半导体器件的一个例子。
图4A是本实施方案模式的半导体器件的俯视图，而图4B是沿G-H线的剖面图。本实施方案模式的半导体器件具有用于从天线接收或向天线发射信号的信号布线层41、导电层42a、导电层42b、各包括开口43a和开口43b的绝缘层44和绝缘层46、以及绝缘层45。导电层42a和导电层42b以从信号布线层接收的或发射到信号布线层的信号(例如射频信号)为参考，并被设定为任意电位。利用多个沿信号传播方向的通道(开口43a和开口43b)，导电层42a和导电层42b被彼此连接。
可以在一个腐蚀步骤或多个腐蚀步骤中，在层叠的绝缘层44和绝缘层46中形成开口43a和开口43b。
沿信号布线层41的厚度方向，导电层42a和导电层42b分别被提供在上方和下方，以便将信号布线层41夹在中间。绝缘层46上的导电层42a通过开口43a和开口43b，被连接到绝缘层44下方的导电层42b。导电层42a和导电层42b具有阻挡从信号布线层41发射的电信号的功能。此外，导电层42a和导电层42b通过形成在绝缘层46和绝缘层44中的多个开口，被彼此连接。因此，具有阻挡和反射从信号布线层41发射的信号的功能的各个导电层，也被提供在信号布线层41的右边和左边处。结果，特别是沿信号布线层41的厚度方向和垂直于此厚度方向的方向的电磁屏蔽性质得到了改善，从而能够获得从天线接收的或发射到天线的信号的优异传播特性。于是，即使当使用射频信号时，也能够降低传输损耗。
根据本发明，各导电层被提供成环绕信号布线层，从而能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与各信号引线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
(实施方案模式5)
在本实施方案模式中，参照图5A和5B来描述本发明的半导体器件的一个例子。
图5A是本实施方案模式的半导体器件的俯视图，而图5B是沿I-J线的剖面图。本实施方案模式的半导体器件具有用于从天线接收或向天线发射信号的信号布线层51、导电层52a、导电层52b、导电层52c、包括开口53a的绝缘层54、包括开口53b的绝缘层56、以及绝缘层55。导电层52a、导电层52b、以及导电层52c以从信号布线层接收的或发射到信号布线层的信号(例如射频信号)为参考，并被设定为任意电位。利用多个沿信号传播方向的通道(开口53a和开口53b)，导电层52a、导电层52b、以及导电层52c被彼此连接。
导电层52b被提供成平行于信号布线层51。导电层52c沿绝缘层56的厚度方向被提供在上方，而导电层52a沿绝缘层54的厚度方向被提供在下方。导电层52a、导电层52b、以及导电层52c通过开口53a和开口53b，被彼此连接。如此处所示，提供来环绕信号布线层的各导电层不必是对称的，可以是彼此不同的导电层52a、导电层52b、以及导电层52c。此外，用来连接各导电层的各个开口可以如开口53a和开口53b那样彼此位移。可以确定各导电层的性质和数目，以便满足半导体器件的目的和所要求的性能。导电层52a、导电层52b、以及导电层52c具有阻挡从信号布线层51发射的电信号的功能。因此，在本实施方案模式中，沿信号布线层51的厚度方向和导电层52b的方向的电磁屏蔽性质得到了改善，从而能够获得从天线接收的或发射到天线的信号的优异传播特性。于是，即使当使用射频信号时，也能够降低传输损耗。
根据本发明，各导电层被提供成环绕信号布线层，从而能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与各信号引线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
[实施方案1]
在本实施方案中，参照图6来描述本发明半导体器件的一个例子。
图6是本实施方案半导体器件的RFID63的结构图。RFID 63包括天线61和以信号布线层彼此电连接的集成电路62。
图7A和7B是图6所示区域64的放大图。图7A是区域64的俯视图，而图7B是沿图7A中L-M线的剖面图。图7A和7B示出了用于从天线接收的或发射到天线的信号的信号布线层301，导电层302a，导电层302b，导电层302c，包括开口303a、开口303b、开口303c的绝缘层304，以及绝缘层305。导电层310被形成在绝缘层304下方，且开口303a和开口303b被形成在绝缘层304中，并延伸到导电层310。导电层310通过开口303a和开口303b分别被电连接到导电层302a和导电层302c。
导电层302a和导电层302b被提供在信号布线层301的右边和左边处。即使在信号布线层301被分支成二个方向之后，导电层302a、导电层302b、以及导电层302c也被提供在右边和左边处，这具有改善电磁屏蔽性质和降低交叉串扰的作用。
如图7A的俯视图所示，布线层具有这样一种图形，其中，作为弯曲成L形的各边沿中直角三角形的角落被清除，致使三角形的一边为10微米或更短，或等于或大于布线层宽度的五分之一并等于或小于布线层宽度的一半，边沿从而被倒角。亦即，当从上方看时，边沿处的布线层周围成弧形。具体地说，为了形成圆的边沿周围，部分布线层被清除，这对应于具有二个形成边沿的彼此垂直的第一直线和与二个第一直线形成大约45度角的第二直线的等边直角三角形。当清除此三角形时，二个钝角被形成在布线层中。此时，优选借助于适当调整腐蚀条件和/或掩模设计来腐蚀布线层，以便在二个钝角部分内形成与第一直线和第二直线相接触的曲线。注意，彼此相等的等边直角三角形的二个边的长度，等于或大于布线层宽度的五分之一并等于或小于布线层宽度的一半。此外，边沿的内周边也根据边沿的周边被做成弧形。
当布线层和导电层被这样安置成角落和其中布线宽度改变的部分被弯曲时，在采用等离子体的干法腐蚀中，能够抑制反常放电造成的颗粒产生。此外，即使当容易在凹陷部分处聚集的细小颗粒产生时，也能够清洗细小的颗粒，从而能够期望显著地提高成品率。亦即，能够解决制造步骤中的尘埃和细小颗粒的问题。而且，引线的圆角使得能够导电。此外，能够有效地清洗多个平行布线中的尘埃。
根据本发明，各导电层被提供成环绕信号布线层，从而能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与各信号引线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
[实施方案2]
在本实施方案中，参照附图来描述包括薄膜晶体管和天线的本发明的半导体器件的制造方法。本实施方案所示的半导体器件能够无接触地读写数据。数据传输系统被粗略地分成3类：电磁耦合系统，其中，利用彼此相反安置的一对线圈，用相互感应来进行数据通信；电磁感应系统，其中利用感应电场来进行数据通信；以及电波系统，其中利用电波来进行数据通信。本发明可以采用这些系统中的任何一种。
用溅射、PVD(物理气相淀积)、诸如低压CVD(LPCVD)和等离子体CVD之类的CVD(化学气相淀积)，绝缘层81a和绝缘层81b被层叠在衬底80上作为基底膜。用氧氮化硅膜(SiNO)和氮氧化硅膜(SiON)来形成绝缘层81a和绝缘层81b，以便分别具有10-200nm(优选为50-100nm)和50-200nm(优选为100-150nm)的厚度。可以用涂敷、印刷之类的方法来形成这些绝缘层。在本实施方案中，用等离子体CVD来形成绝缘层81a和绝缘层81b。
绝缘层402a和绝缘层402b可以具有单层结构或叠层结构，并可以由氧化硅、氮化硅、氮氧化硅、氧氮化硅之类来形成。注意，在本说明书中，氮氧化硅意味着一种其中氧的组分比大于氮的组分比的物质，也可以被称为包含氮的氧化硅。同时，氧氮化硅意味着一种其中氮的组分比大于氧的组分比的物质，也可以被称为包含氧的氮化硅。在本实施方案中，用SiH4、NH3、N2O、N2、以及H2作为反应气体，厚度为50nm的氧氮化硅膜被形成在衬底上，并用SiH4和N2O作为反应气体，来形成厚度为100nm的氮氧化硅膜。或者，可以层叠厚度为140nm的氧氮化硅膜和厚度为100nm的氮氧化硅膜。
随后，半导体膜被形成在绝缘层上。可以用已知的方法(溅射、LPCVD、等离子体CVD等)来形成厚度为25-200nm(优选为30-150nm)的半导体膜。在本实施方案中，优选由用非晶半导体膜的激光晶化所得到的结晶半导体膜来形成此半导体膜。
可以由非晶半导体(以下也称为AS)、多晶半导体、或半非晶(也称为微晶)半导体(以下也称为SAS)来形成此半导体膜，此非晶半导体是用气相淀积或溅射方法，采用典型为硅烷的半导体材料气体和锗形成的，多晶半导体是借助于用光能或热能使非晶半导体结晶而得到。
SAS是一种具有非晶结构与结晶(包括单晶和多晶)结构之间的中间结构的半导体。此半导体具有自由能稳定的第三态，且包括具有短程有序和晶格畸变的结晶区。至少在部分SAS膜中能够观察到0.5-20nm的结晶区，且若主要包含硅，则拉曼谱向低于520cm-1的波数偏移。SAS具有峰值在(111)和(220)处的X射线衍射图形，被认为是由硅晶格造成的。而且，为了终止悬挂键，SAS混合有至少1％原子百分比的氢或卤素。用含硅气体的辉光放电分解(等离子体CVD)来得到SAS。不仅SiH4可以被用作此含硅气体，而且Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4之类也可以被用作此含硅气体。此外，F2或GeF4可以被混合到此气体中。可以用H2或者H2和选自He、Ar、Kr、Ne的一种或多种稀有气体来稀释此含硅气体。稀释比为2-1000，压力约为0.1-133Pa，且电源频率为1-120MHz，优选为13-60MHz。衬底优选在300℃或以下的温度下被加热，并能够在100-200℃的温度下被形成。在淀积过程中被主要加入的杂质元素中，希望诸如氧、氮、碳之类的大气杂质元素具有每立方厘米1×1020原子或以下的浓度。确切地说，氧浓度优选为每立方厘米5×1019原子或以下，更优选为每立方厘米1×1019原子或以下。当诸如氦、氩、氪、氖之类的稀有气体元素被混合到SAS中时，晶格畸变被进一步增大，稳定性因而被提高，导致高质量的SAS。或者，由氟基气体形成的SAS层和由氢基气体形成的SAS层可以被层叠作为此半导体膜。
非晶半导体以氢化非晶硅为典型，而结晶半导体以多晶硅为典型。多晶硅包括主要采用在800℃或以上的工艺温度下形成的多晶硅的所谓高温多晶硅、主要采用在600℃或以下的工艺温度下形成的多晶硅的所谓低温多晶硅、在加入用来促进晶化的元素之后用晶化得到的多晶硅等。不言自明，半非晶半导体和部分包括结晶相的半导体也可以如上所述被采用。
或者，可以用印刷、喷雾、甩涂、液滴释放等方法，用有机半导体材料来形成此半导体膜。在此情况下，不需要上述腐蚀步骤，导致步骤数目的减少。低分子材料或高分子材料以及有机颜料或导电高分子材料，可以被用作有机半导体。希望由具有包括共轭双键的骨架的π电子共轭的高分子材料，来形成用于本发明的有机半导体材料。典型地说，可以采用诸如聚噻吩、聚芴、聚(3-烷基噻吩)、聚噻吩衍生物、以及并五苯之类的可溶性高分子材料。
能够借助于对淀积的可溶性前体进行加工而形成半导体层的材料，可以被用作其它的有机半导体材料。通过前体得到的有机半导体材料，包括聚噻吩基乙烯、聚(2，5-噻吩基乙烯)、聚乙炔、聚乙炔衍生物、聚亚烯丙基乙烯(polyallylenevinylene)等。
不仅借助于执行热处理，而且还借助于加入诸如氯化氢气体之类的反应催化剂，前体被转换成有机半导体。用来溶解这些可溶性有机半导体的溶剂以甲苯、二甲苯、氯苯、二氯苯、苯甲醚、三氯甲烷、二氯甲烷、γ-丁基丙酮、丁基乙二醇乙醚、环己烷、NMP(N-甲基-2-吡咯烷酮)、环己酮、2-丁酮、二恶烷、二甲基甲酰胺(DMF)、以及四氢呋喃(THF)为典型。
当结晶半导体膜被形成作为半导体膜时，可以用已知的方法(激光晶化、热晶化、使用诸如镍之类的促进晶化的元素的热晶化等)来形成结晶半导体膜。或者，可以用激光将作为SAS的微晶半导体辐照成结晶，从而提高结晶性。若不加入促进晶化的元素，则在被激光束辐照之前，在氮气氛中，于500℃下对非晶半导体膜加热1小时，致使包括在非晶半导体膜中的氢可以被释放，以便将氢浓度降低到每立方厘米1×1020原子或以下。由于当包含太多氢的膜被激光辐照时，非晶半导体膜受到损伤，故执行此步骤。可以用炉子、激光辐照、灯光辐照(以下称为灯退火)之类，来执行晶化的热处理。也可以用诸如GRTA(气体快速热退火)和LRTA(灯快速热退火)之类的RTA来执行热处理。GRTA是采用高温气体的热处理，而LRTA是采用灯光的热处理。
可以用任何方法将金属元素加入到非晶半导体膜，只要金属元素能够存在于非晶半导体膜的表面上或内部即可，因而有可能使用例如溅射、CVD、等离子体处理(包括等离子体CVD)、吸附、或用来涂敷金属盐溶液的方法。在这些方法中，采用溶液的方法简单，且能够容易地调整金属元素的浓度。而且，此时为了改善非晶半导体膜表面的浸润性从而将水溶液扩展在非晶半导体膜的整个表面上，利用氧气氛下的紫外线辐照、热氧化、使用臭氧水或包括羟基原子团的过氧化氢的处理等，氧化物膜被可取地形成。
为了得到晶粒尺寸大的晶体，可以采用连续波固体激光器，以便使用基波的二次到四次谐波。典型地说，希望采用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。具体地说，从连续波YVO4激光器发射的激光束被非线性光学元件转换成谐波，从而得到几瓦或以上的输出。然后，利用光学系统，激光束在辐照表面处被优选形成为矩形形状或椭圆形形状，以便辐照半导体膜。此时要求大约每平方厘米0.001-100MW(优选为每平方厘米0.1-10MW)的能量密度。然后，优选以大约0.5-2000cm/sec(优选为10-200cm/sec)扫描速率激光束来辐照半导体膜。
激光束优选具有直线形状，以便改善产率。此外，激光优选以相对于半导体膜的入射角θ(0＜θ＜90度)辐照。结果就能够防止激光干扰。
借助于使这种激光和半导体膜相对地扫描，能够进行激光辐照。在激光辐照中，可以形成记号，以便改善激光束的对准精度并控制激光辐照的起点和终点。此记号可以与非晶半导体膜同时被形成在表面上。
连续波或脉冲气体激光器、固体激光器、铜蒸汽激光器、金蒸汽激光器等，可以被用作此激光器。准分子激光器、Ar激光器、Kr激光器、He-Cd激光器等，可以被用作气体激光器。YAG激光器、YVO4激光器、YLF激光器、YAIO3激光器、Y2O3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器等，可以被用作固体激光器。
或者，可以用重复频率为0.5MHz或以上的脉冲激光束来执行激光晶化，此重复速频率比通常所用激光束的几十到几百Hz的重复频率高得多。也就是说在用脉冲激光束对半导体膜进行辐照之后，需要几十到几百毫微秒来完成半导体膜的固化。因此，当采用0.5MHz或以上的重复频率时，被激光束熔化的半导体膜在被固化之前，可以被下一个脉冲激光束辐照。于是，能够在半导体膜中连续地移动固相与液相的界面，从而能够得到沿扫描方向具有连续生长的晶粒的半导体膜。具体地说，有可能形成沿扫描方向各具有10-30微米宽度和沿垂直于扫描方向各具有大约1-5微米的宽度的晶粒的聚集。借助于形成这种沿扫描方向延伸的单晶晶粒，能够形成至少沿薄膜晶体管的沟道方向具有很少晶粒边界的半导体膜。
可以在诸如稀有气体和氮之类的惰性气体气氛中来执行激光辐照。据此，能够抑制激光辐照所造成的半导体表面粗糙度。这减小了界面态密度变化所引起的阈值电压的变化。
借助于组合热处理和激光辐照，可以执行非晶半导体膜的晶化，或可以执行一次以上的热处理或激光辐照。
在本实施方案中，非晶半导体膜被形成在绝缘层81b上，并被晶化，以便得到结晶半导体膜。此非晶半导体膜由用SiH4和H2的反应气体所形成的非晶硅组成。在本实施方案中，绝缘层81a、绝缘层81b、以及非晶半导体膜，在保持330℃的温度并改变反应气体的情况下，在同一个工作室中于真空下被连续地形成。
在清除形成在非晶半导体膜上的氧化物膜之后，用氧气氛中的紫外线辐照、热氧化、臭氧水或包括羟基原子团的过氧化氢处理等，来形成厚度为1-5nm的氧化物膜。在本实施方案中，Ni被用作促进晶化的元素。用甩涂方法来涂敷包含10ppm的乙酸镍的溶液。
在本实施方案中，在750℃的温度下用RTA执行3分钟热处理之后，半导体膜上的氧化物膜被清除，并被激光束辐照。非晶半导体膜被上述晶化处理过程晶化，从而形成半导体膜。
在使用金属元素的晶化之后，此金属元素在吸杂步骤中被减少或清除。在本实施方案中，金属元素被用作吸杂沉的非晶半导体膜捕获。首先，利用氧气氛中的紫外线辐照、热氧化、臭氧水或包括羟基原子团的过氧化氢处理等，氧化物膜被形成在结晶半导体膜上。氧化物膜的厚度被热处理可取地增大。然后，用等离子体CVD(在本实施方案中，在350W和35Pa的条件下)来形成厚度为50nm的非晶半导体膜。
随后，在744℃的温度下用RTA执行3分钟的热处理，从而减少或清除金属元素。可以在氮气氛下来执行此热处理。然后，非晶半导体膜被用作吸杂沉，并用氢氟酸之类清除非晶半导体膜上的氧化物膜，以便能够得到其中减少或清除了金属元素的结晶半导体膜。在本实施方案中，用TMAH(四甲基氨氢氧化物)来清除用作吸杂沉的非晶半导体膜。
这样形成的半导体膜可以被加入少量的杂质元素(硼或磷)，以便控制薄膜晶体管的阈值电压。可以在晶化步骤之前将杂质元素加入到非晶半导体膜。当杂质元素被加入到非晶半导体膜时，可以用稍后为晶化而执行的热处理来激活此杂质元素。此外，能够改善掺杂步骤中产生的缺陷等。
随后，利用掩模来腐蚀此结晶半导体膜。在本实施方案中，在形成于结晶半导体膜上的氧化物膜被清除之后，形成另一氧化物膜。然后形成光掩模，并借助于用光刻方法进行加工而形成半导体层79。
可以用等离子体腐蚀(干法腐蚀)或湿法腐蚀来执行此腐蚀步骤，但等离子体腐蚀适合于加工大尺寸的衬底。氟化气体或诸如CF4、NF3、Cl2、BCl3之类的氯化气体，被用作腐蚀气体，并可以适当地加入诸如He和Ar之类的惰性气体。若用大气压放电来执行腐蚀步骤，则能够局部地执行放电工艺，因而不需要在衬底的整个表面上形成掩模层。
在本发明中，可以用诸如液滴释放方法之类的选择性地形成图形的方法来形成用于形成布线层或电极层的导电层和用于形成预定图形的掩模层等。根据液滴释放方法(依赖于系统也称为喷墨方法)，为特定目的而组成的组分滴珠被选择性地喷射，以便能够形成预定的图形(导电层或绝缘层)。此时，可以对其中形成图形的区域进行处理，以便控制浸润性和粘合性。也有可能采用诸如印刷方法(诸如丝网印刷和胶版印刷之类的形成图形的方法)之类的转移或绘制图形的方法。
用于本实施方案的掩模由诸如环氧树脂、丙烯酸树脂、酚树脂、酚醛树脂、蜜胺树脂、以及尿烷树脂之类的树脂材料组成。或者，掩模可以由诸如苯并环丁烯、聚对二甲苯、氟化亚芳基醚、以及透光的聚酰亚胺之类的有机材料；利用硅氧烷基聚合物等的聚合而得到的化合物材料；包含水溶性均聚物和水溶性共聚物的复合材料等组成。掩模也可以由包含光敏化剂的市售抗蚀剂材料，例如以酚醛树脂和作为光敏化剂的重氮萘醌的化合物为典型的正抗蚀剂以及以碱性树脂、二苯硅烷二醇、生酸剂为典型的负抗蚀剂。若采用液滴释放方法，在采用任何材料的过程中，借助于调节溶剂的浓度或加入表面活化剂，来随意控制其表面张力和粘度。
半导体层上的氧化物层被清除，并形成栅绝缘层83来覆盖半导体层79。利用包含硅的绝缘膜，用等离子体CVD、溅射等，来形成厚度为10-150nm的栅绝缘层。此栅绝缘层可以具有叠层结构或单层结构，并可以由已知的材料，诸如以氮化硅、氧化硅、氮氧化硅、以及氧氮化硅为典型的硅的氧化物材料或氮化物材料来形成。此绝缘层可以具有由氮化硅膜、氧化硅膜、以及氮化硅膜组成的三层结构；氮氧化硅膜的单层结构；或双层结构。而且，薄的氧化硅膜可以被形成在半导体层与栅绝缘层之间，以便具有1-100nm的厚度，优选为1-10nm，更优选为2-5nm。借助于用GRTA、LRTA之类对半导体区的表面进行氧化而形成热氧化物膜，可以得到薄的氧化物膜。为了在低的淀积温度下形成泄漏电流小的致密的绝缘膜，诸如氩之类的稀有气体可以被混合到反应气体中，致使形成的绝缘膜包含稀有气体元素。在苯实施方案中，作为栅绝缘膜83，氮氧化硅膜被形成为具有115nm的厚度。
在衬底上形成作为基底膜的绝缘层、半导体层、栅绝缘层、层间绝缘层等之后，可以用等离子体处理来执行氧化或氮化，以便对衬底、作为基底膜的绝缘层、半导体层、栅绝缘层、以及层间绝缘层的表面进行氧化或氮化。当用等离子体处理对半导体层或绝缘层进行氧化或氮化时，其表面被修正，以便形成密度比用CVD或溅射方法形成的绝缘膜更高的绝缘膜。因此，能够抑制诸如针孔的缺陷，半导体器件从而能够表现出改进了的特性。上述等离子体处理也可以被应用于栅电极层、源电极层、漏电极层、布线层等，使氮化物膜或氧化物膜能够用氮化或氧化来形成。
在本实施方案中，在形成栅绝缘层83之后，如图8A所示执行等离子体处理78，从而对栅绝缘层83进行氧化或氮化。虽然在图8A中未示出，但用等离子体处理在栅绝缘层83上形成了氧化物膜或氮化物膜。若借助于用氧气氛下的等离子体处理对栅绝缘层83进行氧化而由氧化硅(SiOx)或氮氧化硅(SiOxNy)(x＞y)来组成栅绝缘层83，则能够在栅绝缘层83的表面上形成密度更高且诸如针孔之类的缺陷比用CVD或溅射所形成的栅绝缘膜更少的膜。另一方面，当用氮气氛下的等离子体处理对栅绝缘层83进行氮化时，能够在栅绝缘层83的表面上形成氧氮化硅(SiNxOy)(x＞y)膜作为绝缘膜。作为变通，在用氧气氛下的等离子体处理对栅绝缘层83进行氧化之后，可以用氮气氛下的等离子体处理来进行氮化。
若用等离子体处理对膜进行氧化，则在下列气氛中执行等离子体处理：氧气氛(例如包括氧(O2)和稀有气体(至少包含He、Ne、Ar、Kr、Xe之一)的气氛)；包括氧、氢(H2)、以及稀有气体的气氛；或包括一氧化二氮和稀有气体的气氛。另一方面，若用等离子体处理对膜进行氮化，则在下列气氛中执行等离子体处理：氮气氛(例如包括氮(N2)和稀有气体(至少包含He、Ne、Ar、Kr、Xe之一)的气氛)；包括氮、氢、以及稀有气体的气氛；或包括NH3和稀有气体的气氛。例如，Ar可以被用作稀有气体。或者，可以采用Ar和Kr的混合气体。于是，用等离子体处理形成的绝缘膜就包括用于等离子体处理的稀有气体(至少包含He、Ne、Ar、Kr、Xe之一)，且若采用Ar，则Ar被包含在绝缘膜中。
在包含上述气体的气氛中，以每立方厘米1×1011或以上的电子密度和1.5eV或以下的等离子体电子温度，来执行等离子体处理。更具体地说，电子密度为每立方厘米1×1011-1×1013，而等离子体的电子温度为0.5-1.5eV。等离子体的电子密度高，且形成在衬底80上的目标(此处是栅绝缘层83)周围的电子温度低；因此能够防止目标被等离子体损伤。此外，由于等离子体电子密度高达每立方厘米1×1011或以上，故与用CVD和溅射等形成的膜相比，借助于用等离子体处理对目标进行氧化或氮化而形成的氧化物膜或氮化物膜具有改进了的膜厚度均匀性，并能够形成致密的膜。此外，由于等离子体的电子温度低达1.5eV或以下，故能够在低于常规等离子体处理或热氧化方法的温度下来执行氧化或氮化。例如，即使当在比玻璃衬底应变点低至少100℃的温度下执行等离子体处理时，也能够充分地执行氧化或氮化处理。诸如微波(2.45GHz)之类的高频波可以被用作产生等离子体的频率。注意，在本说明书中，除非另有说明，否则都是在上述条件下执行等离子体处理。
借助于在形成栅电极层之前这样执行等离子体处理，即使当栅绝缘层破裂所造成的覆盖缺陷出现在半导体膜端部时，由于覆盖缺陷而暴露的半导体膜也能够被氧化或氮化。因此，能够防止由半导体层端部栅绝缘膜的覆盖缺陷所引起的栅电极层与半导体膜之间的短路等。
随后，厚度为20-100nm的第一导电膜和厚度为100-400nm的第二导电膜被层叠在栅绝缘层83上，以便用作栅电极层。可以用诸如溅射、蒸发、以及CVD之类的已知方法来形成第一导电膜和第二导电膜。可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)的元素；或主要包含这些元素中任何一种的合金或化合物，来形成第一导电膜和第二导电膜。或者，可以由以加有诸如磷之类的杂质元素的多晶硅膜为典型的半导体膜或AgPdCu合金膜，来形成第一导电膜和第二导电膜。此导电膜不局限于双层结构，也可以采用例如三层结构，此三层结构由作为第一导电膜的厚度为50nm的钨膜、作为第二导电膜的厚度为500nm的铝-硅合金(Al-Si)膜、以及作为第三导电膜的厚度为30nm的氮化钛膜按此顺序层叠组成。在三层结构的情况下，氮化钨膜可以被用来代替作为第一导电膜的钨膜，铝-钛合金(Al-Ti)膜可以被用来代替作为第二导电膜的铝-硅合金(Al-Si)膜，且钛膜可以被用来代替作为第三导电膜的氮化钛膜。或者，也可以采用单层结构。在本实施方案中，厚度为30nm的氮化钽(TaN)膜被形成作为第一导电膜，且厚度为370nm的钨(W)膜被形成作为第二导电膜。
用光刻方法来形成抗蚀剂掩模，第一导电膜和第二导电膜被加工成所需形状，从而形成第一栅电极层77a和第二栅电极层77b。利用ICP(感应耦合等离子体)腐蚀方法并适当地控制腐蚀条件(施加到线圈电极层的功率大小、施加到衬底侧上的电极层的功率大小、衬底侧上电极的温度等)，第一栅电极层77a和第二栅电极层77b可以被腐蚀成所希望的锥形。可以根据掩模的形状来改变锥形的角度等。
在本实施方案中，用具有不同透光性的曝光掩模，来形成实施方案4所示的抗蚀剂掩模，从而形成一个掩模，此掩模包括反映被加工导电层的形状的具有不同膜厚度的各个区域。使用具有不均匀性的掩模，使得能够在同一个腐蚀步骤中形成诸如栅电极层77a和栅电极层77b之类的具有不同宽度的层叠的栅电极层以及其中层叠宽度相同的各导电层的布线层。因此，能够在少量步骤中形成具有各种形状的导电层；因此，能够设计具有各自所需功能的各导电层，从而能够简化制作步骤。
诸如Cl2、BCl3、SiCl4、CCl4之类的氯化气体；诸如CF4、SF6、NF3之类的氟化气体；或O2，可以被适当地用作腐蚀气体。在本实施方案中，用包含CF4、Cl2、以及O2的腐蚀气体来腐蚀第二导电膜，然后用包含CF4和Cl2的腐蚀气体来腐蚀第一导电膜。
在用来形成栅电极层的腐蚀步骤中，在某些情况下，栅绝缘层被腐蚀到某种程度，且厚度被减小(所谓厚度减小)。
然后，用光刻方法来形成抗蚀剂掩模，并用离子掺杂或注入方法将赋予N型导电性的杂质元素加入到半导体层79，从而形成N型杂质区76a和N型杂质区76b。赋予N型导电性的杂质元素可以是属于周期表15族的元素，例如可以使用磷(P)或砷(As)。虽然本实施方案示出了其中形成N沟道薄膜晶体管的例子，但借助于替换N型杂质元素而将P型杂质元素加入到半导体层，可以形成P型杂质区。例如，硼(B)被用作赋予P型导电性的杂质元素。本实施方案的N沟道薄膜晶体管具有不同浓度的杂质区，作为LDD(轻掺杂漏)区的N型杂质区76a是低浓度杂质区，而用作源区和漏区的N型杂质区76b是高浓度杂质区。
用下列二种方法中的任何一个来形成LDD区：具有双层或多层结构的栅电极被腐蚀或各向异性腐蚀成在短边处具有锥形形状，且栅电极的下导电层被用作掩模；或侧壁绝缘层被用作掩模。当采用侧壁绝缘层被用作掩模的后一种方法时，能够容易地控制LDD区的宽度，并能够肯定地形成LDD区。可以用等离子体CVD或低压CVD(LPCVD)方法，用包含硅的绝缘膜来形成此侧壁。
可以执行热处理、强光辐照、或激光束辐照，来激活杂质元素。与激活同时，能够恢复对栅绝缘层的等离子体损伤以及对栅绝缘层与半导体层之间界面的等离子体损伤。
随后，包含氢的绝缘层84被形成作为钝化膜(见图8B)。用等离子体CVD或溅射方法形成厚度为100-200nm的包含硅的绝缘膜作为绝缘层84。绝缘层84不局限于氮化硅膜，也可以采用用等离子体CVD方法形成的氧氮化硅(SiNO)膜或者包含硅的其他绝缘膜的单层或叠层。
在氮气氛中，于300-550℃的温度下，执行1-12小时的热处理，从而对半导体层进行氢化。优选在400-500℃的温度下来执行此热处理。这是一个用包含在绝缘层84中的氢来终止半导体层的悬挂键的步骤。可以在形成绝缘层86之后来执行此热处理。在此情况下，可以用等离子体CVD等方法连续地形成绝缘层84和绝缘层86。
绝缘层86被形成为层间绝缘层，以便覆盖栅电极层和栅绝缘层。在本实施方案模式中，厚度为100nm的氮氧化硅膜被形成作为绝缘层84，且厚度为900nm的氮氧化硅膜被形成作为绝缘膜86。或者，可以形成由厚度为30nm的氮氧化硅膜、厚度为140nm的氧氮化硅膜、以及厚度为800nm的氮氧化硅膜组成的三层结构，来覆盖栅电极层和栅绝缘层。绝缘层84和绝缘层86的材料不局限于上述材料，也可以使用用溅射或等离子体CVD形成的氮化硅膜、氧氮化硅膜、氮氧化硅膜、或氧化硅膜。或者，包含硅的其他绝缘膜可以被用作单层结构或者三层或多层的叠层结构。
或者，可以由选自氮化铝(AlN)、氮氧化铝(AlON)、氮含量大于氧含量的氧氮化铝(AlNO)、氧化铝、类金刚石碳(DLC)、包含氮的碳(CN)、聚硅氮烷、以及其他无机绝缘材料的材料，来形成绝缘层84和绝缘层86。也可以使用包括Si-O-Si键的硅氧烷树脂。硅氧烷由硅(Si)与氧(O)的键所形成的骨架组成，其中包括至少包含氢的有机原子团(诸如烷基原子团和芳香族碳氢化合物)作为取代基。或者，氟原子团可以被用作取代基。或者，氟原子团和至少包含氢的有机原子团可以被用作取代基。此外，可以采用诸如聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、以及苯并环丁烯之类的有机绝缘材料。用涂敷方法能够形成高度平坦的涂敷膜。
随后，利用抗蚀剂掩模，在绝缘层84、绝缘层86、以及栅绝缘层83中形成延伸到半导体层的接触孔(开口)。根据材料的选择性，可以执行一次或多次腐蚀。在本实施方案中，在绝缘层86由氮氧化硅膜组成，绝缘层84由氧氮化硅膜组成，且栅绝缘层83具有高选择性的条件下，执行第一腐蚀来清除绝缘层86。然后执行第二腐蚀来清除绝缘层84和栅绝缘层83，从而形成延伸到作为源区或漏区的N型杂质区76b的开口。在本实施方案中，用湿法腐蚀方法来执行第一腐蚀，并用干法腐蚀方法来执行第二腐蚀。湿法腐蚀的腐蚀剂可以是诸如包含氟化氢铵和氟化铵的混合溶液之类的氢氟酸基溶液。以Cl2、BCl3、SiCl4、CCl4为典型的氯化气体；以CF4、SF6、NF3为典型的氟化气体；或O2；可以被适当地用作腐蚀气体。此腐蚀气体可以加有惰性气体。选自He、Ne、Ar、Kr、Xe的一种或多种元素可以被用作加入的惰性元素。
导电膜被形成来覆盖开口，且导电膜被腐蚀，以便形成电连接到部分源区或漏区的源或漏电极层91a以及源或漏电极层91b。在与形成源或漏电极层91a和源或漏电极层91b同一个步骤中，导电层87被形成在绝缘层86上。可以借助于用PVD、CVD、蒸发之类方法淀积导电膜，来形成源或漏电极层，然后将其腐蚀成所希望的形状。或者，可以用液滴释放、印刷、电镀之类方法，将导电层选择性地形成在预定的区域内。此外，可以采用回流方法或镶嵌方法。源或漏电极层由诸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr之类的金属；Ba、Si、Ge；或者它们的合金或氮化物组成。也可以采用这些元素的叠层结构。在本实施方案中，厚度为60nm的钛膜、厚度为40nm的氮化钛膜、厚度为700nm的铝膜、以及厚度为200nm的钛膜，按此顺序被层叠并加工成所希望的形状。
通过上述这些步骤，就完成了连接到用作天线的导电层的N沟道薄膜晶体管85(见图8C)。
薄膜晶体管不局限于本实施方案所示的，可以具有包括二个沟道形成区的双栅结构或包括三个沟道形成区的三栅结构。而且，硅化物层可以被形成在源区和漏区之一中或二者中。可以由镍、钨、钼、钴、铂之类来形成此硅化物层。
本实施方案所示的制造方法不仅能够被应用于此薄膜晶体管，而且可以被应用于顶栅(交错的)薄膜晶体管、底栅(平面或反交错的)薄膜晶体管、以及具有沟道区上方和下方二个栅电极层以栅绝缘膜插入其间的双栅薄膜晶体管、或其它类型的薄膜晶体管。
随后，用作层间绝缘层的绝缘层88被形成。本发明中提供用于整平的层间绝缘层被要求具有高的抗热性、高的绝缘性、以及高的整平率。优选用典型为甩涂的涂敷方法来形成这种绝缘层。
在本实施方案中，硅氧烷树脂被用作绝缘层88的材料。此硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷由硅(Si)与氧(O)的键所形成的骨架组成，其中包括至少包含氢的有机原子团(诸如烷基原子团和芳香族碳氢化合物)作为取代基。或者，氟原子团可以被用作取代基。或者，氟原子团和至少包含氢的有机原子团可以被用作取代基。
可以用浸入、喷涂、刮刀、滚涂机、屏涂机、刮涂机、CVD、蒸发等方法，来形成绝缘层88。也可以用液滴释放方法来形成绝缘层88，且在此情况下，能够节省材料溶液。或者，可以采用诸如印刷方法(诸如丝网印刷和胶版印刷之类的形成图形的方法)之类的转移或绘制图形的方法。可以用甩涂方法，用无机材料来形成绝缘层88，且在此情况下，可以采用氧化硅、氮化硅、或氮氧化硅。
可以由抗热性高和整平率高的硅氧烷树脂之外的其它材料，诸如无机材料(例如氧化硅、氮化硅、氮氧化硅、氧氮化硅、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、或氧化铝)；光敏或非光敏有机材料(有机树脂材料，例如聚酰亚胺、丙烯酸、聚酰胺聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯)；一种或多种低介电常数材料组成的膜；或它们的层叠膜，来组成绝缘层88。
然后形成延伸到栅电极层77b的开口，并在开口中形成连接到栅电极层77b的信号布线层89(见图9A)。信号布线层89是用来将集成电路电连接到天线的导线。用作天线的导电层90被形成在信号布线层89上，致使天线被电连接到集成电路部分(见图9B)。
导电层87具有阻挡从信号布线层89发射的电信号的功能。因此，特别是沿叠层的厚度方向改善了信号布线层89的电磁屏蔽性质，从而能够改善从天线接收的或发射到天线的信号的传播特性。
可以在分离步骤中，将本实施方案中形成的半导体器件从衬底分离，并固定到柔性基底，从而形成柔性半导体器件。此柔性基底相当于由聚丙烯、聚酯、乙烯、聚氟乙烯、聚氯乙烯等组成的膜；纤维材料纸；或基底膜(聚酯、聚酰亚胺、无机气相淀积膜、纸等)和粘合性合成树脂膜(丙烯酸基合成树脂、环氧基合成树脂等)的叠层膜。借助于对物体执行热处理和压力处理，能够得到此膜。在执行热处理和压力处理中，提供在膜最外表面上的粘合层，或提供在最外层上并由于热处理而熔化的层(不是粘合层)，借助于施加压力而被固定。粘合层被被提供在基底上或不提供。此粘合层相当于具有诸如热固化树脂、紫外线固化树脂、环氧树脂、以及树脂添加剂之类的粘合剂的层。
利用分离层和粘合层等来执行分离和固定。在分离步骤中，分离层被形成在衬底80上，且集成电路部分被形成在分离层上。在清除分离层之后，仅仅集成电路部分被分离并固定到诸如膜的另一衬底。可以用干法腐蚀或湿法腐蚀方法来清除分离层。
分离层不一定要被形成在衬底的整个表面上，可以按需要选择性地形成。
利用已知的方法(诸如溅射和等离子体CVD)，用由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)、硅(Si)的元素、或主要包含这种元素的合金材料或化合物材料组成的单层或叠层，来形成此分离层。若分离层包含硅，则可能具有非晶结构、微晶结构、以及多晶结构中的任何一种。
若分离层具有单层结构，则形成例如钨层、钼层、或包含钨和钼的混合物的层。或者，可以形成包含钨的氧化物或氮氧化物的层、包含钼的氧化物或氮氧化物的层、或包含钨和钼的混合物的氧化物或氮氧化物的层。注意，钨和钼的混合物相当于例如钨和钼的合金。钨的氧化物也可以被称为氧化钨。
若分离层具有叠层结构，则形成钨层、钼层、或包含钨和钼的混合物的层作为第一层，并形成包含钨、钼、或钨和钼的混合物的氧化物、氮化物、氮氧化物、或氧氮化物的层作为第二层。
若分离层具有包含钨的层和包含氧化钨的层组成的叠层结构，则可以在包含钨的层上形成一个包含氧化硅的层，使包含氧化钨的层被形成在钨层与氧化硅层之间的界面处。这同样适用于形成包含钨的氮化物、氮氧化物、或氧氮化物的层的情况。在形成包含钨的层之后，氮化硅层、氮氧化硅层、或氧氮化硅层可以被形成在其上。钨的氧化物以WOx为代表，其中x为2-3。x的数值可以是2(WO2)，2.5(W2O5)，2.75(W4O11)，3(WO3)等。在形成钨的氧化物中，x的数值不受特殊的限制，可以根据腐蚀速率等来确定。注意，正是在氧气氛中用溅射方法形成的包含钨的氧化物(WOx，0＜x＜3)的层具有最大的所需腐蚀速率。因此，为了缩短制造时间，包含钨的氧化物的层优选在氧气氛中用溅射方法被形成作为分离层。在这种分离层的情况下，包含卤素氟化物或卤素间化合物的气体或液体可以被用作腐蚀剂。例如，三氟化氯(ClF3)可以被用作包含卤素氟化物的气体。
图10示出了一个例子，其中，信号布线层在与形成源或漏电极层91a和源或漏电极层91b的同一个步骤中被形成。图10所示的半导体器件被形成在衬底100上，并包括绝缘层101a、绝缘层101b、绝缘层103、薄膜晶体管105、绝缘层104、绝缘层106、信号布线层102、信号布线层109、绝缘层108、信号布线层109、导电层107、以及用作天线的导电层110。
在图10中，信号布线层102通过形成在绝缘层108中的开口，被连接到信号布线层109，并被电连接到用作天线的导电层110。在与信号布线层109同一个步骤中，导电层107被形成为重叠信号布线层102，以绝缘层108夹在其间。导电层107具有阻挡从信号布线层102发射的电信号的功能。因此，特别是沿叠层的厚度方向改善了信号布线层102的电磁屏蔽性质，从而能够改善从天线接收的或发射到天线的信号的传播特性。
根据本发明，导电层被提供来环绕信号布线层，因此，能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与信号引线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
[实施方案3]
在本实施方案中，参照附图来描述实施方案2所示具有存储器件的半导体器件的另一例子。
根据本实施方案的半导体器件能够无接触读写数据。数据传输系统被粗略地分成3种类型：电磁耦合系统，其中，利用彼此相反安置的一对线圈，用相互感应来进行数据通信；电磁感应系统，其中利用感应电场来进行数据通信；以及电波系统，其中利用电波来进行数据通信。本发明可以采用这些系统中的任何一种。
参照图11来描述具有存储器件的半导体器件的结构的一个例子。
图11示出了一种具有存储器件的半导体器件。晶体管466a、晶体管467a、以及晶体管467b，被形成在衬底450上，存储元件474被形成在个晶体管上，以绝缘层481和绝缘层482夹在其间，且用作天线的导电层495被形成在连接到晶体管467a和晶体管467b以及布线层480的信号布线层473上。信号布线层473将集成电路部分中的晶体管467a电连接到用作天线的导电层495。
绝缘层461和第二导电层472被层叠在连接到晶体管466的第一导电层464上，从而形成存储元件474。用作保护膜的绝缘层483被形成来覆盖第二导电层472和导电层495，且绝缘层490被形成在绝缘层483上，并用衬底491密封。虽然为各个存储元件形成了绝缘层461作为分离绝缘层的隔板，但若不担心相邻存储元件之间电场沿横向的影响，则可以形成在整个表面上。
在与晶体管467a的源或漏电极层同一个步骤中，导电层485a被形成在绝缘层486上，并在与信号布线层473同一个步骤中，导电层485b和导电层485c被形成，以便环绕信号布线层473。导电层485a、导电层485b、以及导电层485c具有阻挡从信号布线层473发射的电信号的功能。因此，特别是沿叠层的厚度方向改善了信号布线层473的电磁屏蔽性质，从而能够改善从天线接收的或发射到天线的信号的传播特性。
绝缘层(也称为隔板或堤坝)484被形成为在部分第一导电层464和信号布线层473上具有开口。绝缘层484可以由诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝、以及氮氧化铝之类的绝缘无机材料；丙烯酸、甲基丙烯酸、及其衍生物；诸如聚酰亚胺、芳香族聚酰胺、以及聚苯并咪唑之类的抗热聚合物；无机硅氧烷；或有机硅氧烷基绝缘材料组成。绝缘层484还可以由诸如包括聚乙烯醇和聚乙烯丁缩醛等的乙烯树脂、环氧树脂、酚树脂、酚醛树脂、丙烯酸树脂、蜜胺树脂、以及尿烷树脂之类的树脂材料组成。或者，绝缘层484可以由诸如苯并环丁烯、聚对二甲苯基、氟化亚芳基醚、以及聚酰亚胺之类的有机材料；利用硅氧烷基聚合物等的聚合而得到的化合物材料；包含水溶性均聚物和水溶性共聚物的复合材料等组成。诸如等离子体CVD和热CVD的气相淀积或溅射，可以被用作绝缘层484的制造方法。或者，可以用液滴释放或印刷方法(诸如丝网印刷和胶版印刷之类的用来形成图形的方法)来形成绝缘层484。也可以采用用涂敷方法得到的SOG膜等。
在借助于用液滴释放方法喷射组分而形成绝缘层等之后，可以借助于加压而对其表面进行整平，以提高平坦性。作为一种加压方法，借助于在表面上移动滚筒状物体，可以平滑和降低表面上的不规则性，或可以用平板状物体对表面垂直加压。在加压时，可以执行加热步骤。或者，可以在用溶剂等软化或熔化表面之后，用气刀消除表面上的不规则性。而且，也可以用CMP来抛光表面。当液滴释放方法引起不规则性时，可以用此步骤来整平表面。
绝缘层461由有机绝缘体、其导电性由电效应或光效应改变的有机化合物、无机绝缘体、或包括有机化合物和无机化合物的混合物的层组成。可以用单层或叠层来提供绝缘层461。此外有机化合物和无机化合物的混合层以及包括其导电性由电效应或光效应改变的其它有机化合物的层，可以被层叠。
氧化硅、氮化硅、氮氧化硅、氧氮化硅等为典型的有机树脂，可以被用作能够形成绝缘层461的无机绝缘体。
以聚酰亚胺、丙烯酸、聚酰胺、苯并环丁烯、环氧树脂等为典型的有机树脂，可以被用作能够形成绝缘层461的有机绝缘体。
具有高的空穴输运性质的有机化合物材料或具有高的电子输运性质的有机化合物材料，可以被用作能够形成其导电性由电效应或光效应改变的绝缘层461的有机化合物。
具有高的空穴输运性质的有机化合物材料包括：芳香胺基化合物(亦即在苯环与氮之间具有键的化合物)，诸如4，4’-双[N-(1-萘酰)-N-苯-氨基]-联苯(缩写为α-NPD)、4，4’-双[N-(3-甲基苯)-N-苯-氨基]-联苯(缩写为TPD)、4，4’，4”-三(N，N-二苯氨基)-三苯胺(缩写为TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯-氨基]-三苯胺(缩写为MTDATA)、以及4，4’-双(N-(4-(N，N-二-m-对甲氨基)苯)-N-苯氨基)-联苯(缩写为DNTPD)；酞菁(缩写为H2Pc)；以及诸如酞菁铜(缩写为CuPc)和氧钒基酞菁(VOPc)之类的酞菁化合物。上述物质主要是空穴迁移率为10-6cm2/Vs或以上的物质。但上述物质之外的物质也可以被使用，只要其空穴输运性质高于电子输运性质即可。
当提供有机化合物和无机化合物的混合层时，优选组合高空穴输运性质的有机化合物材料和能够容易地接收电子的无机化合物材料。当采用这种结构时，在原来包括很少载流子的有机化合物中产生许多空穴载流子，从而能够得到非常有利的空穴注入和空穴输运性质。结果，有机化合物层就能够具有良好的导电性。
属于周期表4-12族的过渡金属的金属氧化物、金属氮化物、或金属氮氧化物，可以被用作能够容易地接收电子的无机化合物材料。具体地说，可以使用氧化钛(TiOx)、氧化锆(ZrOx)、氧化钒(VOx)、氧化钼(MoOx)、氧化钨(WOx)、氧化钽(TaOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钴(CoOx)、氧化铼(ReOx)、氧化钌(RuOx)、氧化锌(ZnOx)、氧化镍(NiOx)、氧化铜(CuOx)等。虽然此处作为特例示出了这些氧化物，但不言自明，也可以使用氮化物和氮氧化物。
具有高电子输运性质的有机化合物材料包括：由具有喹啉骨架或苯并喹啉骨架的金属络合物组成的材料，诸如三(8-羟基喹啉)铝(缩写为Alq3)、三(4-甲基-8-羟基喹啉)铝(缩写为Almq3)、双(10-羟基苯并[h]-喹啉)铍(缩写为BeBq2)、以及双(2-甲基-8-羟基喹啉)-4-苯基酚化醛-铝(缩写为BAlq)等。此外，也可以使用具有恶唑配体或噻唑配体的金属络合物，诸如双[2-(2-羟苯基)-苯并恶唑]锌(缩写为Zn(BOX)2)以及双[2-(2-羟苯基)-苯并噻唑]锌(缩写为Zn(BTZ)2)。而且，除了金属络合物之外，还可以使用2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-恶二唑(缩写为PBD)；1，3-双[5-(对叔丁基苯基)-1，3，4-恶二唑-2-类]苯(缩写为OXD-7)；3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基类)-1，2，4-三唑(缩写为TAZ)；3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基类)-1，2，4-三唑(缩写为p-EtTAZ)；血管菲(缩写为BPhen)；血管亚铜试剂(缩写为BCP)等。上述物质主要是电子迁移率为10-6cm2/Vs或以上的物质。但上述物质之外的物质也可以被使用，只要其电子输运性质高于空穴输运性质即可。
当提供有机化合物和无机化合物的混合层时，优选组合高电子输运性质的有机化合物材料和能够容易地施舍电子的无机化合物材料。当采用这种结构时，在原来包括很少载流子的有机化合物中产生许多电子载流子，从而能够得到非常有利的电子注入和电子输运性质。结果，有机化合物层就能够具有良好的导电性。
作为能够容易地施舍电子的无机化合物材料，可以采用碱金属氧化物、碱土金属氧化物、稀土金属氧化物、碱金属氮化物、碱土金属氮化物、或稀土金属氮化物。具体地说，可以使用氧化锂(LiOx)、氧化锶(SrOx)、氧化钡(BaOx)、氧化饵(ErOx)、氧化钠(NaOx)、氮化锂(LiNx)、氮化镁(MgNx)、氮化钙(CaNx)、氮化钇(YNx)、氮化镧(LaNx)等。
或者，此无机化合物材料可以是任何一种能够容易地从有机化合物接收电子或容易地将电子施舍给有机化合物的无机化合物材料。除了氧化铝(AlOx)之外，可以使用氧化镓(GaOx)、氧化硅(SiOx)、氧化锗(GeOx)、氧化铟锡(ITO)等，各种金属氧化物、金属氮化物、或金属氮氧化物。
当绝缘层461由选自金属氧化物或金属氮化物的化合物以及具有高空穴输运性质的化合物组成时，可以加入具有大位阻现象(具有不同于平面结构的空间扩展)的化合物。5，6，11，12-四苯基丁省(缩写为红荧烯)被优选用作具有大位阻现象的化合物。或者，也可以使用六苯基苯、t-二萘嵌丁苯、9，10-二苯基蒽、香豆素545T等。此外，也可以使用树枝状高分子(dendrimer)等。
而且，在由高电子输运性质的有机化合物材料组成的层与高空穴输运性质的有机化合物材料组成的层之间，可以提供发光物质，诸如4-双氰亚甲基-2-甲基-6-[2-(1，1，7，7-四甲基久洛尼定-9-基)乙基]-4H-吡喃(缩写为DCJT)、4-双氰亚甲基-2-t-丁基-6-[2-(1，1，7，7-四甲基久洛尼定-9-基)乙基]-4H-吡喃、萘环-坯-噻吩、2，5-双氰-1，4-二[(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-基)乙基]苯、N，N’-二甲基喹吖啶(缩写为DMQd)、香豆素6、香豆素545T、三(8-羟基喹啉)铝(缩写为Alq3)、9，9’-双蒽基、9，10-二苯基蒽(缩写为DPA)、9，10-双(2-萘基)蒽(缩写为DNA)、以及2，5，8，11-四-t-二萘嵌丁苯(缩写为TBP)。
绝缘层461可以由其电阻由光效应改变的材料组成。例如，可以采用掺有借助于吸收光而产生酸的化合物(光生酸剂)的共轭聚合物。可以采用聚乙炔基、聚(亚苯基亚乙烯基)、聚噻吩、聚苯胺、聚(亚苯基亚乙炔)等作为共轭聚合物。可以采用芳基锍盐、芳基盐、硝基苯甲基磺酸盐、芳基磺酸p-硝基苯脂、磺酰基苯乙酮、Fe-丙二烯络合物PF6盐等作为光生酸剂。
可以用蒸发、电子束蒸发、溅射、CVD等来形成绝缘层461。此外，借助于同时淀积各个材料，可以形成包括有机化合物和无机化合物的混合层，并可以借助于组合同一种方法或不同种类的方法，例如利用电阻加热蒸发的协同蒸发、利用电子束蒸发的协同蒸发、利用电阻加热蒸发和电子束蒸发的协同蒸发、利用电阻加热蒸发和溅射的淀积、以及利用电子束蒸发和溅射的淀积，来形成。
绝缘层461被形成为具有的厚度使存储元件的导电性由电效应或光效应改变。
可以用相同于第一导电层464的材料来形成第二导电层472和布线层480。此外，可以在同一个步骤中形成第二导电层472和布线层480。在本实施方案中，用电效应或光效应将数据写到存储元件。当用光效应执行数据写入时，第一导电层464和第二导电层472之一或二者被提供来透光。用透明导电材料来形成透光的导电层，或当不使用透光导电材料时，导电层被形成为具有透光的厚度。氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、掺镓的氧化锌(GZO)、或其它透光的导电氧化物材料，可以被用作透明导电材料。或者，ITO、包含氧化硅的氧化铟锡(以下称为ITSO)、或包含氧化硅的氧化铟，可以进一步混合有2-20％的氧化锌(ZnO)。
高导电元素、化合物等被用作第一导电层464和第二导电层472的材料。在本实施方案中，绝缘层461由其晶体状态、导电性、以及形状由电效应或光效应改变的物质组成。具有上述结构的存储元件的导电性在施加电压之前和之后被改变；因此，存储元件能够储存对应于“初始状态”和“导电性改变之后的状态”的二个数值。
绝缘层483可以由诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝、氮氧化铝之类的无机绝缘材料；丙烯酸、甲基丙烯酸、及其衍生物；诸如聚酰亚胺、芳香族聚酰胺、以及聚苯并咪唑之类的抗热性聚合物；包含硅、氧、以及氢的化合物中的包括Si-O-Si键的无机硅氧烷；或其中键合到硅的氢被诸如甲基和苯基之类的有机原子团取代的有机硅氧烷组成。或者，可以采用诸如包括聚乙烯醇和聚乙烯丁缩醛等的乙烯树脂、环氧树脂、酚树脂、酚醛树脂、丙烯酸树脂、蜜胺树脂、以及尿烷树脂之类的树脂材料。而且，绝缘层483还可以由诸如苯并环丁烯、聚对二甲苯基、氟化亚芳基醚、以及聚酰亚胺之类的有机材料；利用诸如硅氧烷聚合物的聚合而得到的化合物材料；包含水溶性均聚物和水溶性共聚物的复合材料等组成。诸如等离子体CVD和热CVD或溅射，可以被用作绝缘层483的制造方法。或者，可以用液滴释放或印刷方法(诸如丝网印刷和胶版印刷之类的用来形成图形的方法)来形成绝缘层483。也可以采用用涂敷方法得到的SOG膜等。还可以采用碳膜或DLC膜。由于DLC膜能够在室温到100℃的温度下被淀积，故即使当绝缘层461具有低的抗热性时，也能够容易地在绝缘层461上形成。可以用等离子体CVD(典型为RF等离子体CVD、微波CVD、电子回旋共振(ECR)CVD、热灯丝CVD等)、燃烧火焰、溅射、离子束蒸发、激光蒸发等，来形成DLC膜。氢气和碳氢化合物基气体(例如CH4、C2H2、C6H6等)被用作淀积的反应气体。这些气体被辉光放电离化，并在被加速之后，得到的离子与施加有负的自偏压的阴极碰撞，从而淀积薄膜。而且，可以用C2H4气体和N2气体作为反应气体来形成CN膜。DLC膜具有阻挡氧的有利作用。
用作天线的导电层495可以由选自金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、钛(Ti)的元素、或包含这些元素中的一些的合金材料等组成。可以用蒸发、溅射、CVD、诸如丝网印刷和胶版印刷之类的印刷方法、液滴释放方法等，来形成用作天线的导电层495。
在本实施方案所述的上述结构中，整流元件可以被提供在第一导电层464与绝缘层461之间。此整流元件指的是栅电极和漏电极被彼此连接的晶体管或二极管。当整流元件被提供时，电流仅仅沿一个方向流动，从而减少了失误并改善了读出裕度。注意，此整流元件可以被提供在绝缘层461与第二导电层472之间。
存储器件可以是无源矩阵型或有源矩阵型。在无源矩阵存储器件中，多个存储元件被连接到同一个晶体管。同时，在有源矩阵存储器件中，各存储元件被连接到一个晶体管。
虽然本实施方案示出了存储元件474或用作天线的导电层495被提供在具有晶体管467a和晶体管467b的元件形成层上，但本发明不局限于这种结构，存储元件474或用作天线的导电层495也可以被提供在作为元件形成层的同一个层中或下方。集成电路由元件形成层构成。
如本实施方案所示，用作天线的导电层可以被直接形成在集成电路部分内，或可以用粘合性树脂将配备有用作天线的导电层的衬底固定到配备有集成电路部分的衬底。在此情况下，集成电路部分可以通过包含在树脂中的导电微粒被电连接到导电层。或者，可以利用诸如银胶、铜胶、以及碳胶之类的导电粘合剂，或用焊接连接方法，将配备有用作天线的导电层的衬底固定到配备有集成电路部分的衬底。
以这种方式，能够完成配备有存储器件和天线的半导体器件。而且，在本实施方案中，可以借助于在衬底上形成晶体管，或借助于在诸如硅衬底的半导体衬底上形成场效应晶体管，来提供元件形成层。注意，此元件形成层可以被形成在SOI衬底上。在此情况下，可以用固定晶片的方法，或用所谓SIMOX方法，来形成SOI衬底，在SIMOX方法中，借助于将氧离子注入到衬底中而在硅衬底中形成绝缘层。此外，可以提供连接到晶体管的传感器。
可以用蒸发、溅射、CVD、印刷、液滴释放等方法，来制作集成电路部分。不同的方法可以被用来制作各个元件。例如，借助于在衬底上形成由硅等组成的半导体层，并用热处理方法晶化此半导体层，然后可以用印刷或液滴释放方法在元件形成层上形成用作开关元件的晶体管作为有机晶体管，可以提供要求高速工作的晶体管。
传感器可以被提供成连接到晶体管。用物理方法或化学方法来探测诸如温度、湿度、亮度、气体、重力、压力、声音(振动)、以及加速度的元件，可以被列为传感器。典型地用诸如电阻器、电容耦合元件、电感耦合元件、光伏元件、光电转换器、热电动势元件、晶体管、热敏电阻、以及二极管之类的半导体元件来形成此传感器。
本实施方案可以组合上述各实施方案模式和各实施方案中的任何一个来实施。本实施方案所示的衬底450和衬底491用柔性衬底来形成，且当各元件被固定到柔性衬底上时，能够得到柔性半导体器件。柔性衬底相当于由聚丙烯、聚酯、乙烯、聚氟乙烯、聚氯乙烯之类组成的膜；纤维材料纸；或基底膜(聚酯、聚酰亚胺、无机气相淀积膜、纸等)和粘合性合成树脂膜(丙烯酸基合成树脂、环氧基合成树脂等)的叠层膜。借助于对物体执行热处理和压力处理，可以得到此膜。在执行热处理和压力处理中，提供在膜最外表面上的粘合层，或提供在最外层上并由于热处理而熔化的层(不是粘合层)，借助于施加压力而被固定。粘合层可以被提供在衬底上或不提供在衬底上。此粘合层相当于具有诸如热固化树脂、紫外线固化树脂、环氧树脂、以及树脂添加剂之类的粘合剂的层。
根据本发明，导电层被提供来环绕信号布线层；因此，能够改善从天线接收的或发射到天线的信号的传播特性。而且，优异的电磁屏蔽性质能够防止集成电路与信号引线发生干扰。因此，能够提供具有高性能和高可靠性的半导体器件。
[实施方案4]
本实施方案所述的是能够用来制造本发明半导体器件的一种加工方法。
在本实施方案中，利用曝光掩模，抗蚀剂被加工成所希望的形状，以便得到用来形成用于半导体器件的集成电路的薄膜晶体管、电容器、布线等的抗蚀剂图形。
参照图16A-16D来描述配备有由半透明膜组成的衍射光栅图形或辅助图形并具有降低光强的功能的用于本实施方案的曝光掩模。
图16A是部分曝光掩模的放大俯视图。图16B示出了对应于图16A的部分曝光掩模的剖面图。图16B示出了曝光掩模以及其整个表面上用涂敷方法形成抗蚀剂的相应的衬底。
图16A-16D相当于图15A-15C。图16A-16D中制造的抗蚀剂图形519被用于制造图15A-15C中的双栅TFT510。
在图16A中，曝光掩模包括由诸如Cr之类的金属膜组成的遮光部分601a和601b以及作为辅助图形的半透明膜602。遮光部分601a的宽度被表示为t1，遮光部分601b的宽度被表示为t2，而半透明膜602的宽度被表示为S1。遮光部分601a与遮光部分601b之间的距离也可以被表示为S1。
在图16B所示的曝光掩模中，由MoSiN组成的半透明膜602被形成在透光基底600上，且由诸如Cr之类的金属膜组成的遮光部分601a和601b被层叠在半透明膜602上。半透明膜602也可以由MoSi、MoSiO、MoSiON、CrSi等组成。
当利用图16A和16B所示的曝光掩模将抗蚀剂膜暴露于光时，就形成未被曝光的区域603a和被曝光的区域603b。在曝光过程中，光在遮光部分周围和通过半透明膜被透射，致使形成图16B所示的曝光区域603b。
然后，当进行显影时，曝光区域603a被清除，从而能够得到图15A所示的抗蚀剂图形519。
作为曝光掩模的另一例子，图16C示出了一种曝光掩模的俯视图，其中，具有多个窄缝的衍射光栅图形612被提供在遮光部分601a与遮光部分601b之间。使用图16C所示的曝光掩模也使得能够得到图15A所示的抗蚀剂图形519。
作为曝光掩模的另一例子，图16D示出了一种曝光掩模的俯视图，其中，曝光限或小于曝光限的距离被提供在遮光部分601a与遮光部分601b之间。例如，当用t1为6微米，t2为6微米，S1为1微米的曝光掩模在最佳曝光条件下进行曝光时，根据实施方案模式1所述的制造工艺，能够制造二个沟道形成区之间的距离小于2微米的具有双栅结构的TFT。使用图16D所示的曝光掩模也使得能够得到图15A所示的抗蚀剂图形519。
当根据图16A-16D所示的方法这样加工抗蚀剂膜时，能够选择性地进行精密加工而不增加步骤的数目，从而能够得到各种抗蚀剂图形。图15A-15C示出了用这种抗蚀剂图形来形成双栅TFT510、单栅TFT520、电容器530、以及布线540的各个例子。
在图15A中，绝缘层508被形成在衬底500上，且半导体层501、半导体层502、以及半导体层503被形成在绝缘层508上。栅绝缘层504、第一导电层505、以及第二导电层506被形成来覆盖半导体层501、半导体层502、以及半导体层503，在绝缘层504、第一导电层505、以及第二导电层506上用图16A-16D所示方法形成各具有不同形状的抗蚀剂图形519、抗蚀剂图形529、抗蚀剂图形539、以及抗蚀剂图形549。
抗蚀剂图形519具有包括二个凸出部分的形状，抗蚀剂图形529具有带稍许台阶形侧面部分的形状，抗蚀剂图形539具有包括偏中心排列的凸出部分的形状，而抗蚀剂图形549具有不带台阶形且既不包括凹陷部分也不包括凸出部分的形状。
利用抗蚀剂图形519、抗蚀剂图形529、抗蚀剂图形539、以及抗蚀剂图形549，进行腐蚀工艺，从而形成第一栅电极层511、第二栅电极层512a、第二栅电极层512b、第一栅电极层521、第二栅电极层522、第一栅电极层531、第二栅电极层532、第一布线层541、以及第二布线层542。以第二栅电极层512a、第二栅电极层512b、第二栅电极层522、以及第二栅电极层532作为掩模，具有一种导电类型的杂质元素被加入到半导体层501、第二半导体层502、以及半导体层503，从而形成低浓度杂质区514a、低浓度杂质区514b、低浓度杂质区514c、低浓度杂质区524a、低浓度杂质区524b、低浓度杂质区534a、以及低浓度杂质区534b(见图15B)。
而且，以第一栅电极层511、第二栅电极层512a、第二栅电极层512b、第一栅电极层521、第二栅电极层522、第一栅电极层531、以及第二栅电极层532作为掩模，具有一种导电类型的杂质元素被加入到半导体层501、第二半导体层502、以及半导体层503，从而形成高浓度杂质区515a、高浓度杂质区515b、低浓度杂质区516a、低浓度杂质区516b、高浓度杂质区525a、高浓度杂质区525b、低浓度杂质区526a、低浓度杂质区526b、高浓度杂质区535a、高浓度杂质区535b、低浓度杂质区536a、以及低浓度杂质区536b。然后，清除抗蚀剂图形513a、抗蚀剂图形513b、抗蚀剂图形523、抗蚀剂图形533、以及抗蚀剂图形543，以便形成双栅TFT510、单栅TFT520、电容器530、以及布线540(见图15C)。
若赋予N型导电性的杂质元素(例如磷(P))被用作加入的杂质元素，则能够制作具有N型杂质区的N沟道TFT。同时，若赋予P型导电性的杂质元素(例如硼(B))被用作加入的杂质元素，则能够制作具有P型杂质区的P沟道TFT。
借助于控制加入具有一种导电类型的杂质元素的掺杂条件等，低浓度杂质区不被形成，能够使所有杂质区成为高浓度杂质区。本实施方案示出了借助于在二个步骤中加入具有一种导电类型的杂质元素而形成具有不同浓度的杂质区的一个例子。但在加入具有一种导电类型的杂质元素的一个步骤中，能够制作图15c所示的具有低浓度杂质区和高浓度杂质区的TFT以及电容器。
可以在同一个步骤中制作双栅TFT 510和单栅TFT 520二种TFT。在双栅TFT 510中，彼此相邻的第二栅电极层512a和第二栅电极层512b被形成在第一栅电极层511上。第二栅电极层512a与第二栅电极层512b之间的距离能够被减小，导致低浓度杂质区514b的宽度减小以及TFT的尺寸减小。因此，能够实现小型化，导致半导体器件精致、性能高、且重量轻。
在电容器530中，第一栅电极层531可以被形成为宽度比第二栅电极层更大；因此，能够增大低浓度杂质区536b的面积。由于低浓度杂质区与栅电极层之间的电容大于未加入杂质元素的区域537与此栅电极层之间的电容，故借助于增大第一栅电极层531下方的低浓度杂质区536b的面积，能够得到大电容。
在布线540中，不同于各具有减小的宽度的其它栅电极层，第一布线层541和第二布线层542可以被层叠成具有大致相同的宽度。因此，能够得到低阻布线层以及精细的布线层。
如上所述，根据本实施方案，各个导电层和各个绝缘层可以在同一个步骤中被加工成根据所需性能具有不同的尺寸。于是能够制作具有不同类型的TFT和不同尺寸的布线层而无须增加步骤数目。本实施方案能够与实施方案模式1-5和实施方案1-3中的任何一个组合实施。
[实施方案5]
参照图13A来描述根据本实施方案的半导体器件的构造。如图13A所示，本发明的半导体器件28具有无接触数据通信的功能，且包括电源电路11、时钟发生电路12、数据调制/解调电路13、用来控制其它电路的控制电路14、接口电路15、存储电路16、数据总线17、天线(天线线圈)18、传感器26、以及传感器电路27。
根据从天线18输入的AC信号，电源电路11产生待要馈送到半导体器件28中各个电路的各种电源。根据从天线18输入的AC信号，时钟发生电路12产生待要馈送到半导体器件28中各个电路的各种时钟信号。数据调制/解调电路13具有对待要与读出器/写入器19通信的数据进行调制/解调的功能。控制电路14具有控制存储电路16的功能。天线18具有发射和接受电磁波或电波的功能。读出器/写入器19与半导体器件28进行通信且控制半导体器件28，并对半导体器件28的数据进行处理。注意，半导体器件的构造不局限于上述构造，例如可以额外提供诸如电源电压限幅电路和加密专用硬件之类的其它元件。
存储电路16具有存储元件，其中，绝缘层或相变层被夹在一对导电层之间。注意，存储电路16可以仅仅具有其中绝缘层或相变层被夹在一对导电层之间的存储元件，或可以具有其它构造不同的存储电路。例如，构造不同的存储电路相当于DRAM、SRAM、FeRAM、掩模ROM、PROM、EPROM、EEPROM、以及快速存储器。
传感器26由诸如电阻器、电容耦合元件、电感耦合元件、光伏元件、光电转换器、热电动势元件、晶体管、热敏电阻、以及二极管之类的半导体元件来形成。
[实施方案6]
根据本发明，能够得到用作处理器芯片的半导体器件(也称为无线芯片、无线处理器、无线存储器、或无线标签)。本发明的半导体器件能够被广泛使用，可以被组合在各种物件中，例如钞票、硬币、证卷、证书、票据、包装容器、书籍、记录媒质、个人物品、交通工具、食品、服装、保健品、日用品、医疗品、以及电子装置。
钞票和硬币指的是市场上的钱，包括特定地区内作为钱的现金纸币(现金凭证)和纪念币等。证卷指的是支票、证书、期票等，可以配备有处理器芯片190(见图14A)。证书指的是驾驶执照、居住证等，可以配备有处理器芯片191(见图14B)。交通工具指的是诸如自行车之类的轮式车辆和船只等，可以配备有处理器芯片196(见图14G)。票据指的是邮票、食品卷、各种礼品卷等。包装容器指的是点心盒包装纸、塑料瓶等，可以配备有处理器芯片193(见图14D)。书籍指的是资料、合钉本等，可以配备有处理器芯片194(见图14E)。记录媒质指的是DVD软件、录象带等，可以配备有处理器芯片195(见图14F)。个人物件指的是提包、眼镜等，可以配备有处理器芯片197(见、图14C)。食品指的是粮食、饮料等。服装指的是衣服、鞋等。保健品指的是医疗器械、保健用具等。日用品指的的家具、照明装置等。医疗品指的是药品、农药等。电子装置指的是液晶显示器件、EL显示器件、电视机(电视接收机，薄电视接收机)、蜂窝电话等。
借助于安置在印刷板上，固定到产品的表面，或埋置在产品中，本发明的半导体器件被固定到产品。例如，半导体器件可以被埋置在书籍的纸张中或封装件的有机树脂中。由于本发明的半导体器件小而薄且轻，故能够被固定到产品而不会有损于产品本身的设计。此外，当配备有本发明的半导体器件时，钞票、硬币、证卷、证书、票据等能够具有鉴别功能。鉴别功能的使用就防止了伪造。当本发明的半导体器件被组合在包装容器、记录媒质、个人物品、食品、日用品、服装、电子装置等中时，能够更有效地执行检查系统。
参照图12A和12B来描述能够被应用于产品管理和分销系统的一个例子。本实施方案示出了在产品中组合处理器芯片的一个例子。如图12A所示，用标签3401将处理器芯片3402组合在啤酒瓶3400中。
处理器芯片3402储存了诸如制造日期、制造地区、以及成分之类的基本数据。这种基本数据不要求重写，于是可以被储存在诸如掩模ROM和本发明存储元件之类的非可写存储器中。诸如制造日期、制造地区、以及成分之类的基本数据是消费者在购买产品时可能要求准确得到的信息。当这种信息被储存在非可写的存储元件中时，能够防止数据的伪造等，从而能够高可靠性地将准确的信息传递给消费者。处理器芯片3402还储存了诸如各个啤酒瓶的配送地址和配送日期之类的专用数据。例如，如图12B所示，当啤酒瓶3400在传送带3412上移动通过写入器装置3413时，各个配送地址和配送日期就能够被储存在处理器芯片3402中。这种专用的数据可以被储存在诸如EEPROM的可擦写存储器中。
优选构造一种系统，使当购买的产品上的数据经由网络从配送目的地被传送到分销管理中心时，用写入器装置、用来控制写入器装置的个人计算机等，根据产品数据而计算配送地址和日期，然后储存在处理器芯片中。
由于啤酒瓶按箱配送，故处理器芯片可以被组合在各个箱中或几个箱一个处理器芯片以储存专用数据。
当处理器芯片被组合在可以储存多个配送地址的产品中时，能够缩短手工数据输入所需的时间，导致输入错误减少。此外，有可能降低分销管理中最耗费的劳动成本。于是，处理器芯片的组合使分销管理能够以低的成本和很少的误差被执行。
诸如伴随啤酒的食品和啤酒处方之类的额外数据可以被储存在配送目的地。结果，能够宣传食品等，从而能够提高消费者的购买欲望。这种额外的数据可以被储存在诸如EEPROM的可擦写的存储器中。以这种方式，处理器芯片的组合增加了提供给消费者的信息量；从而能够方便购买。
接着，参照附图来描述组合本发明半导体器件的电子装置的一种模式。此处示出了一种蜂窝电话作为电子装置的一个例子，此蜂窝电话包括机箱2700和2706、显示屏2701、机箱2702、印刷电路板2703、操作按钮2704以及电池2705(见图13B)。显示屏2701以可拆卸的方式被组合在机箱2702中，且机箱2702被镶嵌到印刷电路板2703中。根据其中组合显示屏2701的电子装置，机箱2702的形状和尺寸被适当地改变。多个封装的半导体器件被安装在印刷电路板2703上，可以用本发明的半导体器件来提供其中之一。安装在印刷电路板2703上的多个半导体器件具有控制器、中央处理器(CPU)、存储器、电源电路、音频处理电路、发射和接收电路等中的任何一种功能。
显示屏2701通过连接膜2708而与印刷电路板2703组合。显示屏2701、机箱2702、以及印刷电路板2703，与操作按钮2704和电池2705一起被包含在机箱2700和2706中。包括在显示屏2701中的象素区2709被排列成从提供在机箱2700中的开口被看到。
如上所述，本发明的半导体器件小而薄且轻，使得能够有效地利用电子装置机箱2700和2706中的有限空间。
此外，由于本发明的半导体器件具有结构简单的存储元件，其中绝缘层被夹在一对导电层之间，故能够用价廉的半导体器件来提供电子装置。而且，本发明的半导体器件容易被高密度集成，因而能够用具有高容量存储电路的半导体器件来提供电子装置。
本发明的半导体器件具有非易失存储器件，其特征在于用光效应或电效应来写入数据，并能够额外地写入数据，这些特性防止了数据由于重写而伪造，并允许数据被额外地写入。结果，能够用具有高性能和高附加值的半导体器件来提供电子装置。
注意，机箱2700和2706示出了蜂窝电话的外形例子，依赖于功能和用途，根据本实施方案的电子装置可以具有各种模式。
本申请基于2005年5月27日在日本专利局提交的日本专利申请No.2005-156443，其整个内容在此处被列为参考。

Claims (40)

1.一种半导体器件，包括：
第一绝缘层；
第一绝缘层上的第一导电层；
第一导电层上的第二绝缘层，此第二绝缘层包括延伸到第一导电层的开口；
信号布线层，用来将集成电路部分电连接到天线，此信号布线层形成在第二绝缘层上；以及
邻近信号布线层的第二导电层，此第二导电层形成在第二绝缘层上，
其中，第二导电层通过开口与第一导电层相接触；且
其中，第一导电层重叠信号布线层，第二绝缘层插入其间。
2.一种半导体器件，包括：
第一绝缘层；
第一绝缘层上的第一导电层；
第一导电层上的第二绝缘层，此第二绝缘层包括各延伸到第一导电层的第一开口和第二开口；
信号布线层，用来将集成电路部分电连接到天线，此信号布线层形成在第二绝缘层上；
第二绝缘层上的第二导电层；以及
邻近第二导电层的第三导电层，信号布线层插入其间，此第三导电层形成在第二绝缘层上，
其中，第一导电层分别通过第一开口和第二开口而与第二导电层和第三导电层相接触。
3.一种半导体器件，包括：
第一绝缘层；
信号布线层，用来将集成电路部分电连接到天线，此信号布线层形成在第一绝缘层上；
邻近信号布线层的第一导电层，此第一导电层形成在第一绝缘层上；
信号布线层和第一导电层上的第二绝缘层，此第二绝缘层包括延伸到第一导电层的开口；以及
第二绝缘层上的第二导电层，
其中，第二导电层通过开口与第一导电层相接触；且
其中，第二导电层重叠信号布线层，第二绝缘层插入其间。
4.一种半导体器件，包括：
第一绝缘层；
信号布线层，用来将集成电路部分电连接到天线，此信号布线层形成在第一绝缘层上；
形成在第一绝缘层上的第一导电层；
邻近第一导电层的第二导电层，信号布线层插入其间，此第二导电层形成在第一绝缘层上；
信号布线层、第一导电层、以及第二导电层上的第二绝缘层，此第二绝缘层包括延伸到第一导电层的第一开口和延伸到第二导电层的第二开口；以及
第二绝缘层上的第三导电层，
其中，第三导电层通过第一开口和第二开口分别与第一导电层和第二导电层相接触。
5.一种半导体器件，包括：
第一绝缘层；
第一绝缘层上的第一导电层；
第一导电层上的第二绝缘层，此第二绝缘层包括第一开口和第二开口；
信号布线层，用来将集成电路部分电连接到天线，此信号布线层形成在第二绝缘层上；
第二绝缘层上的第二导电层；
邻近第二导电层的第三导电层，信号布线层插入其间，此第三导电层形成在第二绝缘层上；
信号布线层、第二导电层、以及第三导电层上的第三绝缘层，此第三绝缘层包括延伸到第二导电层的第三开口和延伸到第三导电层的第四开口；以及
第三绝缘层上的第四导电层，
其中，第一导电层通过第一开口和第二开口分别与第二导电层和第三导电层相接触；且
其中，第四导电层通过第三开口和第四开口分别与第二导电层和第三导电层相接触。
6.根据权利要求1的半导体器件，其中，所述集成电路部分包括薄膜晶体管。
7.根据权利要求2的半导体器件，其中，所述集成电路部分包括薄膜晶体管。
8.根据权利要求3的半导体器件，其中，所述集成电路部分包括薄膜晶体管。
9.根据权利要求4的半导体器件，其中，所述集成电路部分包括薄膜晶体管。
10.根据权利要求5的半导体器件，其中，所述集成电路部分包括薄膜晶体管。
11.根据权利要求1的半导体器件，其中，所述集成电路部分包括存储元件。
12.根据权利要求2的半导体器件，其中，所述集成电路部分包括存储元件。
13.根据权利要求3的半导体器件，其中，所述集成电路部分包括存储元件。
14.根据权利要求4的半导体器件，其中，所述集成电路部分包括存储元件。
15.根据权利要求5的半导体器件，其中，所述集成电路部分包括存储元件。
16.根据权利要求1的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
17.根据权利要求2的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
18.根据权利要求3的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
19.根据权利要求4的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
20.根据权利要求5的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
21.一种半导体器件制造方法，包括：
在第一绝缘层上形成第一导电层；
在第一导电层上形成第二绝缘层，
在第二绝缘层中形成延伸到第一导电层的开口；
在第二绝缘层和开口上形成导电膜；以及
对此导电膜进行加工，以便形成信号布线层和第二导电层，
其中，信号布线层重叠第一导电层，第二绝缘层插入其间，并且此信号布线层将集成电路部分电连接到天线，且
其中，第二导电层邻近信号布线层并通过开口与第一导电层相接触。
22.一种半导体器件制造方法，包括：
在第一绝缘层上形成第一导电层；
在第一导电层上形成第二绝缘层；
在第二绝缘层中形成各延伸到第一导电层的第一开口和第二开口；
在第二绝缘层以及第一开口和第二开口上形成导电膜；以及
对导电膜进行加工，以便形成信号布线层和第二导电层，
其中，信号布线层重叠第一导电层，第二绝缘层插入其间，并且此信号布线层将集成电路部分电连接到天线，且
其中，第二导电层邻近信号布线层，并通过第一开口和第二开口与第一导电层相接触。
23.一种半导体器件制造方法，包括：
在第一绝缘层上形成导电膜；
对导电层进行加工，以便形成用来将集成电路部分电连接到天线的信号布线层和邻近信号布线层的第一导电层；
在信号布线层和第一导电层上形成第二绝缘层；
在第二绝缘层中形成延伸到第一导电层的开口；以及
在第二绝缘层和开口上形成第二导电层，此第二导电层通过开口与第一导电层相接触。
24.一种半导体器件制造方法，包括：
在第一绝缘层上形成导电膜；
对导电膜进行加工，以便形成用来将集成电路部分电连接到天线的信号布线层以及彼此相邻、以信号布线层插入其间的第一导电层和第二导电层；
在信号布线层、第一导电层、以及第二导电层上形成第二绝缘层；
形成延伸到第一导电层的第一开口和延伸到第二导电层的第二开口；以及
在第二绝缘层、第一开口、以及第二开口上形成第三导电层，此第三导电层通过第一开口和第二开口分别与第一导电层和第二导电层相接触。
25.一种半导体器件制造方法，包括：
在第一绝缘层上形成第一导电层；
在第一导电层上形成第二绝缘层；
在第二绝缘层中形成第一开口和第二开口；
在第二绝缘层以及第一开口和第二开口上形成导电膜；
对导电层进行加工，以便形成用来将集成电路部分电连接到天线的信号布线层以及第二导电层和第三导电层，此第二导电层和第三导电层彼此相邻，信号布线层插入其间，并且此第二导电层和第三导电层通过第一开口和第二开口分别与第一导电层相接触；
在信号布线层、第二导电层、以及第三导电层上形成第三绝缘层；
在第三绝缘层中形成延伸到第二导电层的第三开口和延伸到第三导电层的第四开口；以及
在第三绝缘层以及第三开口和第四开口上形成第四导电层，此第四导电层通过第三开口和第四开口分别与第二导电层和第三导电层相接触。
26.根据权利要求21的半导体器件制造方法，其中，薄膜晶体管被形成在所述集成电路部分中。
27.根据权利要求22的半导体器件制造方法，其中，薄膜晶体管被形成在所述集成电路部分中。
28.根据权利要求23的半导体器件制造方法，其中，薄膜晶体管被形成在所述集成电路部分中。
29.根据权利要求24的半导体器件制造方法，其中，薄膜晶体管被形成在所述集成电路部分中。
30.根据权利要求25的半导体器件制造方法，其中，薄膜晶体管被形成在所述集成电路部分中。
31.根据权利要求21的半导体器件制造方法，其中，存储元件被形成在所述集成电路部分中。
32.根据权利要求22的半导体器件制造方法，其中，存储元件被形成在所述集成电路部分中。
33.根据权利要求23的半导体器件制造方法，其中，存储元件被形成在所述集成电路部分中。
34.根据权利要求24的半导体器件制造方法，其中，存储元件被形成在所述集成电路部分中。
35.根据权利要求25的半导体器件制造方法，其中，存储元件被形成在所述集成电路部分中。
36.根据权利要求21的半导体器件制造方法，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
37.根据权利要求22的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
38.根据权利要求23的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
39.根据权利要求24的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
40.根据权利要求25的半导体器件，其中，所述集成电路部分、所述信号布线层、以及所述天线被提供在柔性衬底上。
CN2006100878384A 2005-05-27 2006-05-26 半导体器件及其制造方法 Expired - Fee Related CN1870261B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005156443 2005-05-27
JP2005-156443 2005-05-27
JP2005156443 2005-05-27

Publications (2)

Publication Number Publication Date
CN1870261A true CN1870261A (zh) 2006-11-29
CN1870261B CN1870261B (zh) 2013-11-20

Family

ID=37443863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100878384A Expired - Fee Related CN1870261B (zh) 2005-05-27 2006-05-26 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US7566971B2 (zh)
CN (1) CN1870261B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479684A (zh) * 2010-11-19 2012-05-30 国际商业机器公司 薄膜电阻器及其制造方法
CN101295808B (zh) * 2007-04-29 2012-07-25 倪其良 一种可变换类别与可调频的宽带滤波器的设计方法
CN102654696A (zh) * 2006-07-04 2012-09-05 株式会社半导体能源研究所 显示装置以及电子器械
CN106601722A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108292292A (zh) * 2015-11-30 2018-07-17 Pezy计算股份有限公司 管芯和封装件、以及管芯的制造方法和封装件的生成方法
CN111211111A (zh) * 2020-01-08 2020-05-29 上海燧原智能科技有限公司 一种互连器及封装结构

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
US6897477B2 (en) 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
CN102156901B (zh) * 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2008106678A1 (en) * 2007-03-01 2008-09-04 Advanced Liquid Logic, Inc. Droplet actuator structures
DE102007023876A1 (de) * 2007-03-02 2008-09-04 Osram Opto Semiconductors Gmbh Elektrisches organisches Bauelement und Verfahren zu seiner Herstellung
JP2008226989A (ja) * 2007-03-09 2008-09-25 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
US20090056994A1 (en) 2007-08-31 2009-03-05 Kuhr Werner G Methods of Treating a Surface to Promote Metal Plating and Devices Formed
CN101842856B (zh) * 2007-08-31 2013-10-09 埃托特克德国有限公司 处理表面以促进感兴趣的分子结合的方法、由其形成的涂层和器件
US8170585B2 (en) * 2007-11-14 2012-05-01 Andrew, Llc Ranging in UMTS networks
JP5404064B2 (ja) * 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
US8106474B2 (en) * 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8073463B2 (en) 2008-10-06 2011-12-06 Andrew, Llc System and method of UMTS UE location using uplink dedicated physical control channel and downlink synchronization channel
JP5100733B2 (ja) * 2009-10-05 2012-12-19 北陸電気工業株式会社 ガスセンサ素子及びその製造方法
EP2591645B1 (en) * 2010-07-06 2018-09-05 Namics Corporation Methods of treating copper surfaces for enhancing adhesion to organic substrates for use in printed circuit boards
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
KR101322354B1 (ko) * 2011-04-07 2013-10-25 한국과학기술원 습도 센서, 습도 센싱 방법 및 이를 위한 트랜지스터
JP5729186B2 (ja) 2011-07-14 2015-06-03 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
US9654094B2 (en) 2014-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor switch circuit and semiconductor substrate
CN103928401B (zh) * 2014-04-01 2017-01-18 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US10149736B2 (en) * 2014-11-26 2018-12-11 President And Fellows Of Harvard College Deposition of RFID tags
US10725202B2 (en) * 2017-07-21 2020-07-28 Baker Hughes, A Ge Company, Llc Downhole electronics package having integrated components formed by layer deposition
CN111630715B (zh) * 2018-01-22 2022-06-17 京瓷株式会社 天线、自行车、显示设备及无人航空器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522001A (ja) 1991-07-15 1993-01-29 Fujitsu Ltd 伝送線路構造
US5677515A (en) 1991-10-18 1997-10-14 Trw Inc. Shielded multilayer printed wiring board, high frequency, high isolation
JP2630241B2 (ja) 1993-06-17 1997-07-16 日本電気株式会社 電子機器
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JPH0992717A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10163268A (ja) 1996-12-03 1998-06-19 Seiko Epson Corp 半導体装置の実装構造、およびそれを用いた通信装置
JP2000090222A (ja) 1998-09-10 2000-03-31 Toshiba Corp 無線情報記憶媒体
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
DE60140722D1 (de) 2000-09-05 2010-01-21 Nxp Bv Integrierte elektromagnetische Abschirmvorrichtung
US6903459B2 (en) * 2001-05-17 2005-06-07 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
US6703706B2 (en) * 2002-01-08 2004-03-09 International Business Machines Corporation Concurrent electrical signal wiring optimization for an electronic package
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US6674168B1 (en) * 2003-01-21 2004-01-06 International Business Machines Corporation Single and multilevel rework
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US6847273B2 (en) * 2003-04-25 2005-01-25 Cyntec Co., Ltd. Miniaturized multi-layer coplanar wave guide low pass filter
JP2005005866A (ja) 2003-06-10 2005-01-06 Alps Electric Co Ltd アンテナ一体型モジュール
EP1494167A1 (en) 2003-07-04 2005-01-05 Koninklijke Philips Electronics N.V. Flexible semiconductor device and identification label
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7508305B2 (en) 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654696A (zh) * 2006-07-04 2012-09-05 株式会社半导体能源研究所 显示装置以及电子器械
US8974918B2 (en) 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN102654696B (zh) * 2006-07-04 2015-04-22 株式会社半导体能源研究所 显示装置以及电子器械
CN101295808B (zh) * 2007-04-29 2012-07-25 倪其良 一种可变换类别与可调频的宽带滤波器的设计方法
CN102479684A (zh) * 2010-11-19 2012-05-30 国际商业机器公司 薄膜电阻器及其制造方法
CN102479684B (zh) * 2010-11-19 2014-07-23 国际商业机器公司 薄膜电阻器及其制造方法
CN106601722A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108292292A (zh) * 2015-11-30 2018-07-17 Pezy计算股份有限公司 管芯和封装件、以及管芯的制造方法和封装件的生成方法
CN111211111A (zh) * 2020-01-08 2020-05-29 上海燧原智能科技有限公司 一种互连器及封装结构
CN111211111B (zh) * 2020-01-08 2020-11-20 上海燧原智能科技有限公司 一种互连器及封装结构

Also Published As

Publication number Publication date
US7566971B2 (en) 2009-07-28
CN1870261B (zh) 2013-11-20
US20090302481A1 (en) 2009-12-10
US20060267202A1 (en) 2006-11-30
US7919861B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
CN1870261A (zh) 半导体器件及其制造方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1873998A (zh) 半导体器件及其制造方法
KR101356656B1 (ko) 레이저 조사장치
CN1894803A (zh) 半导体器件及其制造方法
TWI430433B (zh) 半導體裝置和其製造方法
CN1797717A (zh) 绝缘膜以及半导体器件的制造方法
TWI418036B (zh) 半導體裝置及其製造方法
CN1716575A (zh) 半导体器件的制造方法
CN1926561A (zh) Id芯片和ic卡
CN101064320A (zh) 半导体器件及其制造方法
CN1734750A (zh) 制造薄膜集成电路和元件衬底的方法
CN101064333A (zh) 存储器件以及半导体器件
CN1828903A (zh) 存储装置以及其制造方法
CN1523668A (zh) 半导体器件
CN101034719A (zh) 半导体装置及其制造方法
CN1922721A (zh) 半导体器件
CN1753166A (zh) 半导体器件及其制造方法和电器
CN1815686A (zh) 半导体器件及其制造方法
CN1976011A (zh) 半导体装置的制造方法
CN1612351A (zh) 半导体器件以及制造该器件的方法
CN1870233A (zh) 半导体器件及其制造方法
CN1912740A (zh) 曝光掩模
JP5263757B2 (ja) 半導体装置の作製方法
CN1828931A (zh) 半导体装置、电子装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131120

Termination date: 20180526