CN1716575A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1716575A
CN1716575A CNA200510078881XA CN200510078881A CN1716575A CN 1716575 A CN1716575 A CN 1716575A CN A200510078881X A CNA200510078881X A CN A200510078881XA CN 200510078881 A CN200510078881 A CN 200510078881A CN 1716575 A CN1716575 A CN 1716575A
Authority
CN
China
Prior art keywords
film
peel ply
semiconductor
substrate
basement membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510078881XA
Other languages
English (en)
Other versions
CN1716575B (zh
Inventor
丸山纯矢
矶部敦生
冈崎奖
田中幸一郎
山本良明
大力浩二
田村友子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1716575A publication Critical patent/CN1716575A/zh
Application granted granted Critical
Publication of CN1716575B publication Critical patent/CN1716575B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的是提供一种制造半导体器件的方法，其能够防止在完成半导体元件之前的阶段中剥离层从衬底上被剥离并能快速剥离半导体元件。据认为是因为由衬底和剥离层之间的热膨胀系数差异引起在剥离层上施加一应力，或者因为由于剥离层结晶化热处理引起剥离层的体积减小并因此在其上施加一应力，从而剥离层趋于从衬底上被剥离。因此，根据本发明的一个特征，通过在衬底上形成剥离层之前在衬底和剥离层之间形成用于释放剥离层上的应力的绝缘膜，增强了衬底和剥离层的粘接。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，其中形成于绝缘表面上的半导体元件被剥离。
背景技术
例如塑料衬底的弹性衬底在抗振动和撞击的机械强度方面优于玻璃衬底，并且易于减小厚度。而且，弹性衬底的形状与玻璃衬底相比具有更多的可能性。因此，使用弹性衬底的半导体器件的各种应用受到期望。然而，例如塑料衬底的弹性衬底的热阻往往不够高使得其不能够承受半导体元件制造步骤期间的热处理。因此，通常使用这样一种制造方法，其中剥离形成在耐热衬底上的半导体元件，并将其粘贴到单独提供的弹性衬底上。
参考文件1(日本待审专利No.8-262475)公开了一种技术，在衬底上使用硅形成剥离层，在剥离层上使用薄膜晶体管形成集成电路，通过蚀刻除去剥离层以从集成电路上剥离衬底，然后，把集成电路粘贴到另一衬底上。
然而，在半导体元件的制造步骤中有一个问题，半导体元件的制造过程中进行剥离层的热处理时剥离层趋于从衬底上剥离。在完成半导体元件之后，最后从衬底上剥离剥离层；然而，在半导体元件完成之前剥离层从衬底上剥离的情况下难于继续制造半导体元件。因此，至少在完成半导体元件之前的阶段中必须阻止剥离层从衬底上被剥离。
而且，在制造通过剥离半导体元件形成的半导体器件时，用于剥离步骤的时间取决于蚀刻剥离层的速度(蚀刻速率)。因此，蚀刻速率越高，半导体元件的剥离越快。因此，可有利地缩短TAT(周转时间(Turn Around Time))。
发明内容
本发明的目的是提供一种半导体器件的制造方法，其能够在完成半导体元件之前的阶段中阻止剥离层从衬底上被剥离并快速剥离半导体元件。
发明人考虑剥离层趋于从衬底上剥离，是因为由衬底和剥离层之间的热膨胀系数之间的差异引起在剥离层上施加的应力，或是因为由剥离层受热处理而结晶化引起剥离层的体积减小并由此在其上施加应力。因此，根据本发明的一个特征，在衬底上形成剥离层之前，通过在衬底和剥离层之间形成用于释放剥离层上应力的绝缘膜(缓冲膜)来增强衬底和剥离层的粘接。
在剥离半导体元件的步骤(剥离步骤)中，在剥离层上形成保护半导体元件的绝缘膜(基膜)，并且在基膜上形成用于半导体元件的半导体膜。接着，根据本发明，使用连续波激光使半导体膜结晶。
在连续波激光的情况中，其不同于脉冲激光，用激光照射半导体膜的同时在一个方向上扫描半导体膜，从而在扫描方向上连续生长晶体；因此，能够形成在扫描方向上延伸的大量晶粒。通过将在扫描方向上延伸的大量晶粒用于TFT的有源层，能够形成在与载流子的移动方向交叉的方向上基本上没有晶粒边界的、具有好的特性的薄膜晶体管(TFT)。
代替连续波激光，通过使用具有10MHz或更高的重复率(该重复率频段远高于通常使用的几十到几百Hz的重复率频段)的脉冲激光进行激光结晶化。据称用脉冲激光照射半导体膜和结束其固化之间的时间为几十纳秒到几百纳秒。因此，使用上述重复率频段，在半导体膜溶解之后固化之前能够用下一个脉冲激光照射该半导体膜。因此，由于半导体膜中的固体-流体界面连续移动，能够形成沿扫描方向具有连续生长的晶粒的半导体膜。通过形成沿扫描方向延伸的单个晶粒，能够形成至少沿TFT的沟道方向基本上没有晶粒边界的半导体膜。
而且，根据本发明，也可以在进行半导体膜的激光结晶化时结晶化剥离层。通过进行剥离层的结晶化能够增强剥离层的蚀刻率；因此，能够快速剥离半导体元件。在加热剥离层或通过激光结晶化结晶剥离层时，应力作用在剥离层上。然而，由于根据本发明在衬底和剥离层之间形成缓冲膜，能够在完成半导体元件之前的阶段阻止剥离层从衬底上被剥离。
注意采用本发明的制造方法的半导体器件按类别包括以下几种：包括集成电路(例如微处理器或图像处理电路)的各种半导体器件、半导体显示器件等。半导体显示器件按类别包括以下几种：液晶显示器件、各像素中提供有典型为有机发光二极管(OLED)的发光元件的发光器件、DMD(数字微镜器件)、PDP(等离子体显示面板)、FED(场发射显示器件)和具有将使用半导体膜的电路元件用于驱动电路的其它显示器件。
作为能够采用本发明的制造方法形成的一种半导体器件，特别给出ID芯片。ID芯片是一种能够通过射频发射和/或接收数据(例如识别信息)的半导体器件，其正在各种领域投入实用。ID芯片也称作射频标签、RFID(射频识别)标签和IC标签。
采用本发明的制造方法的ID芯片具有使用半导体薄膜的集成电路。除集成电路之外还具有天线的模式也可应用于采用本发明的制造方法的ID芯片。集成电路能够使用天线产生的交流电压工作并能通过调制要施加于天线的交流电压将信号发射到读取器/写入器。注意天线可以与集成电路同时形成，或者可以与集成电路分别形成并且随后电连接到其上。
根据具有上述结构的本发明，能够在完成半导体元件之前的阶段阻止剥离层从衬底上被剥离，并能快速剥离半导体元件。
在阅读了下面的具体描述以及附图的基础上，本发明的这些和其它目的、特征和优点将变得更加清楚。
附图说明
图1A-1D是示出根据本发明的某些方案的半导体器件的制造方法的截面示意图；
图2A和2B是示出根据本发明的某些方案的半导体器件的制造方法的截面示意图；
图3A-3E是示出根据本发明的某些方案的半导体器件的制造方法的截面示意图；
图4A-4E是示出根据本发明的某些方案的半导体器件的制造方法的截面示意图；
图5A-5C是示出根据本发明的某些方案的半导体器件的制造方法的截面示意图；
图6A和6B是示出根据本发明的某些方案的半导体器件的制造方法的截面示意图；
图7是根据本发明的某些方案的半导体器件的截面示意图；
图8是示出使用连续波激光使半导体膜结晶时能量差数(energymargin)的曲线图；
图9是蚀刻后的光学显微图；
图10是蚀刻后的光学显微图；
图11是蚀刻后的光学显微图；
图12A和12B是采用根据本发明的某些方案的制造方法的半导体器件的截面示意图；
图13是采用根据本发明的某些方案的制造方法的半导体器件的截面示意图；
图14A和14B示出采用根据本发明的某些方案的制造方法的ID芯片的结构；
图15A-15C是采用根据本发明的某些方案的制造方法、包含于半导体器件中的TFT的实施例；
图16A-16D示出根据本发明的某些方案、使用大尺寸衬底的制造多个半导体器件的方法；
图17A-17D示出剥离形成在一个衬底上的多个半导体器件时形成的槽的形状；和
图18A-18E是采用半导体器件的电子装置的视图。
具体实施方式
下面参照附图描述本发明的实施方式。然而，本领域技术人员易于理解本发明可以应用各种方式，并且只要各种变化和修该未脱离本发明的目的和范围，这些改变和修该是显而易见的。因此，本发明不应解释为局限于这些实施方式的描述。
参照图1A-1D和图2A-2B描述本发明的半导体器件的制造方法。首先，如图1A中所示，在耐热衬底100(第一衬底)上形成用于释放随后形成的剥离层102上的应力的缓冲膜101。任何绝缘膜都可用做缓冲膜101，只要其能够释放剥离层102上的应力并能增强第一衬底100和剥离层102之间的粘接，例如缓冲膜101能由氧化硅或氮氧化硅形成。
注意这里提到的氮氧化硅是指表示为SiOxNy(x＞y)的绝缘膜材料，其不同于表示为SiNxOy(x＞y)的氧氮化硅。
接下来，在缓冲膜101上形成剥离层102。希望由当随后进行半导体膜104激光结晶化时能够结晶且能够通过蚀刻除去的材料形成剥离层102。例如特别地能够使用硅。
在剥离层102上形成基膜103。提供基膜103以阻止碱金属(例如Na)或碱土金属扩散进入后来要形成的半导体膜104并对半导体元件(例如TFT)的特性上产生负面影响。而且，基膜103也用于在剥离半导体元件的后续步骤中保护半导体元件。
在基膜103上形成半导体膜104。非晶半导体、半非晶半导体或多晶半导体可以用做半导体膜104。而且，不仅硅而且硅锗也能够用做半导体膜104。
如图1B中所示，进行半导体膜104的激光结晶化。除了连续波激光之外，具有10MHz或更大的重复率的脉冲激光也能用于激光结晶化。当进行半导体膜104的激光结晶化时，剥离层102也被结晶。
如图1C中所示，使用结晶的半导体膜104形成半导体元件。图1C示出形成TFT 105-107作为半导体元件的例子；然而，本发明不局限于此。除TFT之外的半导体元件，例如存储元件、二极管、光电转换元件、电阻元件、线圈、电容器元件、电感等也能取代TFT形成。
用层间绝缘膜108覆盖TFT105-107，并在层间绝缘膜108上形成布线109-113。布线109-113通过形成在层间绝缘膜108中的接触孔连接到TFT105-107。
如图1D中所示，形成保护层114以覆盖TFT105-107和布线109-113。希望保护层114由在剥离半导体元件的后续步骤中能够保护半导体元件和连接到其上的布线(这里指TFT105-107和布线109-113)、并在剥离步骤后能够被除去的材料形成。例如，可溶于水或酒精的环氧基、丙烯酸基或硅基树脂能够用做保护层114。
如图2A中所示，通过蚀刻除去剥离层102，并进行从TFT105-107剥离第一衬底100和缓冲膜101的剥离步骤。例如当硅用做剥离层102时，典型地含卤化物的气体或液体能够用做蚀刻剂。特别地，例如能够使用ClF3(三氟化氯)、NF3(三氟化氮)、BrF3(三氟化溴)、HF(氟化氢)或混有氮的ClF3、NF3、BrF3或HF的混合气体。注意在使用HF的情形中氧化硅膜用做剥离层。
如图2B中所示，使用粘接剂116把TFT105-107粘贴到第二衬底115上并除去保护层114。
即使通过使用上述的系列制造方法，即使第二衬底115耐热性差，在第二衬底115上也能形成例如TFT105-107的半导体元件。
注意，在上述剥离步骤中，可以在层间绝缘膜108、保护层114和基膜103中形成部分暴露剥离层102的槽，以缩短除去剥离层102所用的时间。能够使用划片法、划线法、光刻法等形成槽。
在上述制造方法中，当进行半导体膜104的激光结晶化时也结晶剥离层102，这在减少步骤数目和简化步骤方面是优越的。然而，本发明不局限于其中同时进行半导体膜104和剥离层102的激光结晶化的结构。结晶化剥离层102可以预先形成，或可以在形成半导体膜104之前结晶剥离层102。例如，可以通过使用生产能力优越的重复率小于10MHz的脉冲激光进行剥离层102的激光结晶化。另一方面，可以通过使用能够显著增强结晶性的、重复率在10MHz或以上的脉冲激光或连续波激光进行半导体膜104的激光结晶化。然而，当进行剥离层102的激光结晶化时，希望在形成基膜103之后进行激光照射以阻止在晶粒边界处产生突起(隆起)。
当预先形成具有结晶性的剥离层102或在形成半导体膜104之前结晶剥离层102时，半导体膜104的结晶化不局限于使用重复率在10MHz或以上的脉冲激光或连续波激光的激光结晶化。例如，能够使用采用重复率小于10MHz的脉冲激光的激光结晶化方法、采用催化元素的结晶化方法、或结合采用催化元素的结晶化方法和激光结晶化方法的结晶化方法。当耐热性优越的衬底(例如石英衬底)用做第一衬底100时，也可以使用采用电热炉的热结晶化方法、采用红外线的灯光退火结晶化方法、或结合采用催化元素的结晶化方法和大约950℃的高温退火的结晶化方法。
在硅用做剥离层102的情况中，能够通过掺杂等并激活以向剥离层102中添加p型杂质(例如B)或n型杂质(例如P)来进一步增强剥离层102的蚀刻率。
基膜103可以通过使用单个绝缘膜或多个绝缘膜形成。使用具有高阻挡特性的氮化硅或氧氮化硅以阻挡碱金属(例如Na)或碱土金属扩散进入半导体膜104是有效的。然而，氮化硅或氧氮化硅在与硅的粘接方面劣于氧化硅或氮氧化硅。因此在硅用做剥离层102的情况中，基膜103包含的多个绝缘膜中，希望氧化硅或氮氧化硅用做同剥离层102接触的绝缘膜并且氮化硅或氧氮化硅用做基膜103剩余的其它任一层绝缘膜。根据上述结构，能够增强剥离层102和基膜103之间的粘接并能阻止碱金属或碱土金属扩散进入半导体膜104。
在硅用做半导体膜104的情况中，基膜103包含的多个绝缘膜中，希望氧化硅或氮氧化硅用做同半导体膜104相接触的绝缘膜并且氮化硅或氧氮化硅用做基膜103的剩余的其它任一层绝缘膜。根据上述结构，能够增强半导体膜104和基膜103之间的粘接并能阻止碱金属或碱土金属扩散进入半导体膜104。
可选择地，在硅同时用于剥离层102和半导体膜104的情况中，基膜103包含的多个绝缘膜中，希望氧化硅或氮氧化硅用做同剥离层102相接触的绝缘膜和同半导体膜104相接触的绝缘膜，并且氮化硅或氧氮化硅用做基膜103的剩余的其它任一层绝缘膜。根据上述结构，能够增强剥离层102和基膜103之间的粘接以及半导体膜104和基膜103之间的粘接并能阻止碱金属或碱土金属扩散进入半导体膜104。
[实施例1]
接着，这个实施例描述采用本发明的制造方法的半导体器件之一的ID芯片的具体制造方法。注意这个实施例示出绝缘TFT作为半导体元件的一个例子；然而，用于集成电路的半导体元件不局限于此，并能够使用所有的电路元件。
首先，如图3A中所示，在耐热第一衬底500上形成缓冲膜501。例如，例如硼硅酸钡玻璃或硼硅酸铝玻璃的玻璃衬底、石英衬底、陶瓷衬底等能够用做第一衬底500。可选择地，也可以使用包括不锈钢衬底的金属衬底或半导体衬底。虽然由柔性合成树脂(例如塑料)制得的衬底与上述结构相比在耐热温度方面性有劣势，但是只要其能够承受制造步骤中的处理温度，柔性合成树脂制得的衬底也能够被使用。
优选能够释放后面要形成的剥离层502上的应力并能增强第一衬底500和剥离层502之间的粘接的绝缘膜用做缓冲膜501。缓冲膜501能够由例如氧化硅或氮氧化硅形成。在这个实施例中，使用流量为4/800sccm的SiH4/N2O混合气体并通过等离子体CVD法形成由氮氧化硅制得的缓冲膜501。
注意这个实施例给出了缓冲膜501由单个绝缘膜形成的例子，然而，本发明不局限于这种结构。缓冲膜501可以由多层绝缘膜形成。
然后，剥离层502形成为与缓冲膜501相接触。例如非晶硅、多晶硅、单晶硅和微晶硅(包括半非晶硅)的含有硅为主要成分的层能够用做剥离层502。剥离层502能够通过溅射法、低压CVD法、等离子体CVD法等形成。在这个实施例中，通过等离子体CVD法形成膜厚大约50nm的非晶硅用做剥离层502。通过等离子体CVD法形成剥离层502与溅射法的情形相比，能够阻止尘埃和污染物进入剥离层502并且能够减小剥离层502中含有的Ar量。因此，即使当后续制造步骤中在剥离层502上施加包括激光结晶化等的热处理，也能够防止由于尘埃和污染物、或Ar引起的剥离层502从缓冲膜501或基膜503上被剥离。当剥离层502中含有尘埃和污染物时，由于尘埃和污染物会引起在后续形成的半导体膜504上的表面上产生小突起和/或凹陷。当由尘埃和污染物引起在半导体膜504的表面上具有突起和/或凹陷时，在进行半导体膜504的激光结晶化时半导体膜504可以剥落。而且，当剥离层502中含有Ar时，半导体膜504可以被激光能量剥落。因此，通过使用等离子体CVD法形成剥离层502，在激光结晶化期间，能够阻止半导体膜504从基膜503上被剥离。注意剥离层502的材料不局限于硅并且剥离层502可以由通过蚀刻能够选择性除去的材料形成。剥离层502的膜厚设为10nm-100nm是理想的。
在剥离层502上形成基膜503。提供基膜503以阻止第一衬底500中含有的碱金属(例如Na)或碱土金属扩散进入后续形成的半导体膜504并对例如TFT的半导体元件的性能产生负面影响。而且，基膜503还具有在剥离半导体元件的后续步骤中保护半导体元件的作用。例如，例如氧化硅、氮氧化硅、氮化硅或氧氮化硅的绝缘膜能够用做基膜503。
基膜503可以通过使用单个绝缘膜或多个绝缘膜的层叠形成。在这个实施例中，基膜503通过顺序层叠100nm厚的氮氧化硅膜、50nm厚的氧氮化硅膜和100nm厚的氮氧化硅膜形成；然而，各膜的材料、膜厚和层叠的数目不局限于此。例如，也可以通过旋转涂覆法、狭缝涂敷法、小滴释放(droptlet discharge)法、印刷法等形成膜厚0.5μm-3μm的硅氧烷基树脂，以替代下层中的氮氧化硅膜。氮化硅膜(SiNx、Si3N4等)也可用于代替中间层中的氧氮化硅膜。而且，氧化硅膜也可用于代替上层中的氮氧化硅膜。而且，理想的是各膜膜厚为0.05-3μm，且各膜的膜厚能够在这一范围中任意选择。
注意小滴释放法定义为一种通过从小孔释放含有预定组分的小滴而形成预定图案的方法，其按类别包括喷墨法等。而且，印刷法包括丝网印刷法、胶印法等。
可选择地，基膜503中最接近剥离层502的下层可以由氮氧化硅膜或氧化硅膜形成，中间层可以由硅氧烷基树脂形成，上层可以由氧化硅膜形成。
注意硅氧烷基树脂定义为含有Si-O-Si键的树脂。硅氧烷基树脂包括至少含有氢的有机基团(例如烃基或芳烃)作为取代基。可选择地，也可以包括氟基团作为取代基。而且，也可以包括至少含有氢的有机基团和氟基团作为取代基。
使用例如SiH4/O2或TEOS(四乙氧基硅烷)/O2的混合气体形成氧化硅膜，其通过例如热CVD法、等离子体CVD法、大气压CVD法或偏压(bias)ECRCVD法形成。而且，通常使用SiH4/NH3混合气体通过等离子体CVD法形成氮化硅膜。通常使用SiH4/N2O混合气体通过等离子体CVD法形成氮氧化硅膜和氧氮化硅膜。
接着，在基膜503上形成半导体膜504。理想的是在形成基膜503之后不暴露于大气地形成半导体膜504。半导体膜504的膜厚设为20nm-200nm(优选40nm-170nm，更优选50nm-150nm)。注意非晶半导体、半非晶半导体或多晶半导体可以用于半导体膜504。可选择地，不仅硅而且硅锗能够用于半导体膜504。在使用硅锗的情况中，锗的浓度优选约为0.01-4.5atomic％。
然后，进行半导体膜504的激光结晶化。当进行激光结晶化时，理想的是在550℃下对半导体膜504进行4小时的热处理，以在进行激光结晶化之前增强半导体膜504对激光的抵抗性。具有10MHz或更大的重复率的连续波激光或脉冲激光能够用于激光结晶化。
特别地，能够使用已知的连续波气体激光器或固体激光器。作为气体激光器的例子给出Ar激光器、Kr激光器等。下面给出固体激光器的例子：YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、Y2O3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器等。
当进行具有10MHz或更大的重复率的脉冲振荡时，能够使用下述激光器：Ar激光器、Kr激光器、受激准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸气激光器、金蒸气激光器等。
例如，当使用能够连续振荡的固体激光器时，能够通过使用二次谐波到四次谐波的激光照射半导体膜504而获得大晶粒尺寸的晶体。通常，理想的是使用YAG激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。特别地，连续波YAG激光器发射出的激光经非线性光学元件转换为谐波，并获得例如具有约4W-8W输出的激光。优选通过光学系统将激光在受照射表面上成形为矩形或椭圆形，来照射半导体膜504。需要的能量密度约为0.01-100MW/cm2(优选0.1-10MW/cm2)。然后，在扫描速度约10-2000cm/sec的条件下进行照射。在这个实施例中，在能量为5W、长轴上束斑尺寸为400μm、短轴上束斑尺寸为10-20μm和扫描速度为35cm/sec的条件下进行结晶化。
根据上述激光结晶化，能够获得在与扫描方向垂直的方向上宽度约为几百μm并沿扫描方向延伸生长的晶粒。
激光在扫描方向上的束斑宽度越窄，因激光结晶化而使半导体膜504发生剥离的激光能量密度最小值与为获得设计结晶的能量密度值之间的差异(差数(margin))越大。因此，即使由尘埃、污染物等在半导体膜504的表面上产生突起和/或凹陷，也能够使半导体膜504结晶化而不被剥离。因此，理想的是通过调整光学系统尽可能地缩小扫描方向上的束斑宽度。
而且，基膜503的膜厚越厚，越能够释放后面要形成的半导体膜504上的应力；因此，能够增大激光的能量密度的差数。下面表1和图8示出在玻璃衬底上依次层叠缓冲膜、剥离层、基膜和半导体膜形成的样品中利用连续波激光结晶半导体膜时的能量差数。在本说明书中，为方便起见通过使用W(瓦特)来比较所述差数。然而，由于在所有样品中激光的束斑尺寸相同，各样品能量差数之间的数值关系意味着能量密度的差数的相对量关系。
表1
  氧化硅绝缘膜的膜厚[nm]   样品A的差数[W]   样品B的差数[W]
  300   0.5   0.7
  600   1   1.4
  1200   1   1.2
  2000   0.9   1.4
特别地，在各个样品中，使用等离子体CVD法在玻璃衬底上形成100nm厚的氮氧化硅缓冲膜，使用等离子体CVD法在缓冲膜上形成50nm厚的非晶硅剥离层，使用等离子体CVD法在剥离层上形成氧化硅绝缘膜。此外，使用等离子体CVD法在氧化硅绝缘膜上形成50nm厚的氧氮化硅绝缘膜，使用等离子体CVD法在氧氮化硅绝缘膜上形成100nm厚的氮氧化硅绝缘膜。氧化硅绝缘膜、氧氮化硅绝缘膜、氮氧化硅绝缘膜与基膜相对应。而且，使用等离子体CVD法在氮氧化硅绝缘膜上形成66nm厚的非晶硅半导体膜。
在图8中，水平轴示出氧化硅绝缘膜的膜厚，垂直轴示出进行半导体膜的激光结晶化时的差数。注意仅对样品A进行激光结晶化，而对样品B在使用催化元素结晶之后进行激光结晶化。根据表1和图8，能够看出当氧化硅绝缘膜的膜厚为600nm或更小时，膜厚越厚，差数越宽。能够看出当氧化硅绝缘膜的膜厚为600nm或更大时，差数是足够的。因此，氧化硅绝缘膜的膜厚越厚，即使在衬底表面产生突起和/或凹陷时也能越均匀地结晶半导体膜。
半导体膜的膜厚越厚，激光的能量密度的差数越大。因此，半导体膜的膜厚越厚，即使在衬底表面产生突起和/或凹陷时也能越均匀地结晶半导体膜。
在使用连续波激光器时，在垂直于扫描方向的方向上的束斑两端处形成与束斑中心相比晶粒极小的结晶性差的区域(微晶区)。半导体膜的膜厚越厚，越能减小微晶区域的面积。而且，剥离层的膜厚越薄，越能减小微晶区域的面积。因此，理想的是调节半导体膜和剥离层的膜厚以减小微晶区域的面积。可选择地，也能够通过狭缝等遮挡具有低能量密度的束斑区域代替调节半导体膜和剥离层的膜厚，以减小微晶区域的面积。
可以在第一衬底500上不暴露于大气地连续形成缓冲膜501、剥离层502、基膜503和半导体膜504。通过不暴露于大气中连续形成上述层能够阻止大气中的尘埃、污染物或杂质进入各层或各层之间。然而，如果剥离层502中含氢量大，当随后进行例如激光结晶化的热处理时，剥离层502趋于被剥离。因此，如果强调防止剥离层502被剥离，则理想的是在形成剥离层502之后进行热处理以减小剥离层502中的含氢量。
注意可以通过同时使用连续波激光的基波和连续波激光的谐波照射半导体膜、或通过同时使用连续波激光的基波和脉冲激光的谐波照射半导体膜，进行激光结晶化。
可选择地，可以在含有惰性气体(例如稀有气体或氮气)的气氛中用激光照射半导体膜。因此，能够抑制由于激光照射产生的半导体膜的表面粗糙和能够抑制由于界面能级密度的变化产生的TFT的阈值电压的波动。
通过上面提到的激光照射增强了半导体膜504的结晶性。注意可以通过溅镀法、等离子体CVD法、热CVD法等预先形成多晶半导体。
注意通过进行硅化物气体的辉光放电分解能够获得非晶半导体。作为典型硅化物气体的例子给出SiH4和Si2H6。可以使用用氢气或氢气和氦气稀释的硅化物气体。
注意半非晶半导体定义为包括具有介于非晶半导体和具有晶体结构的半导体(包括单晶和多晶)之间的中间结构的半导体的膜。这种半非晶半导体是具有自由能稳定的第三种情形的半导体和具有短程有序和晶格畸变结晶半导体，其晶粒尺寸设为0.5nm-20nm，并能通过分散在非单晶半导体中存在。半非晶半导体的拉曼光谱向小于520cm-1的低波数侧移动。在X射线衍射中观察到由硅晶格产生的(111)或(220)衍射峰。至少含有latomic％或更多的氢或卤素以终止悬挂键。这里，为方便起见将这种半导体称为半非晶半导体(SAS)。而且，通过含有稀有气体元素(例如氦、氩、氪或氖)进一步促进晶格畸变能够获得稳定性提高的更好的半非晶半导体。
而且，通过进行硅化物气体的辉光放电分解能够获得SAS。除了典型的硅化物气体SiH4外，还能够使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。而且，通过使用由氢或添加有稀有气体元素氦、氩、氪和氖中的一种或多种的氢稀释的硅化物气体，易于形成SAS。硅化物气体优选以2-1000倍的稀释比稀释。而且，可以通过在硅化物气体中混合碳化物气体(例如CH4或C2H6)、锗气体(例如GeH4、GeF4)或F2等使硅化物气体的能带宽度调整为1.5eV-2.4eV或0.9eV-1.1eV。
例如，在使用添加H2的SiH4气体或使用添加F2的SiH4气体的情形中，使用所形成的半非晶半导体制造TFT。此时，TFT的亚阈值系数(S值)可设为0.35V/sec或更小，典型地为0.25V/sec-0.09V/sec，迁移率可设为10cm2/Vsec。例如，当以使用半非晶半导体的上述TFT形成19级环形振荡器时，在3-5V电源电压下能够获得1MHz或者更高、优选100MHz或更高的重复率特性。而且，在3-5V电源电压下，倒相器每级的延迟时间可设为26ns，优选0.26ns或更小。
如图3B中所示，图形化结晶半导体膜504以形成岛状半导体膜505-507。然后，形成栅绝缘膜508以覆盖岛状半导体膜505-507。栅绝缘膜508能够通过等离子体CVD法、溅射法等形成为含有氮化硅、氧化硅、氧氮化硅或氮氧化硅的膜的单层或叠层。在叠层的情形中，例如，优选采用在衬底上层叠氧化硅膜、氮化硅膜和氧化硅膜的三层结构。
如图3C中所示，形成栅电极510-512。在这个实施例中，通过溅射法顺序层叠掺杂提供n型导电性的杂质的硅、WN和W。此后，将抗蚀剂513用做掩模通过蚀刻以形成栅电极510-512。当然，栅电极510-512的材料、结构和制造方法不限定于此并能任意选择。例如，可以采用掺杂有提供n型导电性的杂质的硅和NiSi(硅化镍)的层叠结构、掺杂有提供n型导电性的杂质的Si(硅)和WSix(硅化钨)的层叠结构、以及TaN(氮化钽)和W(钨)的层叠结构。可选择地，栅电极510-512可以使用各种导电材料形成为单层。
而且，可以使用氧化硅等制得的掩模代替抗蚀剂掩模。在这种情况下，增加通过图形化形成由氧化硅、氮氧化硅等制得的掩模(称为硬掩模)的步骤。然而，蚀刻期间掩模膜厚的损失小于抗蚀剂掩模的情形；因此，能够形成具有预期宽度的栅电极510-512。可选择地，可以不使用抗蚀剂513通过小滴释放法选择性地形成栅电极510-512。
可以根据导电膜的功能可选择各种材料用于导电材料。当同时形成栅电极和天线时，可以考虑其功能来选择材料。
注意当通过蚀刻形成栅电极510-512时，将或Cl2气体或CF4、Cl2和O2的混合气体用做蚀刻气体；然而，蚀刻气体不限于此。
如图3D中所示，抗蚀剂514覆盖用于成为p沟道TFT的岛状半导体膜506，并且以栅电极510-512为掩模在岛状半导体膜505-507中掺入提供n型导电性的杂质元素(典型地，P(磷)或As(砷))以形成低浓度区(第一掺杂步骤)。在剂量为1×1013/cm2-6×1013/cm2和加速电压为50-70keV的条件下进行第一掺杂步骤；然而，第一掺杂步骤的条件不限于此。根据第一掺杂步骤透过栅绝缘膜508进行掺杂，在岛状半导体膜505-507中形成一对低浓度杂质区516和一对低浓度杂质区517。注意可以不用抗蚀剂覆盖要成为p沟道TFT的岛状半导体膜506进行第一掺杂步骤。
如图3E中所示，再次形成抗蚀剂518以覆盖岛状半导体膜505和507，其在通过灰化等除去抗蚀剂514后将成为n沟道TFT。将栅电极511用做掩模将提供p型导电性的杂质元素(典型地，B(硼))以高浓度掺入岛状半导体膜506(第二掺杂步骤)。在剂量为1×1016/cm2-3×1016/cm2和加速电压为20-40keV的条件下进行第二掺杂步骤。根据第二掺杂步骤，透过栅绝缘膜508进行掺杂，并在岛状半导体膜506中形成一对高浓度杂质区519。
如图4A中所示，在通过灰化等除去抗蚀剂518后形成绝缘膜520以覆盖栅绝缘膜508和栅电极510-512。在这个实施例中，通过等离子体CVD法形成100nm厚的氧化硅膜。此后，通过深蚀刻法部分蚀刻绝缘膜520和栅绝缘膜508，接着，如图4B中所示自对准地形成侧壁522-524以与栅电极510-512的侧壁相接触。CHF3和He的混合气体用做蚀刻气体。注意侧壁522-524不局限于此。
在形成绝缘膜520时也在第一衬底500的背侧上形成绝缘膜的情形中，可以选择性地蚀刻形成在背侧上的绝缘膜并使用抗蚀剂将其除去。此时，当通过深蚀刻法形成侧壁522-524时，要使用的抗蚀剂可同时腐蚀要被除去的绝缘膜520和栅绝缘膜508。
如图4C中所示，再次形成抗蚀剂525以覆盖将成为p沟道TFT的岛状半导体膜506，并将栅电极510、512和侧壁522、524用做掩模以高浓度掺入提供n型导电性(典型地，P或As)的杂质元素(第三掺杂步骤)。在剂量为1×1013/cm2-5×1015/cm2和加速电压为60-100keV的条件下进行第三掺杂步骤。根据第三掺杂步骤，在岛状半导体膜505和507中形成一对高浓度杂质区527和一对高浓度杂质区528。
注意在随后掺入提供n型导电性的高浓度杂质并在侧壁522和524下形成低浓度杂质区或非掺杂补偿区(offset region)时，侧壁522和524充当掩模。因此，当为了控制低浓度杂质区或补偿区的宽度而形成侧壁522和524时，优选通过适当改变深蚀刻法的条件或绝缘膜520的膜厚来调节侧壁522和524的尺寸。
接着，在通过灰化等除去抗蚀剂525后可以通过热处理激活杂质区。例如，可以在形成50nm厚的氮氧化硅膜之后，在氮气气氛中进行550℃、4个小时的热处理。
此外，在形成100nm厚的含氢的氮化硅膜之后，可以通过在氮气气氛中进行410℃、1个小时的热处理来进行岛状半导体膜505-507的氢化步骤。可选择地，可以通过在含氢的气氛中在300-450℃的温度下进行1-12个小时的热处理来进行岛状半导体膜505-507的氢化步骤。作为其它的氢化方式，可以进行等离子体氢化(使用等离子体激发的氢)。经过氢化步骤，悬挂键被热激发的氢终止。虽然在后续步骤中将半导体元件粘贴到柔性第二衬底548后由于柔性第二衬底548的弯曲在岛状半导体膜505-507中产生了缺陷，然而岛状半导体膜505-507的氢浓度设为1×1019原子/cm3-1×1022原子/cm3、优选1×1019/cm3-5×1020/cm3，使得所述缺陷被岛状半导体膜505-507中含有的氢终止。可选择地，在岛状半导体膜505-507中也可含有卤素以终止缺陷。
通过上面的一系列步骤形成n沟道TFT 529、p沟道TFT 530和n沟道TFT 531。在上面的制造步骤中，适当改变深蚀刻方法的条件或绝缘膜520的膜厚并调节侧壁522和524的尺寸；因此，能够形成具有0.2μm-2μm的沟道长度的TFT。注意本实施例中n沟道TFT 529、531和p沟道TFT 530采用顶栅结构；然而，也可以采用底栅结构(反向交错结构(reverse stagger structure))。
而且，此后可以形成保护n沟道TFT 529、531和p沟道TFT 530的钝化膜。理想的是使用能够阻止碱金属或碱土金属进入n沟道TFT529、531和p沟道TFT 530的氮化硅、氧氮化硅、氮化铝、氧化铝、氧化硅等用做钝化膜。特别地，例如600nm厚的氮氧化硅膜能够用做钝化膜。此时，在形成氮氧化硅膜之后可以进行氢化处理步骤。以此种方式，可以在n沟道TFT529、531和p沟道TFT 530上依次层叠氮氧化硅膜、氮化硅和氮氧化硅的三层绝缘膜；然而，结构和材料不限于此。基膜503和采用上述结构的钝化膜覆盖n沟道TFT 529、531和p沟道TFT 530。因此，能够阻止碱金属(例如Na)或碱土金属扩散进入用做半导体元件的岛状半导体膜505-507并对半导体元件性能产生负面影响。
如图4D中所示，形成第一层间绝缘膜533以覆盖n沟道TFT 529、531和p沟道TFT 530。例如聚酰亚胺、丙烯酸或聚酰胺的耐热有机树脂能够用做第一层间绝缘膜533。除上述有机树脂外，能够使用低介电常数材料(低k材料)、硅氧烷基材料等。硅氧烷基树脂可包括至少含有氢的有机基团(例如烷基或芳香烃)、氟基团或至少含有氢的有机基团和氟基团作为取代基。当形成第一层间绝缘膜533时，根据材料能够采用旋转涂覆法、浸渍法、喷涂法、小滴释放法(喷墨法、丝网印刷法、胶印法等)、刮片法、辊涂法、幕式淋涂(curtain coating)设备、刮刀涂敷法等。而且，可以使用无机材料，此时能够使用氧化硅、氮化硅、氮氧化硅、PSG(磷玻璃)、BPSG(磷硼玻璃)、氧化铝膜等。注意第一层间绝缘膜533可以通过层叠这些绝缘膜形成。
而且，本实施例中在第一层间绝缘膜533上形成第二层间绝缘膜534。例如DLC(类金刚石碳)或氮化碳(CN)的含有碳的膜、或者氧化硅膜、氮化硅膜、氧氮化硅膜等能够用做第二层间绝缘膜534。等离子体CVD法、大气压等离子体法等能够用做制造方法。可选择地，可以使用光敏或非光敏有机材料(例如聚酰亚胺、丙烯酸树脂、聚酰胺)、抗蚀剂、苯并环丁烯或硅氧烷基树脂。
注意由于第一层间绝缘膜533或第二层间绝缘膜534和后续形成的构成布线535-539的导电材料等之间的热膨胀系数之间的差异，产生了应力。根据应力可以在第一层间绝缘膜533或第二层间绝缘膜534中混合填料以阻止第一层间绝缘膜533或第二层间绝缘膜534被剥离或破裂。
如图4D中所示，在第一层间绝缘膜533或第二层间绝缘膜534中形成接触孔以形成连接到n沟道TFT 529、531和p沟道TFT 530的布线535-539。开接触孔时使用CHF3和He的混合气体作为蚀刻气体；然而，蚀刻气体不限于此。本实施例中布线535-539由铝形成。注意可以使用溅射法、采用Ti、TiN、Al-Si、Ti和TiN依次层叠的五层结构形成布线535-539。
注意图形化布线期间将Si混入Al能够阻止在烘烤抗蚀剂时产生突起。可选择地，可以混入约0.5％的Cu代替Si。而且，通过用Ti或TiN夹住Al-Si层可以进一步增强抵抗突起形成的能力。理想的是在图形化时使用上面的氮氧化硅硬掩模等。注意布线的材料和制造方法不限于此，也可以采用用于上面的栅电极510-512的材料。
注意，分别地，布线535和536连接到n沟道TFT 529的高浓度杂质区527，布线536和537连接到p沟道TFT 530的高浓度杂质区519，且布线538和539连接到n沟道TFT 531的高浓度杂质区528。
如图4E中所示，在第二层间绝缘膜534上形成第三层间绝缘膜540以覆盖布线535-539。第三层间绝缘膜540具有暴露出布线535的部分的开口。而且，能够使用有机树脂膜、无机绝缘膜或硅氧烷基绝缘膜形成第三层间绝缘膜540。例如，丙烯酸树脂、聚酰亚胺、聚酰胺等能够用作有机树脂膜，氧化硅、氧氮化硅等能够用作无机绝缘膜。注意用于形成开口的掩模能够通过小滴释放法或印刷法形成。可选择地，第三层间绝缘膜540自身也能够通过小滴释放法或印刷法形成。
在第三层间绝缘膜540上形成天线541。含有诸如Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn和Ni中的一种或多种的金属和金属化合物的导电材料能够用做天线541。天线541连接到布线535。注意在图4E中天线541直接连接到布线535；然而，采用本发明的制造方法的ID芯片的结构不局限于这种结构。例如，可以使用另外形成的布线电连接天线541和布线535。
可以使用印刷法、光刻法、电镀法、气相淀积法、小滴释放法等形成天线541。本实施例中天线541由单层导电膜形成；然而，天线541也能够由多个导电膜的叠层形成。
能够通过使用印刷法或小滴释放法形成天线541而无需曝光掩模。而且，印刷法或小滴释放法不会浪费在光刻法中蚀刻除去的材料。而且，由于不需要使用用于曝光的昂贵的掩模，能够减小在制造ID芯片上花费的成本。
例如当使用小滴释放法或各种印刷法时，也能够使用通过用Ag涂覆Cu获得的导电颗粒等。注意，使用小滴释放法形成天线541时，理想的是对第三层间绝缘膜540的表面进行处理以增强天线541的粘接。
特别地，能够给出下述方法作为增强粘接的处理的例子：由于对第三层间绝缘膜540的催化作用而能够增强导电膜或绝缘膜的粘接的金属或金属化合物的方法；将与要形成的导电膜或绝缘膜具有高粘接性的有机基绝缘膜、金属或金属化合物粘贴到第三层间绝缘膜540的表面的方法；通过在大气压或减压下对第三层间绝缘膜540的表面进行等离子体处理而改善表面的方法。而且，除了钛或氧化钛之外，作为与上述导电膜或绝缘膜具有高粘接性的金属的例子能够给出3d过渡元素Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu或Zn等。而且，作为金属化合物的例子给出上述金属的氧化物、氮化物、氮氧化物等。作为上面的有机基绝缘膜的例子给出例如聚酰亚胺、硅氧烷基树脂等。
当粘贴到第三层间绝缘膜540的金属或金属化合物具有导电性时，控制薄层电阻以使得天线541能够正常工作。特别地，导电金属或金属化合物的平均厚度可以限制为例如1-10nm，或者金属或金属化合物可以由于氧化而部分地或全部绝缘。可选择地，可以通过蚀刻选择性除去除了需要高粘接性的区域之外的粘贴的金属或金属化合物。可以使用小滴释放法、印刷法、溶胶-凝胶法等仅将金属或金属化合物选择性地粘贴到特定区域，以代替预先将其粘贴到衬底的整个表面。注意金属或金属化合物不必是位于第三层间绝缘膜540的表面上的完全连续膜的状态，并且它可以处于一定程度的分散状态。
如图5A中所示，在第三层间绝缘膜540上形成保护层543以覆盖天线541。使用在后来通过蚀刻除去剥离层502时，能够保护n沟道TFT529、531、p沟道TFT 530和布线535-539的材料形成保护层543。例如。能够通过在整个表面涂覆可溶于水或酒精的环氧基、丙烯酸基或硅基树脂形成保护层543。
本实施例中，通过旋转涂覆法涂覆30μm膜厚的水溶性树脂(Toagosei有限公司制造的VL-WSHL10)并进行2分钟的曝光以进行临时固化。此后，其背侧在UV射线中暴露2.5分钟，其前侧暴露10分钟，即用12.5分钟的曝光时间完全固化。由此，形成保护层543。在层叠多层有机树脂的情形中，担心在涂覆或烘烤期间，部分有机树脂溶解或粘接性变得太高，这取决于有机树脂中使用的溶剂。因此，在使用可溶于用于第三层间绝缘膜540和保护层543的相同溶剂中的有机树脂的情形中，优选形成无机绝缘膜(氮化硅膜、氧氮化硅膜、AlNx膜、AlNxOy膜)以覆盖第三层间绝缘膜540，从而在后续步骤中平滑地除去保护层543。
如图5B中所示，形成槽546以使ID芯片分别隔离。优选槽546具有足以暴露出剥离层502的深度。能够使用划片法、划线(scribing)法、光刻法等形成槽546。注意当形成在第一衬底500上的ID芯片不需要隔离时不必形成槽546。
如图5C中所示，通过蚀刻除去剥离层502。本实施例中，卤化氟用做蚀刻气体，且该气体流过槽546。本实施例中，例如在温度为350℃、流量为300sccm、气压为799.8Pa、时间为3个小时的条件下使用ClF3(三氟化氯)进行蚀刻。可选择地，可以使用混有氮的ClF3气体。使用例如ClF3的氟化卤选择性蚀刻剥离层502，第一衬底500能够从n沟道TFT 529、531和p沟道TFT 530剥离。注意氟化卤可以是气体或液体。
如图6A中所示，使用粘接剂547将剥离的n沟道TFT 529、531和p沟道TFT 530粘贴到第二衬底548上以除去保护层543。能够粘贴第二衬底548和基膜503的材料用做粘接剂547。各种可固化的粘接剂，例如诸如反应固化粘接剂、热硬化粘接剂和UV固化粘接剂的光固化粘接剂、厌氧性粘接剂等能够用做粘接剂547。
例如，玻璃衬底(例如硼硅酸钡玻璃或硼硅酸铝玻璃)、有机材料(例如柔性的纸或塑料)能够用做第二衬底548。可选择地，柔性无机材料也可用做第二衬底548。具有极性基团的聚降冰片(polynorbornene)烯制成的ARTON(由JSR制造)能用做塑料衬底。此外，作为例子能够给出以下材料制成的塑料衬底：聚酯，典型的有聚对苯二甲酸乙二酯(PET)、聚醚砜(PES)、聚奈二甲酸乙二酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚-醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚丙烯酸酯(PAR)、聚对苯二甲酸丁二酯(PBT)、聚酰亚胺、丙烯腈-丁二烯-苯乙烯树脂、聚氯乙烯、聚丙烯、聚醋酸乙烯酯、丙烯酸树脂等。理想的是第二衬底548具有大约2-30W/mK的高热传导率，以扩散集成电路中产生的热量。
如图6B中所示，在天线541和第三层间绝缘膜540上涂覆粘接剂552以粘贴覆盖部件553。覆盖部件553能够使用与第二衬底548相同的材料。粘接剂552的厚度优选例如10-200μm。
而且，能够粘贴覆盖部件553、天线541和第三层间绝缘膜540的材料用做粘接剂552。各种可固化的粘接剂，例如诸如反应固化粘接剂、热硬化粘接剂、UV固化粘接剂的光固化粘接剂；厌氧性粘接剂等能够用做粘接剂552。
注意本实施例中使用粘接剂552将覆盖部件553粘贴到天线541和第三层间绝缘膜540上；然而，本发明不局限于此，ID芯片并非必须使用覆盖部件553。例如，通过用树脂等覆盖天线541和第三层间绝缘膜540可以增强ID芯片的机械强度。可选择地，可以如图6A中所示不使用覆盖部件553结束步骤。
通过上面提及的步骤，完成ID芯片。根据上面的制造方法，能够在第二衬底548和覆盖部件553之间形成总膜厚为0.3μm或更大-3μm或更小，典型地约2μm的非常薄的集成电路。注意集成电路的厚度除了包括半导体元件本身的厚度之外，还包括形成在粘接剂547和552之间的各绝缘膜和层间绝缘膜的厚度；然而，不包括天线的厚度。而且，ID芯片中包括的集成电路能够形成为占有面积大约在5mm平方(25mm2)或以下，优选约0.3mm平方(0.09mm2)-4mm平方(16mm2).
注意通过在靠近第二衬底548和覆盖部件553之间中心的位置放置集成电路能够增强ID芯片的机械强度。特别地，当第二衬底548和覆盖部件553之间的距离设为“d”时，理想的是控制粘接剂547和粘接剂552的厚度使得集成电路厚度方向的中心与第二衬底548之间的距离“x”满足下面公式1中示出的公式。
[公式1] 1 2 d - 30 &mu;m < x < 1 2 d + 30 &mu;m
而且，优选减小粘接剂547和552的厚度以使距离“x”满足下面公式2中示出的公式。
[公式2] 1 2 d - 10 &mu;m < x < 1 2 d + 10 &mu;m
如图7中所示，可以调整基膜503、第一层间绝缘膜533、第二层间绝缘膜534或第三层间绝缘膜540的厚度，使得集成电路中TFT的岛状半导体膜505-507到基膜503的下部的距离(tunder)、与从岛状半导体膜505-507到第三层间绝缘膜540的上部的距离(tover)之间的距离相同或大致相近。因此，能够释放半导体膜上的应力，并因此通过在集成电路的中心设置岛状半导体膜505-507能够阻止裂纹的产生。
在有机树脂用做与基膜503接触的粘结剂547以保证ID芯片的柔性的情形中，通过将氮化硅膜或氧氮化硅膜用做基膜503，能够阻止碱金属(例如Na)或碱土金属从有机树脂扩散进入岛状半导体膜505-507。
当物体的表面为弯曲表面，并且由此弯曲粘贴到弯曲表面的ID芯片的第二衬底548使其具有沿母线的曲表面(例如圆锥形表面或圆柱形表面)时，希望母线的方向与n沟道TFT 529、531和p沟道TFT 530的载流子移动方向一致。根据上述结构，即使第二衬底548是弯曲的，也能够抑制由其对n沟道TFT 529、531和p沟道TFT 530的特性的负面影响。而且，岛状半导体膜505-507在集成电路中占有的面积比为1％-30％，因此，即使第二衬底548是弯曲的，也能够抑制其对n沟道TFT 529、531和p沟道TFT 530的特性的负面影响。
注意通常用于ID芯片的无线电波的重复率一般为13.56MHz或2.45GHz，并且增强形成ID芯片的多功能性使得能够探测具有所述重复率的无线电是及其重要的。
而且，本实施例示出的ID芯片具有的优点在于与使用半导体衬底形成的ID芯片相比，无线电波不太可能被屏蔽且能够阻止由于无线电波的屏蔽引起的信号减弱。因此，由于半导体衬底不是必需的，所以能够明显减小ID芯片的成本。例如，比较使用直径为12英寸的半导体衬底的情形和使用尺寸为730×920mm2的玻璃衬底的情形。前者半导体衬底的面积约为73,000mm2。后者玻璃衬底的面积约为672,000mm2，其相当于半导体衬底的9.2倍。当忽略用于分割具有约672,000mm2的面积的玻璃衬底浪费的面积时，能够计算出能够形成约672,000个1mm2尺寸的ID芯片。这个数字相当于半导体衬底的9.2倍。而且，使用尺寸为730×920mm2的玻璃衬底时比使用直径为12英寸的半导体衬底时需要的步骤更少，用于ID芯片的大规模生产的设备投资额能够减小至三分之一。而且，根据本发明，在剥离集成电路之后能够回收使用玻璃衬底。因此，即使当考虑用于弥补破裂的玻璃衬底的费用或清洗玻璃衬底的表面的费用时，与使用半导体衬底的情形相比仍能够显著地减小成本。即使不回收扔弃的玻璃衬底，尺寸为730×920mm2的玻璃衬底的成本仍约为直径为12英寸的半导体衬底的一半；因此，可以看出显著地减小了ID芯片的成本。
因此，认识到使用尺寸为730×920mm2的玻璃衬底与使用直径为12英寸的半导体衬底相比，ID芯片的价钱减小到约三十分之一。由于也期望应用一次性的ID芯片，采用能够显著地减小成本的本发明的制造方法的ID芯片对于上述应用非常有效。
[实施例2]
本实施例描述样品的光学显微图，其中在通过使用连续波激光进行半导体膜的激光结晶化而使其结晶之后蚀刻剥离层。
如下形成本实施例使用的样品：通过在玻璃衬底上依次层叠缓冲膜、剥离层、基膜和半导体膜；然后使用催化元素使半导体膜结晶；进一步使用连续波激光部分结晶半导体膜；然后通过蚀刻除去结晶的半导体膜。然后，通过划线形成槽，并由此暴露并部分蚀刻剥离层。
特别地，使用溅射法在玻璃衬底上形成100nm厚的氮氧化硅缓冲膜，且使用等离子体CVD法在缓冲膜上形成50nm厚的非晶硅剥离层以形成每个样品。而且，在剥离层上形成由氮氧化硅绝缘膜、氧氮化硅绝缘膜、和氮氧化硅绝缘膜依次层叠的基膜。上面提到的各绝缘膜通过使用等离子体CVD法形成，厚度依次为100nm、50nm和100nm。而且，使用等离子体CVD法在基膜上形成非晶硅半导体膜。
由N2稀释的ClF3用做蚀刻气体，蚀刻气体流过槽。ClF3的流量设为100sccm；分压为799.8Pa；N2的流量为250sccm；分压，226.6Pa；蚀刻期间温度条件设为100℃，0.5个小时。
图9至图11示出在部分蚀刻剥离层后各个样品的光学显微图。显微图的放大倍数是200倍，图9对应于66nm厚的半导体膜样品；图10对应于100nm厚的半导体膜样品；图11对应于150nm厚的半导体膜样品。连续波Nd:YVO4激光器用于半导体膜的激光结晶化，激光设为二次谐波(532nm)、扫描速度35cm/sec、束斑尺寸是长轴为400μm和短轴为10-20μm。而且，关于激光能量，图9中示出的样品设为5.0W，图10中设为6.1W，图11中设为6.1W。
在图9至图11中，区域A对应于连续波激光照射的区域，区域B对应于激光未照射的区域。在显微图的水平方向上形成一段槽，并且从槽延伸的黑色部分对应于通过蚀刻剥离剥离层的区域801，其它区域对应于剥离层未剥离的区域802。
在图9至图11示出的显微图中，区域A中垂直于剥离层被剥离的区域801的槽的方向的宽度称为“Wa”，区域B中垂直于剥离层被剥离的区域801的槽的方向的宽度称为“Wb”。图9情况中Wa/Wb约为2.29；图10，3.36；图11，3.36。因此，根据图9至图11，能够看出所有样品中，在区域A中的剥离层被剥离的区域801比区域B中的宽。因此，能够看出下层中的剥离层通过半导体膜的结晶化被结晶了，并由此蚀刻率得到增强。
[实施例3]
参照图12A描述在通过图形化导电膜同时形成连接到TFT的布线和天线的情形中ID芯片的结构。图12A示出本实施例中ID芯片的截面示意图。
在图12A中，TFT1401包括：岛状半导体膜1402、与岛状半导体膜1402相接触的栅绝缘膜1403、与岛状半导体膜1402重叠且其间夹有栅绝缘膜1403的栅电极1404。而且，第一层间绝缘膜1405和第二层间绝缘膜1406覆盖TFT 1401。注意本实施例中第一层间绝缘膜1405和第二层间绝缘膜1406两层层间绝缘膜覆盖TFT 1401；然而，本实施例不局限于这种结构。TFT1401可以由单层层间绝缘膜覆盖，或由三层或更多层层叠的层间绝缘膜覆盖。
形成在第二层间绝缘膜1406上的布线1407通过形成在第一层间绝缘膜1405和第二层间绝缘膜1406中的接触孔连接到岛状半导体膜1402。
而且，在第二层间绝缘膜1406上形成天线1408。通过在第二层间绝缘膜1406上形成导电膜并图形化该导电膜，可以同时形成布线1407和天线1408。通过同时形成天线1408和布线1407能够减少制造ID芯片的步骤的数目。
接着，参照图12B描述通过图形化导电膜同时形成TFT的栅电极和天线的情形下ID芯片的结构。图12B示出本实施例的ID芯片的截面示意图。
在图12B中，TFT 1411包括岛状半导体膜1412、与岛状半导体膜1412重叠的栅绝缘膜1413、和与岛状半导体膜1412重叠且其间夹有栅绝缘膜1403的栅电极1414。而且，在栅绝缘膜1413上形成天线1418。栅电极1414和天线1418能够通过在栅绝缘膜1413上形成导电膜并图形化该导电膜而同时形成。通过同时形成天线1418和栅电极1414能够减少制造ID芯片的步骤的数目。
[实施例4]
本实施例描述一种ID芯片的结构，其中形成在不同衬底上的天线和集成电路相互电连接。
图13示出本实施例的ID芯片的截面示意图。在图13中，在第三层间绝缘膜1204上涂覆粘接剂1203以覆盖电连接到TFT 1201的布线1202。然后，通过粘接剂1203将覆盖部件1205粘贴到第三层间绝缘膜1204上。
预先在覆盖部件1205中形成天线1206。本实施例中，使用各向异性的导电树脂作为粘接剂1203将天线1206电连接到布线1202。
各向异性的导电树脂是在树脂中分散有导电材料的材料。例如，诸如环氧基、聚氨脂基、丙烯酸基树脂的热固化树脂；如聚乙烯基和聚丙烯基树脂的热塑性树脂；硅氧烷基树脂等能够用做这种树脂。而且，例如，诸如涂有Ni、Au等的聚苯乙烯、环氧树脂等的塑料颗粒；诸如Ni、Au、Ag、焊料的金属颗粒；微粒或纤维碳；涂有Au的纤维Ni等能够用做导电材料。理想的是根据天线1206和布线1202之间的间隙决定导电材料的尺寸。
可选择地，可以通过对各向异性的导电树脂施加超声波或通过由紫外线照射固化各向异性的导电树脂以挤压天线1206和布线1202使其互相粘贴。
注意本实施例示出用各向异性的导电树脂制得的粘接剂1203将天线1206电连接到布线1202的例子。然而，本发明不局限于这种结构。可以使用各向异性的导电膜代替粘接剂1203并通过挤压各向异性的导电膜将天线1206电连接到布线1202。
[实施例5]
本实施例描述采用根据本发明的制造方法制造的ID芯片的结构。
图14A是示出ID芯片的一种模式的透视图。参考数字920表示集成电路；921表示天线，并且天线921电连接到集成电路920。参考数字922表示衬底；923表示覆盖部件，并且在衬底922和覆盖部件923之间夹有集成电路920和天线921。
接着，图14B是示出图14A中示出的ID芯片的一种功能结构模式的框图。
在图14B中，参考数字900表示天线；901表示集成电路。而且，参考数字903表示形成在天线900的两个端子之间的电容器。集成电路901包括解调电路909、调制电路904、整流电路905、微处理器906、存储器907和用于向天线900提供载荷调制(load modualtion)的开关908。注意可以采用多个存储器代替使用一个存储器907，且能够使用例如SRAM、快速存储器和ROM的存储器或FRAM(注册商标)。
通过电磁感应在天线900中将从读取器/写入器发射出的无线电波信号调制为交流电信号。交流电信号被解调电路909解调且解调信号传送到下一级——微处理器906。而且，使用交流电信号在整流电路905中产生电源电压并提供到下一级——微处理器906。根据输入信号在微处理器中906进行各种算法处理。微处理器906中使用的程序、数据等存储在存储器907中，此外，存储器907也能用做算法处理期间的工作区。
当数据从微处理器906传送到调制电路904时，调制电路904控制开关908且载荷调制可根据数据提供给天线900。读取器/写入器接收由无线电波提供到天线900的载荷调制从而使得能够从微处理器906读取数据作为结果。
注意ID芯片不需具有微处理器906。而且，信号传送类型不局限于图14B中示出的电磁感应型，也可使用其它传送类型，例如电磁耦合型或微波型。
[实施例6]
本实施例描述采用根据本发明的制造方法制造的半导体器件的TFT结构。
图15A是示出本实施例中的TFT的截面示意图。参考数字701表示n沟道TFT；702表示p沟道TFT。作为例子更详细描述n沟道TFT701的结构。
n沟道TFT 701具有作为有源层的岛状半导体膜705。岛状半导体膜705包括用做源区和漏区的杂质区703a和703b、夹在杂质区703a和703b之间的沟道形成区704、和夹在杂质区703a、703b和沟道形成区704之间的LDD(轻掺杂漏)区710a、710b。而且，n沟道TFT701包括覆盖岛状半导体膜705的栅绝缘膜706，栅电极707和由绝缘膜形成的两个侧壁708和709。
注意本实施例中栅电极707具有两个导电层707a和707b；然而，本发明不局限于这种结构。栅电极707可以由一层导电膜形成或由两或多层导电膜形成。栅电极707与包括在岛状半导体膜705中的沟道形成区704重叠，且两者之间夹有栅绝缘膜706。而且，侧壁708和709与包括在岛状半导体膜705中的两个LDD区710a和710b重叠，且两者之间夹有栅绝缘膜706。
例如，能够通过蚀刻100nm厚的氧化硅膜形成侧壁708，和通过蚀刻200nm厚的LTO(低温氧化物)膜形成侧壁709。本实施例中，通过等离子体CVD法形成用做侧壁708的氧化硅膜，和通过低压CVD法形成用做侧壁709的LTO膜。注意可以在氧化硅膜中混入氮；然而，使得氮原子的数目少于氧原子的数目。
使用栅电极707作为掩模在岛状半导体膜705中掺入N型杂质。然后，形成侧壁708和709并使用侧壁708和709作为掩模在岛状半导体膜705中掺入n型杂质；因此，能够分开形成杂质区703和LDD区710。
注意除了包括在p沟道TFT 702中的岛状半导体膜711的结构之外，p沟道TFT 702具有与n沟道TFT 701大致相同的结构。岛状半导体膜711没有LDD区，但具有杂质区712a、712b和夹在杂质区712a、712b之间的沟道形成区713。然后，向杂质区712掺入p型杂质。注意图15A示出了不具有LDD区的p沟道TFT 702的例子；然而，本发明不局限于这种结构。p沟道TFT 702可以具有LDD区。
图15B示出图15A中示出的TFT中一个侧壁的情形。图15B中示出的n沟道TFT 721和p沟道TFT 722分别具有一个侧壁728或729。例如，通过蚀刻100nm厚的氧化硅膜能够形成侧壁728和729。本实施例中，通过等离子体CVD法形成用做侧壁728的氧化硅膜。注意可以在氧化硅膜中混入氮；然而，使得氮原子的数目少于氧原子的数目。
图15C示出底栅TFT的结构。参考数字741表示n沟道TFT；742表示p沟道TFT。作为例子更详细描述n沟道TFT 741的结构。
在图15C中，n沟道TFT 741具有岛状半导体膜745。岛状半导体膜745包括用做源区或漏区的杂质区743a和743b、夹在杂质区743a和743b之间的沟道形成区744、和夹在杂质区743a、743b和沟道形成区744之间的LDD(轻掺杂漏)区750a和750b。而且，n沟道TFT 741包括栅绝缘膜746、栅电极747和绝缘膜形成的沟道保护膜748。
栅电极747与包括在岛状半导体膜745中的沟道形成区744重叠，且两者之间夹有栅绝缘膜746。形成栅电极747之后形成栅绝缘膜746，并且形成栅绝缘膜746之后形成岛状半导体膜745。而且，沟道保护膜748与栅绝缘膜746重叠，且两者之间夹有沟道形成区744。
例如，通过蚀刻100nm厚的氧化硅膜能够形成沟道保护膜748。本实施例中，通过等离子体CVD法形成用做沟道保护膜748的氧化硅膜。注意可以在氧化硅膜中混入氮；然而，使得氮原子的数目少于氧原子的数目。
使用抗蚀剂掩模在岛状半导体膜745中掺入N型杂质。然后，形成沟道保护膜748并使用沟道保护膜748作为掩模在岛状半导体膜705中掺入n型杂质；因此，能够分开形成杂质区743和LDD区750。
注意除了包括在p沟道TFT742中的岛状半导体膜751的结构之外，p沟道TFT 742具有与n沟道TFT 741大致相同的结构。岛状半导体膜751没有LDD区，但具有两个杂质区752和夹在杂质区752之间的沟道形成区753。然后，向杂质区752掺入p型杂质。注意图15C示出不具有LDD区的p沟道TFT742的例子；然而，本发明不局限于这种结构。p沟道TFT742可以具有LDD区，n沟道TFT741可以不具有LDD区。
[实施例7]
本实施例描述使用大尺寸衬底制造多个半导体器件的方法。注意作为一种半导体器件的例子给出ID芯片描述本实施例。
首先，在耐热衬底上形成集成电路401和天线402，然后如图16A所示使用粘接剂404将它们粘贴到另外提供的衬底403上。注意图16A示出将集成电路401和天线402成对粘贴到衬底403的情形；然而，本发明不局限于这种结构。可以部分连接要剥离的成对的集成电路401和天线402从而使得它们在同一时间被粘贴到衬底403。
如图16B中所示，将覆盖部件405粘贴到衬底403以使集成电路401和天线402夹在其间。此时，在衬底403上涂覆粘接剂406以覆盖集成电路401和天线402。通过将覆盖部件405粘贴到衬底403能够获得图16C中示出的情形。注意图16C示出集成电路401和天线402且它们可以透过覆盖部件405被观察到。
如图16D中所示，通过划片或划线使集成电路401和天线402分离从而完成ID芯片407。
注意本实施例示出同时剥离天线402和集成电路401的例子；然而，本实施例不局限于这种结构。通过预先在衬底403上形成天线402，在将集成电路401粘贴到衬底403上时可以将集成电路401电连接到天线402。在将集成电路401粘贴到衬底403上之后，可以粘贴天线402使其电连接到集成电路401。可选择地，通过预先在覆盖部件405上形成天线402，可以在将覆盖部件405粘贴到衬底403上时使集成电路401电连接到天线402。
注意使用玻璃衬底的ID芯片可以称作IDG芯片(识别玻璃芯片)，使用柔性衬底的ID芯片可以称作IDF芯片(识别柔性芯片)。
本实施例能够适当结合实施例1-6。
[实施例8]
本实施例描述当剥离形成在一个衬底上的多个半导体器件时形成的槽的形状。图17A示出其中形成有槽601的衬底603的顶视图。而且，图17B示出沿图17A中的线A-A′的截面示意图。
在剥离层604上形成半导体器件602，在缓冲膜606上形成剥离层604，并在衬底603上形成缓冲膜606。在各个半导体器件602之间形成槽601，且槽的深度足以暴露出剥离层604。本实施例中，多个半导体器件602不是完全而是部分地被槽601分开。
图17C和17D示出在图17A和17B中示出的槽601中流入用于蚀刻除去剥离层604的蚀刻气体后衬底和半导体器件的情形。图17C对应于形成槽601的衬底603的顶视图，图17D对应于沿图17C中的线A-A′的截面示意图。假定从槽601到虚线示出的区域605蚀刻剥离层604。如图17C和17D所示，多个半导体器件602不是被槽601完全分开的而是部分连接的，使得各个半导体器件602不会由于在蚀刻剥离层604之后缺乏支撑而移动。
当蚀刻剥离层604进行至图17C和17D示出的情形时，另外准备涂有粘接剂的带子、衬底等，并从衬底603上剥离半导体器件602。那么，在彼此分离半导体器件602之前或之后将多个剥离的半导体器件602粘贴到另外准备的衬底上。
注意本实施例示出ID芯片制造方法的一个例子；然而，采用本发明的制造方法的制造ID芯片的方法不局限于本实施例示出的结构。
本实施例能够适当结合实施例1-7。
[实施例9]
下面给出采用本发明的制造方法制造的半导体器件可以使用的例子：电子装置，包括：诸如摄像机或数字照相机的摄影机、护目镜式显示器(头戴式显示器)、导航系统、音频再现设备(汽车音响、组合音响等)、计算机、游戏机、便携式信息终端(移动计算机、蜂窝式电话、便携式游戏机、电子书等)、设置有记录介质的图像重现设备(特别地能够播放例如数字多功能盘(DVD)的记录介质并具有显示图像的显示器件的设备)等。当与玻璃衬底相比柔性衬底重量减小并易于减薄以及将剥离的半导体元件粘贴到柔性衬底上时，半导体器件的重量和尺寸得以减小并易于减薄。因此，采用本发明的制造方法形成半导体器件尤其适于具有相对大尺寸的屏幕的便携式电子装置或显示装置。图18A-18E示出这些电子装置的具体例子。
图18A是一种便携式信息终端，其包括主体2001、显示部分2002、操作键2003、调制解调器2004等。图18A示出具有可拆除式调制解调器2004的便携式信息终端；然而，调制解调器可以设置在主体2001中。根据本发明，通过制造显示部分2002或其它信号处理电路能够完成该便携式信息终端。而且，根据本发明，能够提高便携式信息终端的产率，并由此能够降低每个具有高质量的便携式信息终端的成本。
图18B是一种IC卡，其包括主体2201、显示部分2202、连接端子2203等。根据本发明，通过制造显示部分2202或其它信号处理电路能够完成该IC卡。而且，根据本发明，能够提高IC卡的产率，并由此能够降低每个具有高质量的IC卡的成本。注意图18B示出的是接触电子卡；然而本发明的半导体器件能够应用于非接触IC卡或具有接触卡和非接触卡两种操作的IC卡。
图18C是一种显示装置，其包括外壳2101、显示部分2102、扬声器部分2103等。根据本发明，通过制造显示部分2102或其它信号处理电路能够完成该显示装置。而且，根据本发明，能够提高显示装置的产率，并由此能够降低每个具有高质量的显示装置的成本。注意显示装置包括用于计算机、电视广播接收器、广告显示等的所有信息显示装置。
图18D是一种计算机，其包括主体2301、外壳2302、显示部分2303、键盘2304、鼠标2305等。注意该计算机可以是其中合并显示器和具有CPU的主体的计算机(例如膝上型计算机)或可以是其中显示器和具有CPU的主体是分开的计算机(例如桌上型计算机)。根据本发明，通过制造显示部分2303或其它信号处理电路能够完成该计算机。而且，根据本发明，能够提高计算机的产率，并由此能够降低每个具有高质量的计算机的成本。
图18E是一种设置有记录介质的图像重现装置(特别地数字多功能盘(DVD)再现装置)，其包括主体2401、外壳2402、显示部分2403、记录媒质(DVD等)读取部分2404、操作键2405、扬声器部分2406等。设置有记录介质的图像重现设备包括室内游戏机等。根据本发明，通过制造显示部分2403或其它信号处理电路能够完成该图像重现装置。而且，根据本发明，能够提高图像重现装置的产率，并由此能够降低每个具有高质量的图像重现装置的成本。
如上所述，本发明的应用领域非常宽，并且本发明能够应用于各种领域的电子装置。而且，本实施例的电子装置可以采用实施例1-8的任一种结构。
本发明基于2004年3月25日在日本专利局申请的日本专利申请系列号No.2004-088613，这里引入其全部内容作为参考。

Claims (32)

1、一种制造半导体显示器件的方法，包括：
形成与衬底接触的缓冲膜；
形成与缓冲膜接触的剥离层；
在剥离层上形成基膜；
在基膜上形成半导体膜；
使半导体膜结晶；
使用结晶的半导体膜形成半导体元件；和
通过蚀刻除去剥离层，将基膜和半导体元件从衬底和缓冲膜剥离。
2、根据权利要求1的制造半导体器件的方法，其中使用连续波激光或者具有10MHz或更大的振荡频率的脉冲激光使半导体膜结晶。
3、根据权利要求1的制造半导体器件的方法，其中剥离层包含硅。
4、根据权利要求1的制造半导体器件的方法，其中可将含卤化物的气体或液体用做蚀刻用的蚀刻剂。
5、根据权利要求1的制造半导体器件的方法，其中将氧化硅或氮氧化硅用于缓冲膜。
6、根据权利要求1的制造半导体器件的方法，其中将氧化硅、氮氧化硅、氮化硅或氧氮化硅用于基膜。
7、一种制造半导体显示器件的方法，包括：
形成与衬底接触的缓冲膜；
形成与缓冲膜接触的剥离层；
在剥离层上形成基膜；
在基膜上形成半导体膜；
使用连续波激光或者具有10MHz或更大的振荡频率的脉冲激光使半导体膜结晶；
使用结晶的半导体膜形成半导体元件；和
通过蚀刻除去剥离层，将基膜和半导体元件从衬底和缓冲膜剥离，
其中在使半导体膜结晶的同时使剥离层结晶。
8、一种制造半导体显示器件的方法，包括：
形成与第一衬底接触的缓冲膜；
形成与缓冲膜接触的剥离层；
在剥离层上形成基膜；
在基膜上形成半导体膜；
使用连续波激光或者具有10MHz或更大的振荡频率的脉冲激光使半导体膜结晶；
使用结晶的半导体膜形成半导体元件；
通过蚀刻除去剥离层，将基膜和半导体元件从第一衬底和缓冲膜上剥离，和
将剥离的基膜和剥离的半导体膜粘贴到第二衬底上，
其中在使半导体膜结晶的同时使剥离层结晶。
9、根据权利要求8的制造半导体器件的方法，其中第二衬底是柔性的。
10、根据权利要求7的制造半导体器件的方法，其中剥离层包含硅。
11、根据权利要求8的制造半导体器件的方法，其中剥离层包含硅。
12、根据权利要求7的制造半导体器件的方法，其中将含卤化物的气体或液体用做蚀刻用的蚀刻剂。
13、根据权利要求8的制造半导体器件的方法，其中将含卤化物的气体或液体用做蚀刻用的蚀刻剂。
14、一种制造半导体显示器件的方法，包括：
形成与衬底接触的缓冲膜；
形成与缓冲膜接触的剥离层；
在剥离层上形成基膜；
在基膜上形成半导体膜；
使用连续波激光或者具有10MHz或更大的振荡频率的脉冲激光使半导体膜结晶；
使用结晶的半导体膜形成多个半导体元件；
在多个半导体元件之间形成暴露出剥离层的槽；和
通过从槽流过蚀刻气体以蚀刻除去剥离层，将基膜和多个半导体元件从衬底和缓冲膜剥离，
其中在使半导体膜结晶的同时使剥离层结晶。
15、一种制造半导体显示器件的方法，包括：
形成与第一衬底接触的缓冲膜；
形成与缓冲膜接触的剥离层；
在剥离层上形成基膜；
在基膜上形成半导体膜；
使用连续波激光或者具有10MHz或更大的振荡频率的脉冲激光使半导体膜结晶；
使用结晶的半导体膜形成多个半导体元件；
在多个半导体元件之间形成暴露出剥离层的槽；
通过从槽流过蚀刻气体以蚀刻除去剥离层，将基膜和多个半导体元件从衬底和缓冲膜剥离；和
将剥离的基膜和多个半导体元件粘贴到第二衬底上，
其中在使半导体膜结晶的同时使剥离层结晶。
16、根据权利要求15的制造半导体器件的方法，其中第二衬底是柔性的。
17、根据权利要求14的制造半导体器件的方法，其中剥离层包含硅。
18、根据权利要求15的制造半导体器件的方法，其中剥离层包含硅。
19、根据权利要求14的制造半导体器件的方法，其中将含卤化物的气体或液体用做蚀刻用的蚀刻剂。
20、根据权利要求15的制造半导体器件的方法，其中将含卤化物的气体或液体用做蚀刻用的蚀刻剂。
21、根据权利要求7的制造半导体器件的方法，其中将氧化硅或氮氧化硅用于缓冲膜。
22、根据权利要求8的制造半导体器件的方法，其中将氧化硅或氮氧化硅用于缓冲膜。
23、根据权利要求14的制造半导体器件的方法，其中将氧化硅或氮氧化硅用于缓冲膜。
24、根据权利要求15的制造半导体器件的方法，其中将氧化硅或氮氧化硅用于缓冲膜。
25、根据权利要求7的制造半导体器件的方法，其中将氧化硅、氮氧化硅、氮化硅或氧氮化硅用于基膜。
26、根据权利要求8的制造半导体器件的方法，其中将氧化硅、氮氧化硅、氮化硅或氧氮化硅用于基膜。
27、根据权利要求14的制造半导体器件的方法，其中将氧化硅、氮氧化硅、氮化硅或氧氮化硅用于基膜。
28、根据权利要求15的制造半导体器件的方法，其中将氧化硅、氮氧化硅、氮化硅或氧氮化硅用于基膜。
29、根据权利要求7的制造半导体器件的方法，
其中通过层叠三或更多层绝缘膜形成基膜，
其中氧化硅或氮氧化硅用于所述三或更多层绝缘膜中最接近缓冲膜的绝缘膜，
其中氧化硅或氮氧化硅用于所述三或更多层绝缘膜中最接近剥离层的绝缘膜，以及
其中氮化硅或氧氮化硅用于位于所述三或更多层绝缘膜中最接近缓冲膜的绝缘膜和最接近剥离层的绝缘膜之间的绝缘膜。
30、根据权利要求8的制造半导体器件的方法，
其中通过层叠三或更多层绝缘膜形成基膜，
其中氧化硅或氮氧化硅用于所述三或更多层绝缘膜中最接近缓冲膜的绝缘膜，
其中氧化硅或氮氧化硅用于所述三或更多层绝缘膜中最接近剥离层的绝缘膜，以及
其中氮化硅或氧氮化硅用于位于所述三或更多层绝缘膜中最接近缓冲膜的绝缘膜和最接近剥离层的绝缘膜之间的绝缘膜。
31、根据权利要求14的制造半导体器件的方法，
其中通过层叠三或更多层绝缘膜形成基膜，
其中氧化硅或氮氧化硅用于所述三或更多层绝缘膜中最接近缓冲膜的绝缘膜，
其中氧化硅或氮氧化硅用于所述三或更多层绝缘膜中最接近剥离层的绝缘膜，以及
其中氮化硅或氧氮化硅用于位于所述三或更多层绝缘膜中最接近缓冲膜的绝缘膜和最接近剥离层的绝缘膜之间的绝缘膜。
32、根据权利要求15的制造半导体器件的方法，
其中通过层叠三或更多层绝缘膜形成基膜，
其中氧化硅或氮氧化硅用于所述三或更多层绝缘膜中最接近缓冲膜的绝缘膜，
其中氧化硅或氮氧化硅用于所述三或更多层绝缘膜中最接近剥离层的绝缘膜，以及
其中氮化硅或氧氮化硅用于位于所述三或更多层绝缘膜中最接近缓冲膜的绝缘膜和最接近剥离层的绝缘膜之间的绝缘膜。
CN200510078881XA 2004-03-25 2005-03-25 半导体器件的制造方法 Expired - Fee Related CN1716575B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP088613/04 2004-03-25
JP2004088613 2004-03-25

Publications (2)

Publication Number Publication Date
CN1716575A true CN1716575A (zh) 2006-01-04
CN1716575B CN1716575B (zh) 2011-08-17

Family

ID=34990519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510078881XA Expired - Fee Related CN1716575B (zh) 2004-03-25 2005-03-25 半导体器件的制造方法

Country Status (2)

Country Link
US (2) US7282380B2 (zh)
CN (1) CN1716575B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172543A (zh) * 2018-01-12 2018-06-15 武汉华星光电半导体显示技术有限公司 一种柔性基底的剥离方法以及衬底基板

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL277628A (zh) * 1961-05-12
US7436032B2 (en) * 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
WO2006001287A1 (en) * 2004-06-24 2006-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP1866964B1 (en) * 2005-03-25 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Memory element
WO2006118294A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
CA2553949C (fr) * 2005-11-09 2016-02-16 Pierre Chapet Jeton a insert a puce electronique
KR101316558B1 (ko) * 2006-03-10 2013-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 소자 및 반도체 장치
US7989304B2 (en) * 2006-03-28 2011-08-02 Sharp Kabushiki Kaisha Method for transferring semiconductor element, method for manufacturing semiconductor device, and semiconductor device
JP2008009698A (ja) * 2006-06-29 2008-01-17 Hyogo Paper-Box & Corrugated-Box Industry Association Ｉｃタグ
US8034724B2 (en) 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7713836B2 (en) * 2006-09-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
US8048777B2 (en) * 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7811911B2 (en) * 2006-11-07 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5178181B2 (ja) 2006-12-27 2013-04-10 株式会社半導体エネルギー研究所 表示装置
KR20080062052A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
PL2218059T3 (pl) * 2007-11-06 2015-10-30 Vallourec Oil & Gas France Osłona transpondera RFID do pracy w trudnych warunkach
CN101855704B (zh) * 2007-12-27 2012-07-18 夏普株式会社 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法
JP5460108B2 (ja) * 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8154456B2 (en) 2008-05-22 2012-04-10 Philtech Inc. RF powder-containing base
US8188924B2 (en) * 2008-05-22 2012-05-29 Philtech Inc. RF powder and method for manufacturing the same
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
US8456586B2 (en) * 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
US8408780B2 (en) * 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
KR20120017258A (ko) * 2010-08-18 2012-02-28 삼성모바일디스플레이주식회사 박막 대전 센서
US8583187B2 (en) * 2010-10-06 2013-11-12 Apple Inc. Shielding structures for wireless electronic devices with displays
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
KR102224416B1 (ko) * 2013-08-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법
TWI671141B (zh) 2013-08-30 2019-09-11 半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
TW201526718A (zh) * 2013-12-17 2015-07-01 Chunghwa Picture Tubes Ltd 可撓性元件基板以及其製作方法
KR102334815B1 (ko) 2014-02-19 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 박리 방법
TWI679560B (zh) 2014-03-13 2019-12-11 日商半導體能源研究所股份有限公司 觸控面板
DE112015001780B4 (de) 2014-04-11 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
JP6524535B2 (ja) * 2016-03-11 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
US11821289B2 (en) 2019-11-18 2023-11-21 Saudi Arabian Oil Company Automated production optimization technique for smart well completions using real-time nodal analysis
US11522983B2 (en) 2019-12-03 2022-12-06 Apple Inc. Handheld electronic device
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
US12003657B2 (en) 2021-03-02 2024-06-04 Apple Inc. Handheld electronic device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3578828B2 (ja) 1995-03-21 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3638656B2 (ja) 1995-03-18 2005-04-13 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3454965B2 (ja) 1995-03-22 2003-10-06 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP3587019B2 (ja) * 1997-04-08 2004-11-10 ソニー株式会社 半導体装置の製造方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
EP1455394B1 (en) * 2001-07-24 2018-04-11 Samsung Electronics Co., Ltd. Transfer method
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN100416840C (zh) * 2002-11-01 2008-09-03 株式会社半导体能源研究所 半导体装置及半导体装置的制作方法
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7105448B2 (en) * 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
CN1894796B (zh) 2003-12-15 2010-09-01 株式会社半导体能源研究所 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172543A (zh) * 2018-01-12 2018-06-15 武汉华星光电半导体显示技术有限公司 一种柔性基底的剥离方法以及衬底基板

Also Published As

Publication number Publication date
US7704765B2 (en) 2010-04-27
US20050214984A1 (en) 2005-09-29
US7282380B2 (en) 2007-10-16
CN1716575B (zh) 2011-08-17
US20070292997A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
CN1716575A (zh) 半导体器件的制造方法
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
CN1638030A (zh) 半导体器件的制造方法
CN1922721A (zh) 半导体器件
CN100347809C (zh) 制造半导体器件的方法
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1516253A (zh) 半导体器件以及其制作方法
CN1218403C (zh) 半导体装置
CN1612351A (zh) 半导体器件以及制造该器件的方法
CN1947253A (zh) 限幅器以及采用限幅器的半导体器件
CN1870261A (zh) 半导体器件及其制造方法
CN1523668A (zh) 半导体器件
CN101047190A (zh) 非易失性半导体存储器件及其制造方法
CN101047207A (zh) 半导体器件及其制造方法
CN101064320A (zh) 半导体器件及其制造方法
CN1976011A (zh) 半导体装置的制造方法
CN1925155A (zh) 集成电路装置
CN1753166A (zh) 半导体器件及其制造方法和电器
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1697198A (zh) 半导体装置及其制造方法
CN1378276A (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片
CN1822351A (zh) 半导体器件及其制造方法
CN1505161A (zh) 半导体器件，显示器件，发光器件以及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20180325