CN101047207A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101047207A
CN101047207A CNA2007100921891A CN200710092189A CN101047207A CN 101047207 A CN101047207 A CN 101047207A CN A2007100921891 A CNA2007100921891 A CN A2007100921891A CN 200710092189 A CN200710092189 A CN 200710092189A CN 101047207 A CN101047207 A CN 101047207A
Authority
CN
China
Prior art keywords
film
silicide regions
semiconductor film
silicide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100921891A
Other languages
English (en)
Other versions
CN101047207B (zh
Inventor
丸山穗高
秋元健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101047207A publication Critical patent/CN101047207A/zh
Application granted granted Critical
Publication of CN101047207B publication Critical patent/CN101047207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件，其包括半导体膜、栅极绝缘膜、栅电极、绝缘膜、以及源电极及漏电极。所述半导体膜至少具有沟道形成区域、区域、位于所述沟道形成区域和所述区域之间的源区及漏区、在所述区域上的第一硅化物区域、以及在所述源区及漏区的一部分上的第二硅化物区域。所述绝缘膜具有接触孔，以至少使所述第一硅化物区域露出。所述源电极及漏电极分别通过所述接触孔电连接到所述第一硅化物区域。所述区域以低于所述源区及漏区的浓度具有赋予一导电型的元素。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
近年来，在衬底上制造半导体器件例如薄膜晶体管(Thin filmtransistor，以下称作‘TFT’)的技术进步飞快，例如正在对将其应用于有源矩阵型的显示器件进行开发。特别是，使用结晶半导体膜的TFT与使用现有的非晶半导体膜的TFT相比，场效应迁移率(也称作迁移率)高，从而可以进行高速运作。
作为在衬底上制作TFT的例子，可以举出顺序形成有基底膜、激活层、栅极绝缘膜、栅电极、层间绝缘膜、源电极或漏电极的结构。为了进一步提高该TFT的响应速度，除了缩小设计规格，还有在激活层的源区或漏区形成硅化物，以降低与源电极或漏电极的接触电阻的方法。
为了形成这种硅化物，一般使用钛(Ti)、镍(Ni)、钴(Co)、钨(W)、或铂(Pt)等(参照专利文献1)。
[专利文献1]专利公开Hei10-98199号公报
发明内容
制造TFT的工艺包括以下工序：将赋予一导电型的元素添加到激活层，形成金属膜，然后形成硅化物，形成层间绝缘膜，并且形成源电极或漏电极。
但是，在形成源电极或漏电极的过程中，还包括以下工序：在层间绝缘膜中形成接触孔，然后使用氢氟酸等去除硅化物表面的氧化膜，以便降低与硅化物的电阻。
然而已知如进行去除该硅化物表面的氧化膜的工序，则有可能因氢氟酸等而使硅化物消失。具体而言，在添加赋予n型的元素之后，形成硅化物，当通过蚀刻去除硅化物表面的氧化膜(主要是氧化硅)时，接触孔底部的硅化物会消失。
于是，本发明的目的在于：改善源电极或漏电极与硅化物之间的电接触而不使接触孔底部的硅化物消失。
本发明的特征在于：将赋予n型的元素不添加到从层间绝缘膜中的接触孔露出的激活层中的区域，而使得硅化物不消失。
本发明涉及一种半导体器件，包括：在衬底上的岛状半导体膜；在所述岛状半导体膜中的沟道形成区域、源区或漏区、以及以比所述源区或漏区低的浓度包含赋予一导电型的杂质的连接区域；形成在所述源区或漏区的一部分的表面附近和所述连接区域的表面附近的硅化物区域；在所述岛状半导体膜上的栅极绝缘膜；在所述栅极绝缘膜上的栅电极；形成在所述栅极绝缘膜和所述栅电极的侧面的侧壁；覆盖所述岛状半导体膜、所述栅极绝缘膜、所述栅电极及所述侧壁的层间绝缘膜；以及形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到所述连接区域的表面附近的硅化物区域的源电极或漏电极。
此外，本发明涉及一种半导体器件，包括：在衬底上的第一岛状半导体膜及第二岛状半导体膜；在所述第一岛状半导体膜中的第一沟道形成区域、包含赋予n型的杂质的第一源区或漏区、以及以比所述第一源区或漏区低的浓度包含所述杂质的连接区域；形成在所述第一源区或漏区的一部分的表面附近和所述连接区域的表面附近的第一硅化物区域；在所述第一岛状半导体膜上的第一栅极绝缘膜；在所述第一栅极绝缘膜上的第一栅电极；形成在所述第一栅极绝缘膜和所述第一栅电极的侧面的第一侧壁；在所述第二岛状半导体膜中的第二沟道形成区域、以及包含赋予p型的杂质的第二源区或漏区；形成在所述第二源区或漏区的一部分的表面附近的第二硅化物区域；在所述第二岛状半导体膜上的第二栅极绝缘膜；在所述第二栅极绝缘膜上的第二栅电极；形成在所述第二栅极绝缘膜和所述第二栅电极的侧面的第二侧壁；覆盖所述第一及第二岛状半导体膜、所述第一及第二栅极绝缘膜、所述第一及第二栅电极、以及所述第一及第二侧壁的层间绝缘膜；形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到所述连接区域的表面附近的硅化物区域的第一电极；形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到所述连接区域的表面附近的第一硅化物区域的第一电极；形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到所述第二源区或漏区中的一个的一部分的表面附近的第二硅化物区域的第二电极；以及形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到与所述第一电极不同的所述连接区域的表面附近的第一硅化物区域，并且电连接到所述第二源区或漏区中的另一个的一部分的表面附近的第二硅化物区域的第三电极。
在本发明中，所述硅化物区域包含钛(Ti)、镍(Ni)、钴(Co)、钨(W)、或铂(Pt)的硅化物。
此外，本发明涉及一种半导体器件的制造方法，包括以下工序；在衬底上形成基底膜；在所述基底膜上形成岛状半导体膜；在所述岛状半导体膜上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅电极；在所述岛状半导体膜的一部分上形成抗蚀剂；以所述抗蚀剂为掩模将赋予一导电型的元素引入所述岛状半导体膜；通过引入所述元素，在所述岛状半导体膜中形成沟道形成区域、源区或漏区，并且在形成有所述抗蚀剂的所述岛状半导体膜的一部分形成连接区域；在所述栅极绝缘膜及所述栅电极的侧面形成侧壁；形成覆盖所述岛状半导体膜及所述侧壁的金属膜；加热所述岛状半导体膜及所述金属膜，以在所述源区或漏区的一部分的表面附近及所述连接区域的表面附近形成硅化物区域；形成覆盖所述岛状半导体膜、所述栅极绝缘膜、所述栅电极及所述侧壁的层间绝缘膜；在所述层间绝缘膜中形成到达所述连接区域的表面附近的硅化物区域的接触孔；以及形成通过所述接触孔电连接到所述连接区域的表面附近的硅化物区域的源电极或漏电极。
在本发明中，所述金属膜是钛(Ti)、镍(Ni)、钴(Co)、钨(W)、以及铂(Pt)中的任何一个。
在本发明中，所述赋予一导电型的元素是赋予n型的元素。
注意，在本说明书中，半导体器件是指所有通过利用半导体而工作的元件及器件，并且包含液晶显示器件等的电光装置及安装有该电光装置的电子设备包括在其范围内。
根据本发明，可以防止硅化物因蚀刻而消失，并且改善源电极或漏电极与硅化物的电接触。
此外，根据本发明制造的半导体器件的驱动速度快、并具有高可靠性。
本发明可以适用于具有TFT的半导体器件。本发明的TFT可以防止硅化物因蚀刻而消失，并且使源电极或漏电极与硅化物的电接触为良好。
此外，根据本发明制造的半导体器件的驱动速度快、并且具有高可靠性。
附图说明
图1是表示本发明的半导体器件的图；
图2A至2C是表示本发明的半导体器件的制造工序的图；
图3A至3D是表示本发明的半导体器件的制造工序的图；
图4A至4C是表示本发明的半导体器件的制造工序的图；
图5A和5B是表示本发明的半导体器件的制造工序的图；
图6是表示本发明的半导体器件的图；
图7A至7F是表示本发明的半导体器件的制造工序的图；
图8A至8E是表示本发明的半导体器件的制造工序的图；
图9A至9D是表示本发明的半导体器件的制造工序的图；
图10A至10C是表示本发明的半导体器件的制造工序的图；
图11A至11C是表示本发明的CPU的制造工序的图；
图12A和12B是表示本发明的CPU的制造工序的图；
图13是本发明的CPU的俯视图；
图14是表示本发明的系统化面板(system on panel)的图；
图15A至15C是表示本发明的CPU的制造工序的图；
图16A和16B是表示本发明的ID芯片的制造工序的图；
图17A和17B是表示本发明的ID芯片的制造工序的图；
图18A和18B是表示本发明的ID芯片的制造工序的图；
图19A和19B是表示本发明的ID芯片的制造工序的图；
图20A至20D是表示适用本发明的电子设备的示例的图；
图21A至21D是表示适用本发明的电子设备的示例的图；
图22是表示比较赋予一导电性的元素被添加和没有被添加的区域的薄层电阻的图；
图23是表示比较赋予一导电性的元素被添加和没有被添加的区域的薄层电阻的图；
图24是表示比较赋予一导电性的元素被添加和没有被添加的区域的薄层电阻的图；
图25A至25D是表示本发明的半导体器件的制造工序的图；以及
图26A至26C是表示本发明的半导体器件的制造工序的图。
具体实施方式
实施方式1
在本实施方式中，参照图1至图5B说明本发明的半导体器件。
但是，本发明不限于以下的说明，可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，表示相同对象的附图标记在不同的附图中共同使用。
图1示出了本实施方式的薄膜晶体管的结构。在衬底101上形成有基底膜102，在基底膜102上形成有作为激活层的岛状半导体膜117。
在岛状半导体膜117中包括沟道形成区域103；低浓度杂质区域(也称为LDD(轻掺杂)区域)104；作为高浓度杂质区域的源区或漏区105；以及不添加有具有一导电型的元素、在本实施方式为赋予n型的杂质的连接区域107。注意，低浓度杂质区域104若不需要，则也可不设置。
但是，若有必要，则也可在连接区域107中以不使硅化物消失的程度包含具有一导电型的元素。就是说，连接区域107在其表面上形成有硅化物，并且以比所述源区或漏区低的浓度包含赋予一导电型的杂质。
在岛状半导体膜117上设置有栅极绝缘膜108，并且在其上形成有栅电极111。在栅电极111的侧部形成有由绝缘膜形成的侧壁112。
在岛状半导体膜117的源区或漏区105的一部分的表面附近、以及连接区域107的表面附近形成有硅化物区域106。硅化物区域106的一个端部也可与侧壁112的端部一致。
以下说明图1的半导体器件的制造方法的例子。
首先，如图2A所示，在衬底101上形成基底膜102。作为衬底101，可以使用例如玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃等、石英衬底、不锈钢衬底等。此外，也可使用以PET(聚对苯二甲酸乙二醇酯)、PES(聚醚砜)、PEN(聚萘二酸乙二醇酯)为代表的塑料衬底、或由具有柔性的合成树脂如丙烯等形成的衬底。
设置基底膜102是为了防止衬底101中含有的Na等的碱金属或碱土金属扩散到半导体膜中，而给半导体元件的特征带来不好的影响。从而，使用可以抑制碱金属或碱土金属扩散到半导体膜的氮化硅、包含氮的氧化硅等的绝缘膜来形成基底膜102。在本实施方式中，使用等离子体CVD法层叠形成厚度为10nm至100nm(优选为20nm至70nm，更优选为50nm)的氧化硅膜、以及厚度为10nm至400nm(优选为50nm至300nm，更优选为100nm)的包含氮的氧化硅膜。
注意，基底膜102既可为氮化硅、包含氮的氧化硅、包含氧的氮化硅等的绝缘膜的单层，又可为氧化硅、氮化硅、包含氮的氧化硅、包含氧的氮化硅等的绝缘膜的叠层。此外，在使用多少含有碱金属或碱土金属的衬底如玻璃衬底、不锈钢衬底或塑料衬底的情况下，从防止杂质扩散的观点来看，设置基底膜是很有效的。但是，在使用石英衬底，即杂质扩散并不成为重要问题的情况下，并不需要设置基底膜。
接下来，在基底膜102上形成半导体膜121。半导体膜121的膜厚为25nm至100nm(优选为30nm至80nm)。注意，半导体膜121既可为非晶半导体，又可为多晶半导体。此外，作为半导体除了硅(Si)以外还可使用硅锗(SiGe)。在使用硅锗的情况下，锗浓度优选大约为0.01至4.5atomic％。在本实施方式中，以66nm的厚度形成非晶硅膜作为半导体膜121。
接下来，如图2B所示，从激光照射装置对半导体膜121照射线状束125，来进行晶化。
在进行激光晶化的情况下，也可在激光晶化之前，以500℃对半导体膜121进行一个小时的加热处理，以便提高半导体膜121对激光的耐性。
激光晶化可以使用连续振荡的激光器、或作为虚CW激光器的具有振荡频率为10MHz以上、优选为80MHz以上的脉冲振荡激光器。
具体来说，作为连续振荡的激光器可以举出Ar激光器、Kr激光器、CO2激光器、YAG激光器、YVO4激光器、镁橄榄石(Mg2SiO4)激光器、YLF激光器、YAlO3激光器、GdVO4激光器、Y2O3激光器、变石激光器、Ti：蓝宝石激光器、氦镉激光器、以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器等。
此外，作为虚CW激光器只要可以进行振荡频率为10MHz以上、优选为80MHz以上的脉冲振荡，就也可使用Ar激光器、Kr激光器、受激准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、镁橄榄石(Mg2SiO4)激光器、YLF激光器、YAlO3激光器、GdVO4激光器、变石激光器、Ti：蓝宝石激光器、铜蒸汽激光器或金蒸汽激光器、以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器等的脉冲振荡激光器。
这种脉冲振荡激光器随着振荡频率的增加显示出与连续振荡激光器同样的效果。
例如，在使用可连续振荡的固体激光器的情况下，通过照射第二谐波至第四谐波的激光束，可以得到大粒径的结晶。典型的是，优选使用YAG激光器(基波1064nm)的第二谐波(532nm)或第三谐波(355nm)。例如，将从连续振荡的YAG激光器射出的激光束由非线形状光学元件转换为谐波，然后照射到半导体膜121。功率密度优选为0.01MW/cm2至100MW/cm2左右(优选为0.1MW/cm2至10MW/cm2)。并且，以扫描速度为10cm/sec至2000cm/sec左右照射激光束。
注意，以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器；Ar激光器；Kr激光器；以及Ti：蓝宝石激光器都可以使激光连续振荡，也可以通过进行Q开关运作或锁模等来使激光脉冲振荡。当以10MHz以上的振荡频率使激光束振荡时，在半导体膜被激光熔融直到固化的期间中，下一个脉冲被照射到半导体膜。因此，与使用低振荡频率的脉冲激光器的情况不同，可以在半导体膜中连续移动固体和液体的界面，因此，可以获得向扫描方向连续成长的晶粒。
当使用陶瓷(多晶)作为介质时，可以在短时间内以低成本将介质形成为自由的形状。在使用单晶的情况下，一般使用直径为几mm、长度为几十mm的圆柱形介质，而在使用陶瓷的情况下，可以制作进一步大的介质。
由于不管在单晶中还是在多晶中都不能大幅度地改变直接有助于发光的介质中的掺杂剂如Nd和Yb等的浓度，因此，对通过增加掺杂剂的浓度来提高激光器的输出就有一定的限制。但是，当使用陶瓷时，比起单晶来，可以明显增加介质的尺寸，因此，有大幅度地提高输出的可能性。
再者，当使用陶瓷时，可以容易形成平行六面体形状或长方体形状的介质。通过使用上述形状的介质，使振荡光在介质内部以锯齿形地传播，而可以使振荡光路变长。因此，增幅变大，而可以以高输出使激光振荡。此外，由于从上述形状的介质发射的激光束在发射时的截面形状为四角形状，所以比起圆状光束来，有利于整形为线状光束。通过使用光学系统对如上所述那样发射的激光束进行整形，可以容易获得短边长度为1mm以下、长边长度为几mm至几m的线状光束。此外，通过对介质均匀照射激发光，使得线状光束的能量分布沿着长边方向均匀。
通过将上述线状光束照射到半导体膜，可以对半导体膜的整个表面更均匀地进行退火。当必须对直到线状光束的两端均匀地进行退火时，必须要在其两端配置缝隙来遮挡能量的衰弱部等。
通过如上所述地对半导体膜121照射激光束，结晶性更高的结晶半导体膜122被形成。
接下来，如图2C所示那样，使用结晶半导体膜122形成岛状半导体膜117。该岛状半导体膜117成为之后要形成的TFT的激活层。
接下来，对岛状半导体膜引入为控制阈值电压的杂质。在本实施方式中，通过掺杂乙硼烷(B2H6)来对岛状半导体膜中引入硼(B)。
接下来，在岛状半导体膜117上形成栅极绝缘膜108。作为栅极绝缘膜108，可以使用例如厚度为10nm至110nm的氧化硅、氮化硅、或包含氮的氧化硅等。此外，作为形成膜的方法，可以使用等离子体CVD法或溅射法等。在本实施方式中，使用通过等离子体CVD法以20nm的厚度形成的包含氮的氧化硅膜来形成栅极绝缘膜108。
接下来，在栅极绝缘膜108上形成导电膜之后，使用导电膜形成栅电极111(图3A)。
栅电极111使用单层或层叠两层以上的结构的导电膜来形成。在将导电膜层叠两层以上的情况下，可层叠选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)中的元素、或以上述元素为主要成分的合金材料或化合物材料来形成栅电极111。此外，也可使用以掺杂有磷(P)等杂质元素的多晶硅膜为代表的半导体膜形成栅电极。在本实施方式中，使用400nm的钨膜来形成栅电极111。
栅电极111可以作为栅极布线的一部分形成，或者，也可以使栅电极111连接到另行形成的栅极布线。
接下来，在岛状半导体膜117中之后要成为连接区域107的区域上形成抗蚀剂127。由此，避免对连接区域107添加赋予一导电型的元素。
然后，以栅电极111、栅极绝缘膜108及抗蚀剂127为掩模，将赋予一导电性的杂质添加到岛状半导体膜117，从而形成源区、漏区、以及低浓度杂质区域等。
作为赋予一导电性的杂质，将磷(P)或砷(As)用作赋予n型的杂质，而将硼(B)用作赋予P型的杂质即可。在本实施方式中，首先作为第一添加工序，使用磷化氢(PH3)对岛状半导体膜117以施加电压40keV至120keV、剂量1×1013至1×1015cm-2引入磷(P)。在本实施方式中，使用磷化氢对岛状半导体膜117以60keV的施加电压、2.6×10-13cm-2的剂量引入磷(P)。在引入杂质之际，沟道形成区域103被形成。
再者，作为第二添加工序，对岛状半导体膜117中，使用磷化氢(PH3)以施加电压10keV至50keV、例如20keV、剂量5.0×1014cm-2至2.5×1016cm-2、例如3.0×1015cm-2引入磷(P)。从而，低浓度杂质区域104、以及源区或漏区105被形成。再者，由抗蚀剂127覆盖的区域成为不添加有赋予一导电性的杂质的连接区域107。并且，去除抗蚀剂127(参照图3C)。
低浓度杂质区域104和源区或漏区105之间的界面与栅极绝缘膜108的端部一致。就是说，低浓度杂质区域104的一个端部、源区或漏区105的一个端部、以及栅极绝缘膜的端部互相一致。
在本实施方式中，TFT的源区或漏区105以1×1019cm-3至5×1021cm-3的浓度含有磷(P)。此外，TFT的低浓度杂质区域104以1×1018cm-3至5×1019cm-3的浓度含有磷(P)。
但是，也可在形成图3B所示的抗蚀剂127之前的状态下，进行第一添加工序。由此确定低浓度杂质区域104的杂质浓度。接着，也可形成抗蚀剂127，来进行第二添加工序。由此确定源区或漏区105的杂质浓度。通过进行这种添加工序，使连接区域107中也包含赋予一导电性的杂质元素。在此情况下，必须要控制在第一添加工序中的剂量及施加电压，以便使连接区域107中的杂质浓度成为在之后的工序中要形成的硅化氢不会消失的程度。
然后，如图3D所示，形成覆盖栅电极111及栅极绝缘膜108的侧面的绝缘膜、即所谓的侧壁112。
侧壁112可以通过使用等离子体CVD法、减压CVD(LPCVD)法由具有硅的绝缘膜形成。在本实施方式中，通过等离子体CVD法将氧化硅膜形成为50nm至200nm的厚度，优选为100nm，接着蚀刻氧化硅膜来形成锥形的侧壁112。此外，侧壁112也可使用包含氮的氧化硅膜来形成。
此外，侧壁112的端部也可不具有锥形，又可为矩形。
通过形成侧壁112，可以防止栅电极111和源区或漏区105之间的短路。
接下来，形成覆盖岛状半导体膜117、栅极绝缘膜108、栅电极111及侧壁112的金属膜129(参照图4A)。
作为金属膜129，可以使用钛(Ti)、镍(Ni)、钴(Co)、钨(W)、铂(Pt)等。在本实施方式中，作为金属膜129，以10nm的厚度形成镍膜。
接下来，适用使用退火炉的热退火法、激光退火法、或者快速热退火法(RTA法)来加热形成有金属膜129的岛状半导体膜117。由此，硅化物区域106形成在岛状半导体膜117中。硅化物区域106尤其形成在岛状半导体膜117中没有被侧壁112、栅电极111、栅极绝缘膜108覆盖且露出区域的表面附近。在本实施方式中，通过快速热退火法以350℃以上的温度进行加热来形成硅化物区域106。
在形成硅化物区域106之后，用药液如硫酸或硝酸等蚀刻且去除未反应的金属膜129。
接下来，形成覆盖岛状半导体膜117、栅极绝缘膜108、栅电极111及侧壁112的层间绝缘膜113(参照图4C)。
通过使用等离子体CVD法或溅射法由包含硅的绝缘膜例如氧化硅膜、氮化硅膜、包含氮的氧化硅膜、或这些膜的叠层膜形成层间绝缘膜113。不必说，层间绝缘膜113不局限于包含氮的氧化硅膜、氮化硅膜、或者这些膜的叠层膜，也可使用其他包含硅的绝缘膜的单层或叠层结构。
在本实施方式中，通过等离子体CVD法形成50nm的包含氮的氧化硅膜，然后通过激光照射法激活杂质。或者，也可在形成包含氮的氧化硅膜之后，在氮气气氛中以550℃加热四个小时，来激活杂质。
接下来，通过等离子体CVD法形成100nm的氮化硅膜，然后形成600nm的氧化硅膜。该包含氮的氧化硅膜、包含氧的氮化硅膜及氧化硅膜的叠层膜就是层间绝缘膜113。
接下来，以410℃加热其整体一个小时，且使氢从氮化硅膜释放出来进行氢化。
蚀刻层间绝缘膜113，来在层间绝缘膜113中形成到达岛状半导体膜117的接触孔131。之际，以接触孔131仅仅到达连接区域107而不使源区或漏区露出的方式进行蚀刻。就是说，在蚀刻层间绝缘膜113之际，以仅在连接区域107形成接触孔131的方式在层间绝缘膜113上形成抗蚀剂。
接下来，为了去除连接区域107表面的氧化膜(主要包含氧化硅)，用氢氟酸清洗连接区域107表面，或者在氢等离子体气氛中设置衬底，对连接区域107表面进行等离子体处理。在本发明中，仅对连接区域107进行该氧化膜去除的处理。由于源区或漏区105由层间绝缘膜113覆盖，所以源区或漏区105中的硅化物区域不被去除。由此，可以提高源电极或漏电极115和岛状半导体膜117之间的电接触。
接下来，在层间绝缘膜113上夹着接触孔131形成导电膜133(参照图5B)，由导电膜133形成源电极或漏电极115(参照图1)。源电极或漏电极115电连接到连接区域107中的硅化物区域。
在本实施方式中，作为导电膜133使用金属膜。作为该金属膜，可以使用由铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的元素构成的膜或使用这些元素的合金膜。
在本实施方式中，将钛膜(Ti)、铝膜(Al)、钛膜(Ti)分别层叠为100nm、300nm、100nm而形成源电极或漏电极115。
此外，源电极或漏电极115也可以由镍、钴、铁之中的至少一种元素以及含有碳的铝合金膜形成。这种铝合金膜即使与硅接触，也可以防止硅和铝相互扩散。此外，这种铝合金膜由于即使与透明导电膜例如ITO(氧化铟锡)膜接触，也不会发生氧化还原反应，因此可以使两者直接接触。而且，这种铝合金膜因为比电阻低且耐热性优异，所以适合用作布线材料。
此外，源电极或漏电极115分别可以由相同材料和相同工序形成电极和布线，也可以分别形成电极和布线并将其互相连接。
通过上述一系列的工序，可以制造本实施方式的半导体器件。在本实施方式中，在添加赋予n型的元素之际，岛状半导体膜117中要形成接触孔131的区域被抗蚀剂屏蔽，所以岛状半导体膜117中要形成接触孔131的区域不引入有赋予n型的元素。由此，可以在形成n型半导体膜的同时，形成源区或漏区105而不会使硅化物消失，并可以将源区或漏区105连接到源电极或漏电极115。
此外，若有必要，本实施方式可以与其他实施方式及实施例中任何记载自由地组合。
实施方式2
在本实施方式中，参照图6说明具有与实施方式1不同的结构的半导体器件。
注意，在本实施方式中，与实施方式1相同的成分由相同的标记表示，并对没有记载的成分援用实施方式1的记载。
在图6所示的半导体器件中，在衬底201上形成有基底膜202，在基底膜202上形成有作为激活层的岛状半导体膜217。
在岛状半导体膜217中形成有沟道形成区域203、低浓度杂质区域204、源区或漏区205、以及连接区域207。而且，在源区或漏区205的一部分及连接区域207的表面附近形成有硅化物区域206。
在岛状半导体膜217上形成有栅极绝缘膜208、下层栅电极209及上层栅电极211。注意，衬底201、基底膜202、岛状半导体膜217、栅极绝缘膜208分别由与实施方式1的衬底101、基底膜102、岛状半导体膜117、栅极绝缘膜108相同的材料、相同的工序制作即可。
此外，下层栅电极209及上层栅电极211如下那样形成。
首先，在得到实施方式1的图2C的结构之后，在岛状半导体膜217上形成厚度为10nm至50nm，例如为30nm的氮化钽(TaN)膜作为第一导电膜。然后，在第一导电膜上形成厚度为200nm至400nm，例如为370nm的钨(W)膜作为第二导电膜，以形成第一导电膜及第二导电膜的叠层膜。
接下来，通过各向异性蚀刻来蚀刻第二导电膜，以形成上层栅电极211。接下来，通过各向同性蚀刻来蚀刻第一导电膜，以形成下层栅电极209。
在形成下层栅电极209及上层栅电极211之后，如实施方式1所述，在要成为连接区域207的区域上形成抗蚀剂，以栅极绝缘膜208、下层栅电极209、上层栅电极211及抗蚀剂为掩模，对岛状半导体膜217引入赋予一导电型的元素。由此形成沟道形成区域203、低浓度杂质区域204、源区或漏区205，并且由抗蚀剂覆盖的区域由于没有被添加赋予一导电型的元素，所以成为连接区域207。
而且，基于实施方式1的记载形成覆盖栅极绝缘膜208、下层栅电极209及上层栅电极211的侧面的侧壁212。侧壁212由与侧壁112相同的材料及相同的工序形成即可。
接下来，形成覆盖岛状半导体膜217、侧壁212、上层栅电极211的金属膜，通过加热处理在岛状半导体膜217中形成硅化物区域206。硅化物区域206的一个端部也可与侧壁212的端部一致。
再者，去除不用的金属膜，形成层间绝缘膜213，蚀刻层间绝缘膜213来形成到达连接区域207的接触孔。在使用氢氟酸或氢等离子体处理连接区域207表面来去除连接区域207表面的氧化膜之后，形成通过接触孔连接到连接区域207中的硅化物区域的源电极或漏电极215。
注意，层间绝缘膜213、源电极或漏电极215由与实施方式1的层间绝缘膜113、源电极或漏电极115相同的材料、相同的工序形成即可。
此外，若有必要，本实施方式可以与其他实施方式及实施例的任何记载自由地组合。
实施方式3
在本实施方式中，参照图25A至图26C说明由与实施方式1及2不同的制造工序制造的半导体器件。注意，在本实施方式中，与实施方式1及2相同的成分由相同的标记表示，并对没有记载的成分援用实施方式1的记载。
已知在制造薄膜晶体管的工艺中，当要在对源区或漏区添加赋予一导电性的元素之后，形成硅化物区域时，赋予一导电性的元素在形成硅化物区域时会再扩散。为了避免这种现象，也可以在源区或漏区形成硅化物之后添加赋予一导电性的元素。以下说明其制造方法。
首先，基于实施方式1的记载进行直到图3A的栅极绝缘膜108及栅电极111的制造。接着，在栅极绝缘膜108及栅电极111的侧面形成侧壁151(参照图25A)。侧壁151与实施方式1的侧壁112同样形成即可。
接下来，形成覆盖岛状半导体膜117、栅极绝缘膜108、栅电极111、侧壁151的金属膜152(参照图25B)。金属膜152由与实施方式1的金属膜129相同的材料、相同的工序形成即可。
在形成金属膜152之后，通过加热岛状半导体膜117及金属膜152，在岛状半导体膜117中形成硅化物区域153。硅化物区域153的端部也可与侧壁151的端部一致。接着，去除未反应的金属膜152(参照图25C)。
在岛状半导体膜117的一部区域上形成抗蚀剂155，以抗蚀剂155、栅电极111及侧壁151为掩模，将赋予一导电型的元素添加到岛状半导体膜117(参照图25D)。在本实施方式中，对岛状半导体膜117添加作为赋予一导电型的元素的赋予n型的元素磷(P)。然后，去除抗蚀剂155。
通过引入赋予一导电型的元素，在以元素不穿过侧壁151的施加电压进行添加的情况下，如图26A所示，沟道形成区域161、源区或漏区162被形成。此外，连接区域163形成在形成有抗蚀剂155的区域的岛状半导体膜117中。
此外，在以元素穿过侧壁151的施加电压进行添加的情况下，如图26B所示，沟道形成区域165、低浓度杂质区域166、源区或漏区167被形成。此外，连接区域168形成在形成有抗蚀剂155的区域的岛状半导体膜117。
在图26A中，硅化物区域153形成在源区或漏区162及连接区域163中。此外，硅化物区域153的端部可与源区或漏区162的一个端部一致，并且也可与侧壁151的端部一致。
在图26B中，硅化物区域153形成在源区或漏区167及连接区域168中。此外，硅化物区域153的端部可与源区或漏区167的一个端部一致，并且也可与侧壁151的端部一致。
但是，连接区域168也可以以不使硅化物消失的程度包含赋予一导电性的元素。例如，也可在形成抗蚀剂155之前，进行赋予一导电性的元素的添加工序，该添加工序确定低浓度杂质区域166的杂质浓度。注意，在此情况下，必须要控制施加电压，以便成为不使硅化物消失的程度的浓度。
接下来，形成覆盖岛状半导体膜117、栅极绝缘膜108、栅电极111、侧壁151的层间绝缘膜171。基于实施方式1的记载，在层间绝缘膜171形成接触孔。接触孔以仅仅到达连接区域163而不到达源区或漏区162的方式形成。
使用氢氟酸等处理从接触孔露出的连接区域163的表面来去除在连接区域163中的硅化物区域上的氧化膜(主要是氧化硅)。接着形成导电膜，并蚀刻该导电膜来形成源电极或漏电极173(参照图26C)。
注意，图26C示出了在图26A的形成层间绝缘膜171及栅电极或漏电极173的结构，不必说，也可通过上述制造工序在图26B的结构中形成层间绝缘膜及源电极或漏电极。
在本实施方式中，源电极或漏电极173与岛状半导体膜117的电连接仅仅限于连接区域163及168中。层间绝缘膜171中到达接触孔的也仅仅限于连接区域163及168，其中所述接触孔用于电连接源电极或漏电极173和岛状半导体膜117。由此，硅化物区域153不被去除，而可以获得良好的电接触。
实施例1
在本实施例中，作为赋予一导电型的元素使用磷，测定添加有磷的镍硅化物和没有添加磷的镍硅化物之间的薄层电阻，并且进行比较。以下参照图22至图24说明本实施例。
首先，说明用于测定的衬底。在形成于衬底上的硅膜中形成镍硅化物，并在硅膜上的某一区域设置掩模，然后添加磷(P)。
在本实施例中，将设置掩模的区域看作为与没有设置掩模的区域相比为不包含磷的区域，并将该区域作为连接区域(非掺杂区域)。另一方面，没有设置掩模的区域包含磷。在本实施例中，将包含磷的区域称为掺杂区域。但是，即使在连接区域中，如其浓度为在之后的工序中不使硅化物消失的程度，则也可以包含磷。
在图22至图24中，在添加磷后通过蚀刻去除未反应的镍，并在去除镍之后马上进行第一测定。并且，使用氢氟酸(HF)处理硅化物，以去除硅化物表面的氧化膜(主要是氧化硅)，然后进行第二测定。
此外，在图22至图24中，使掺杂区域的磷的掺杂量变化。磷的掺杂量在图22中为5×1015cm-2，在图23中为3×1015cm-2，在图24中为1×1015cm-2。
在图22至图24的任何之一中，可以确认到连接区域的薄层电阻比掺杂区域的低。此外，如对使用氢氟酸处理了硅化物的连接区域和掺杂区域进行比较，则可知薄层电阻在掺杂区域高而在连接区域显著地低。就是说，通过本测定可以证明在掺杂区域中的硅化物由氢氟酸处理而消失，而使得薄层电阻变高，也就是导电性变差。与此相反，在连接区域中，由于硅化物不因氢氟酸处理而消失，所以薄层电阻为低，也就是导电性好。因此，可以得知，优选使用连接区域中的硅化物区域进行与电极或布线的电连接。
实施例2
参照图7A至图9D说明本实施例。
首先，基于实施方式1的记载进行直到图2C的岛状半导体膜的制造工序。在本实施例中，在衬底301上形成基底膜302，而且形成岛状半导体膜303及304(参照图7A)。
注意，衬底301、基底膜302、以及岛状半导体膜303及304分别由与实施方式1的衬底101、基底膜102、以及岛状半导体膜117相同的材料、相同的工序形成即可。
接下来，对岛状半导体膜引入用于控制阈值电压的杂质。在本实施例中，通过掺杂乙硼烷(B2H6)来对岛状半导体膜303及304中引入硼(B)。
接下来，形成覆盖岛状半导体膜303及304的绝缘膜306。作为绝缘膜306，可以使用例如氧化硅、氮化硅、或者包含氮的氧化硅等。此外，作为形成膜的方法，可以使用等离子体CVD法或溅射法等。
接下来，使用绝缘膜306在岛状半导体膜303上形成栅极绝缘膜308，在岛状半导体膜304上形成栅极绝缘膜309(参照图7C)。
形成覆盖岛状半导体膜303及304、以及栅极绝缘膜308及309的第一导电膜311及第二导电膜312(参照图7D)。
第一导电膜311及第二导电膜312通过层叠选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)中的元素、或以上述元素为主要成分的合金材料或化合物材料来形成。
在本实施例中，例如形成厚度为10nm至50nm，例如为30nm的氮化钽(TaN)膜作为第一导电膜311。并且，在第一导电膜311上例如形成厚度为200nm至400nm，例如为370nm的钨(W)膜作为第二导电膜312，以形成第一导电膜311及第二导电膜312的叠层膜。
接下来，通过各向异性蚀刻来蚀刻第二导电膜312，以形成上层栅电极314b及315b。接下来，通过各向同性蚀刻来蚀刻第一导电膜311，以形成下层栅电极314a及315a。通过以上工序，形成栅电极314及315(参照图7E)。
栅电极314及315可以作为栅极布线的一部分而形成，或者，也可以使栅电极314及315连接到另行形成的栅极布线。
接下来，在岛状半导体膜303中之后要成为连接区域的区域上形成抗蚀剂318。此外，在岛状半导体膜304、栅极绝缘膜309及栅电极315上形成抗蚀剂319。
然后，以栅电极314及315、抗蚀剂318及319为掩模，将赋予一导电性(n型或p型的导电性)的杂质添加到岛状半导体膜303，从而形成源区、漏区、沟道形成区域、以及低浓度杂质区域等(参照图8A)。
首先，作为赋予n型的元素使用磷，使用磷化氢(PH3)对岛状半导体膜中以施加电压40keV至100keV，例如60keV、剂量1×1013cm-2至1×1015cm-2，例如2.6×10-13cm-2引入磷(P)。在引入杂质之际，n沟道型TFT356的沟道形成区域321被形成。
接下来，对岛状半导体膜303中使用磷化氢(PH3)以施加电压10keV至60keV，例如20keV、剂量5.0×1014cm-2至2.5×1016cm-2，例如3.0×1015cm-2引入磷(P)。从而，n沟道型TFT的低浓度杂质区域322、以及源区或漏区323被形成。此外，将岛状半导体膜303中被抗蚀剂318屏蔽而不引入有赋予n型的元素的区域作为连接区域324。
在本实施例中，n沟道型TFT356的源区或漏区323以1×1019cm-3至5×1021cm-3的浓度含有磷(P)。此外，n沟道型TFT356的低浓度杂质区域322以1×1018cm-3至5×1019cm-3的浓度含有磷(P)。
但是，连接区域324也可以以不使硅化物消失的程度的浓度包含磷。在此情况下，如实施方式1所述那样，进行确定低浓度杂质区域322的杂质浓度的磷的添加工序，形成覆盖岛状半导体膜303中的要成为连接区域324的区域的抗蚀剂318，并且进行确定源区或漏区323的杂质浓度的磷的添加工序即可。
接下来，去除抗蚀剂319，然后形成覆盖岛状半导体膜303、栅极绝缘膜308及栅电极314的抗蚀剂327。
为了制作p沟道型TFT357，使用乙硼烷(B2H6)对岛状半导体膜304中以施加电压60keV至100keV，例如80keV、剂量1×1013至5×1015cm-2，例如3×1015cm-2的条件引入硼(B)。由此，形成p沟道型TFT的源区或漏区329，并在该杂质引入之际形成沟道形成区域328(参照图8B)。
注意，对p沟道型TFT357而言，在引入硼之际，由于施加电压高，所以即使经过下层栅电极315a及栅极绝缘膜309，也可将用于形成源区或漏区329的充分的硼添加到岛状半导体膜304中。
此外，可以得知：在p沟道型TFT中，即使在之后的工序中使用氢氟酸等去除硅化物表面的氧化膜，硅化物也不容易消失。从而，在p沟道型TFT中，也可不形成连接区域。但是，不必说，也可在p沟道型TFT中形成连接区域，在源电极或漏电极的一部分及连接区域中形成硅化物区域，并且将源电极或漏电极仅仅电连接到连接区域。
p沟道型TFT357的源区或漏区329以1×1019至5×1021cm-3的浓度包含硼。
接下来，形成覆盖岛状半导体膜303及304、栅极绝缘膜308及309、以及栅电极314及315的绝缘膜331(参照图8C)。
绝缘膜331可以通过等离子体CVD法、减压CVD(LPCVD)法使用氧化硅膜、包含氮的氧化硅膜形成。在本实施例中，通过等离子体CVD法以50nm至200nm，优选以100nm的厚度形成氧化硅膜。
接下来，通过蚀刻绝缘膜331，在栅极绝缘膜308及栅电极314的侧面形成侧壁333，且在栅极绝缘膜309及栅电极315的侧面形成侧壁334(参照图8D)。侧壁333及334形成为锥形或矩形，在本实施例中，形成锥形的侧壁333及334。
接下来，形成覆盖岛状半导体膜303及304、栅极绝缘膜308及309、栅电极314及315、以及侧壁333及334的金属膜335(参照图8E)。
作为金属膜335，可以使用钛(Ti)、镍(Ni)、钴(Co)、钨(W)、铂(Pt)等。在本实施例中，作为金属膜335，以10nm的厚度形成镍膜。
接下来，适用使用退火炉的热退火法、激光退火法、或者快速热退火法(RTA法)来加热形成有金属膜335的岛状半导体膜303及304。由此，硅化物区域341形成在岛状半导体膜303中，硅化物区域342形成在岛状半导体膜304中。在本实施例中，通过快速热退火法以350℃以上的温度加热来形成硅化物区域341及342。
在形成硅化物区域341及342之后，用药液如硫酸或硝酸等蚀刻且去除未反应的金属膜335(参照图9A)。
接下来，形成覆盖岛状半导体膜303及304、栅极绝缘膜308及309、栅电极314及315、以及侧壁333及334的第一层间绝缘膜344。
通过使用等离子体CVD法或溅射法由包含硅的绝缘膜例如氧化硅膜、氮化硅膜、包含氮的氧化硅膜、或者这些膜的叠层膜形成第一层间绝缘膜344。不必说，第一层间绝缘膜344不局限于包含氮的氧化硅膜、氮化硅膜、或者这些膜的叠层膜，也可使用其他包含硅的绝缘膜的单层或叠层结构。
在本实施例中，首先通过等离子体CVD法形成50nm的包含氮的氧化硅膜，然后通过激光照射法激活杂质。或者，也可在形成包含氮的氧化硅膜之后，在氮气气氛中以550℃加热四个小时，来激活杂质。
接下来，通过等离子体CVD法在第一层间绝缘膜344上形成50nm的氮化硅膜，然后形成600nm的包含氮的氧化硅膜作为第二层间绝缘膜343。该氮化硅膜及包含氮的氧化硅膜的叠层膜就是第二层间绝缘膜343。
接下来，以410℃加热其整体一个小时，通过使氢从氮化硅膜释放出来进行氢化。
此外，也可在第二层间绝缘膜343上还层叠绝缘膜。作为这种绝缘膜，可以使用感光性或非感光性的有机材料(聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯)、硅氧烷、以及这些的叠层结构。作为有机材料，可以使用正型感光性有机树脂或负型感光性有机树脂。
注意，硅氧烷是指由硅(Si)与氧(O)的键构成其骨架结构，作为取代基，采用至少含氢的有机基(例如丙烯基、芳香族烃)的材料。此外，作为取代基，也可采用氟基。再者作为取代基，也可采用至少含氢的有机基和氟基。
此外，作为在第二层间绝缘膜343上的绝缘膜，也可使用与其他绝缘膜相比难以透过水分或氧等的膜。典型地，可以使用通过溅射法或CVD法而得到的氮化硅膜、氧化硅膜、包含氧的氮化硅膜(组成比N＞O)或包含氮的氧化硅膜(组成比N＜O)、以碳为主要成分的薄膜(例如DLC膜、CN膜)等。
通过蚀刻第一层间绝缘膜344及第二层间绝缘膜343，在第一层间绝缘膜344及第二层间绝缘膜343形成到达岛状半导体膜303的接触孔345及346、到达岛状半导体膜304的接触孔347及348。
此时，在要成为n沟道型TFT357的激活层的岛状半导体膜303中，接触孔345及346被形成为仅仅到达连接区域324。
此外，在要成为p沟道型TFT357的激活层的岛状半导体膜304中，接触孔347及348只要到达硅化物区域342即可。
接下来，为了去除连接区域324表面的氧化膜，用氢氟酸清洗岛状半导体膜303及304中从接触孔345至348露出的表面，或者在氢等离子体气氛中设置衬底，对岛状半导体膜303及304中从接触孔345至348露出的表面进行等离子体处理。在本实施例中，用氢氟酸对岛状半导体膜303及304中从接触孔345至348露出的表面进行处理。由此，可以提高源电极或漏电极351、352和岛状半导体膜303之间的电接触，以及源电极或漏电极352、353和岛状半导体膜304之间的电接触。
接下来，在第二层间绝缘膜343上夹着接触孔345至348形成第三导电膜，由第三导电膜形成源电极或漏电极351至353。
在本实施例中，作为第三导电膜使用金属膜。作为金属膜，可以使用由铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的元素构成的膜或使用这些元素的合金膜。在本实施例中，将钛膜(Ti)、铝膜(Al)、钛膜(Ti)分别层叠为100nm、300nm、100nm，然后蚀刻为所希望的形状，来形成源电极或漏电极351至353。
此外，源电极或漏电极351至353也可以由镍、钴、铁之中至少一种元素以及含有碳的铝合金膜形成。这种铝合金膜即使与硅接触，也可以防止硅和铝相互扩散。此外，这种铝合金膜由于即使与透明导电膜例如ITO(氧化铟锡)膜接触，也不会发生氧化还原反应，因此可以使两者直接接触。而且，这种铝合金膜因为比电阻低且耐热性优异，所以适合用作布线材料。
此外，源电极或漏电极351至353分别可以由相同材料和相同工序形成电极和布线，也可以分别形成电极和布线并将其互相连接。
源电极或漏电极351通过硅化物区域341电连接到n沟道型TFT356的源区或漏区323的一个。源电极或漏电极352通过硅化物区域341电连接到n沟道型TFT356的源区或漏区323的另一个，并且通过硅化物区域342电连接到p沟道型TFT357的源区或漏区329的一个。源电极或漏电极353通过硅化物区域342电连接到p沟道型TFT357的源区或漏区329的另一个。
通过上述一系列的工序，可以形成包括具有n沟道型TFT 356及p沟道型TFT 357的CMOS电路358的半导体器件(参照图9D)。
此外，若有必要，本实施例可以与实施方式的任何记载自由地组合。
实施例3
在本实施例中，参照图10A至10C说明也在p沟道型TFT中形成连接区域的例子。注意，与实施例2相同的成分由相同的标记表示，并对没有标记的成分援用实施例2的记载。
首先，基于实施例2的记载进行直到图8A的添加赋予n型的元素的工序。接着，在要成为p沟道型TFT367的激活层的岛状半导体膜304中将成为连接区域365的区域上形成抗蚀剂361。此外，形成覆盖要成为n沟道型TFT356的激活层的岛状半导体膜303、栅极绝缘膜308、栅电极314的抗蚀剂327(参照图10A)。
接下来，基于实施例2的记载，使用硼作为赋予p型的元素，在岛状半导体膜304中形成沟道形成区域363、源区或漏区364、以及连接区域365(参照图10B)。
接下来，基于实施例2的记载，形成侧壁、硅化物区域、层间绝缘膜、接触孔、源电极或漏电极351至353(参照图10C)。
源电极或漏电极352、353、以及层间绝缘膜344及343中的接触孔347及348仅仅到达p沟道型TFT367的连接区域365中的硅化物区域，而不到达源区或漏区364。
源电极或漏电极351通过硅化物区域341电连接到n沟道型TFT356的源区或漏区323的一个。源电极或漏电极352通过硅化物区域341电连接到n沟道型TFT356的源区或漏区323的另一个，并且通过硅化物区域362电连接到p沟道型TFT367的源区或漏区364的一个。此外，源电极或漏电极353通过硅化物区域362电连接到p沟道型TFT367的源区或漏区364的另一个。如上那样形成CMOS电路368。
此外，若有必要，本实施例可以与实施方式及实施例的任何记载自由地组合。
实施例4
在本实施例中，参照图11A至图15C示出使用本发明制造CPU(中央处理单元)的例子。
如图11A所示，在具有绝缘表面的衬底401上形成基底膜402。作为衬底401，可以使用例如玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃等、石英衬底、不锈钢衬底等。此外，以PET、PES、PEN为代表的塑料衬底、或由具有柔性的合成树脂如丙烯等形成的衬底与其他衬底相比，一般处于耐热温度低的趋势，但是若可耐受在制造工序中的处理温度，则也可以被使用。
设置基底膜402是为了防止衬底401中含有的Na等的碱金属或碱土金属扩散到半导体膜中，而给半导体元件的特征带来不好的影响。从而，使用可以抑制碱金属或碱土金属扩散到半导体膜的氮化硅、氮化硅、包含氮的氧化硅等的绝缘膜来形成基底膜402。在本实施例中，使用等离子体CVD法以SiH4、NH3、N2O、和H2为反应气体形成膜厚10nm至200nm(在本实施例中为50nm)的包含氧的氮化硅膜，然后，以SiH4及N2O为反应气体层叠形成膜厚50nm至200nm(在本实施例中为100nm)的包含氧的氮化硅膜。注意，基底膜402也可具有单层结构，例如可以将包含氮的氧化硅膜形成为10nm至400nm(优选为50nm至300nm)的厚度。
在使用多少含有碱金属或碱土金属的衬底如玻璃衬底、不锈钢衬底或塑料衬底的情况下，从防止杂质扩散的观点来看，设置基底膜是很有效的。但是，在使用石英衬底，即杂质扩散并不成为重要问题的情况下，并不需要设置基底膜。
在基底膜402上形成非晶半导体膜403。非晶半导体膜403的膜厚为25nm至100nm(优选为30nm至60nm)。此外，作为非晶半导体除了硅以外还可使用硅锗。在使用硅锗的情况下，锗浓度优选大约为0.01atomic％至4.5atomic％。在本实施例中，使用厚度为66nm且以硅为主要成分的半导体膜(也称为非晶硅膜)。
接下来，将催化剂元素添加到非晶半导体膜403。在此，添加是指在非晶半导体膜403的表面上形成催化剂元素，以便至少促进非晶半导体膜的晶化。通过形成催化剂元素，非晶半导体膜可以在低温下晶化，所以是优选的。
例如，通过旋涂法或浸渍法等使用含有促进晶化的元素例如镍的溶液(包括水溶液和醋酸溶液)在非晶半导体膜403上形成含有促进晶化的元素的膜404(注意，该膜由于非常薄，所以有可能不能作为膜而被观察到)(参照图11A)。此时，为了改善非晶半导体膜403的表面的湿润性，并且将溶液遍及非晶半导体膜的表面整体，优选通过在氧气气氛中的UV光的照射、热氧化法、以及由含有羟基的臭氧水或过氧化氢的处理等形成1nm至5nm的氧化膜(未图示)。此外，也可通过离子注入法将镍离子注入到非晶半导体膜中，或在含有镍的水蒸气气氛中加热，或者以镍材料作为靶子使用氩等离子体进行溅射。在本实施例中，通过使用含有10ppm的醋酸镍的水溶液的旋涂法使促进晶化的元素包含在非晶半导体膜403上。
然后，对非晶半导体膜403照射激光(激光束)405。
此外，在这种激光照射中，为了高精度地重叠并控制照射开始位置和照射结束位置，而也可以形成标识(marker)。标识使用光刻法形成在衬底即可。
通过所述激光照射，使非晶半导体膜403晶化，而形成结晶半导体膜406(参照图11B)。
然后，为了减少或去除催化剂元素，进行吸杂工序。在本实施例中，说明以非晶半导体膜为吸杂槽(gettering sink)来俘获催化剂元素的方法。首先，通过在氧气气氛中的UV光的照射、热氧化法、以及由含有羟基的臭氧水或过氧化氢的处理等在结晶半导体膜上形成氧化膜。接着，使用等离子体CVD法以SH4及Ar为原料气体、0.3Pa的压力、3kW的RF功率、150℃的衬底温度形成厚度为150nm的非晶半导体膜。
然后，在氮气气氛下以550℃进行加热处理四个小时，以减少或去除催化剂元素。并且，通过氢氟酸等去除作为吸杂槽的非晶半导体膜及氧化膜，来可获得催化剂元素被减少或去除了的结晶半导体膜。
如图11C所示，使用结晶半导体膜406获得岛状半导体膜407至410。为了获得岛状半导体膜407至410，对结晶半导体膜406涂敷抗蚀剂，曝光且烘焙预定掩模形状，在结晶半导体膜上形成掩模。使用该掩模，通过干式蚀刻法蚀刻结晶半导体膜。作为干式蚀刻法的气体，可以使用CF4和O2。
然后，由与实施方式1至实施方式3及实施例2至实施例3相同的工序进行引入赋予一导电型的元素，形成侧壁，并且形成硅化物区域的工序。此外，当对本实施例中的制造条件、制造工序、形成膜的材料等并没有特别记载时，使用与实施例2相同的制造条件、制造工序、形成膜的材料等。
但是，在本实施例中，在衬底401上形成n沟道型TFT461及463、以及p沟道型TFT462及464。在图12A中，n沟道型TFT461在基底膜402上包括岛状半导体膜407、栅极绝缘膜411、以及由下层栅电极471a及上层栅电极471b构成的栅电极471。此外，在岛状半导体膜407中包括连接区域424、源区或漏区423、低浓度杂质区域422、以及沟道形成区域421。在源区或漏区423的一部分及连接区域424中形成有硅化物区域425。在栅极绝缘膜411、栅电极471的侧面形成有侧壁476。
p沟道型TFT462在基底膜402上包括岛状半导体膜408、栅极绝缘膜412、以及由下层栅电极472a及上层栅电极472b构成的栅电极472。此外，在岛状半导体膜408中包括源区或漏区432、以及沟道形成区域431。在源区或漏区432中形成有硅化物区域435。在栅极绝缘膜412、栅电极472的侧面形成有侧壁477。
n沟道型TFT463在基底膜402上包括岛状半导体膜409、栅极绝缘膜413、以及由下层栅电极473a及上层栅电极473b构成的栅电极473。此外，在岛状半导体膜409中包括连接区域444、源区或漏区443、低浓度杂质区域442、以及沟道形成区域441。在源区或漏区443中形成有硅化物区域445。在栅极绝缘膜413、栅电极473的侧面形成有侧壁478。
另外，p沟道型TFT464在基底膜402上包括岛状半导体膜410、栅极绝缘膜414、以及由下层栅电极474a及上层栅电极474b构成的栅电极474。此外，在岛状半导体膜410中包括源区或漏区452、以及沟道形成区域451。在源区或漏区452中形成有硅化物区域455。在栅极绝缘膜414、栅电极474的侧面形成有侧壁479。
接下来，形成覆盖岛状半导体膜407至410、栅极绝缘膜411至414、以及栅电极471至472的第一层间绝缘膜481。第一层间绝缘膜481只要是包含氮的绝缘膜即可，在本实施例中，通过等离子体CVD法形成100nm的氮化硅膜。
然后，进行加热处理和氢化。在本实施例中，在氮气气氛中以410℃进行加热处理一个小时。结果，由从氮化硅释放的氢消除氧化硅膜或硅膜的悬空键。
然后，形成覆盖第二层间绝缘膜482的第二层间绝缘膜481。作为第二层间绝缘膜482，可以使用无机材料(氧化硅、氮化硅、包含氧的氮化硅等)、感光性或非感光性的有机材料(聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯)、硅氧烷、以及这些膜的叠层结构。
硅氧烷是指其骨架结构由硅(Si)-氧(O)键构成，并且使用至少含有氢的有机基(例如烷基、芳香烃)作为取代基。此外，作为取代基，既可使用氟基，又可使用至少含有氢的有机基和氟基。
此外，在作为第二层间绝缘膜482使用有机材料形成的情况下，可以使用正型感光性有机树脂或负型感光性有机树脂。例如，在作为有机材料使用正型感光性丙烯的情况下，当通过光刻工艺的曝光处理蚀刻感光性有机树脂时，可以在上端部形成具有曲率的开口部。在本实施例中，通过使用SiH4、N2O作为原料气体的等离子体CVD法以600nm的厚度形成被氮化了的氧化硅膜。此时，将衬底加热到300℃至450℃，在本实施例中，加热到400℃。
接下来，在第一层间绝缘膜481、第二层间绝缘膜482中形成开口部、即所谓的接触孔，形成与杂质区域连接的电极或布线491至498。在本实施例中，将电极和布线形成为一体，然而也可分别形成电极和布线且将此电连接。此外，与电极或布线491至498同时，形成与栅电极连接的布线。此时，由于将开口部的直径设定为1.0μm，所以优选使开口部向垂直方向开口。因此，有意识地将抗蚀剂形成为其端部不成为锥形的形状。此外，如果抗蚀剂和开口接触孔的绝缘膜的选择比高，抗蚀剂的端部就也可以成为锥形。在本实施例中，由于使用被氮化了的氧化硅膜作为第二层间绝缘膜482，通过干式蚀刻法使用抗蚀剂掩模形成开口部，该抗蚀剂掩模被形成为其端部成为垂直，就是说，有意识地将其形成得不成为锥形。此时，实际上抗蚀剂端部有时成为锥形。使用CHF3、He作为蚀刻气体，以几sec、例如3sec为第一蚀刻时间，以100sec至130sec、例如117sec为第二蚀刻时间，以200sec至270sec、例如256sec为第三蚀刻时间进行蚀刻。此时，可以根据开口部的蚀刻状态确定蚀刻气体的流量。
注意，在使用有机材料或硅氧烷作为第二层间绝缘膜482的情况下，由于将开口部的侧面形成为垂直，优选使用具有比抗蚀剂掩模高的硬度的掩模例如由氧化硅膜等无机材料形成的硬掩模。
然后，通过O2灰化或抗蚀剂剥离液去除抗蚀剂掩模。
并且，在开口部中形成电极或布线491至498(参照图12B)。作为布线，使用由铝(Al)、钛(Ti)、钼(Mo)、钨(W)、或硅(Si)等元素构成的膜、或者使用这些元素的合金膜。在本实施例中，将钛(Ti)膜、氮化钛膜(TiN)、钛-铝合金膜(Al-Si)、以及钛膜(TiN)分别叠层60nm、40nm、300nm、以及100nm，然后将此蚀刻为所希望的形状，来形成布线，即源电极、漏电极。
此外，电极或布线491至498也可以由镍、钴、铁之中的至少一种元素以及包含碳的铝合金膜形成。这种铝合金膜即使与硅接触，也可以防止硅和铝相互扩散。此外，这种铝合金膜即使与透明导电膜例如ITO(氧化铟锡)膜接触，也不会发生氧化还原反应，因此可以使两者直接接触。另外，这种铝合金膜因为比电阻低且耐热性优异，所以适合用作布线材料。
n沟道型TFT461的电极或布线491及电极或布线492以不到达源区或漏区423的方式形成。此外，形成在第一层间绝缘膜481及第二层间绝缘膜482中的用于将电极或布线491及电极或布线492与岛状半导体膜407连接的接触孔以不到达源区或漏区423的方式形成。
n沟道型TFT463的电极或布线495及电极或布线496以不到达源区或漏区443的方式形成。此外，形成在第一层间绝缘膜481及第二层间绝缘膜482中的用于将电极或布线495及电极或布线496与岛状半导体膜409连接的接触孔以不到达源区或漏区443的方式形成。
如上所述那样，可以形成由具有低浓度杂质区域的LDD区域构成且沟道长度为1.0μm以下的n沟道型薄膜晶体管。此外，完成由不具有低浓度杂质区域的所谓的单漏极结构构成且沟道长度为1.0μm以下的p沟道型薄膜晶体管。注意，也可以将沟道长度为1.0μm以下的TFT记载为亚微米TFT。p沟道型薄膜晶体管由于不容易产生因热载流子导致的退化、短沟道效果，所以可以为单漏极结构。
注意，在本发明中，也可使p沟道型薄膜晶体管为LDD结构。另外，在n沟道型薄膜晶体管、以及p沟道型薄膜晶体管中，也可具有低浓度杂质区域与栅电极重叠的所谓的GOLD结构，而代替LDD结构。
可以制造具有如上那样形成的薄膜晶体管的半导体器件，在本实施例中即为CPU，可以以驱动电5V、运作频率30MHz进行高速运作。
另外，参照方框图说明本实施例的CPU的结构。
图13所示的CPU主要包括衬底500上的运算电路(ALU；Arithmetic logic unit)501、运算电路用控制部(ALU controller)502、指令译码部(Instruction Decoder)503、中断控制部(InterruptController)504、时序控制部(Timing Controller)505、寄存器(Register)506、寄存控制部(Register Controller)507、总线接口(Bus I/F)508、可重写ROM 509、以及ROM接口(ROM I/F)520。此外，ROM 509和ROM接口520也可以被提供在不同的芯片上。
显然，图13所示的CPU仅仅是一个例子，其中的结构被简化了，实际的CPU根据其用途而具有各种各样的结构。
通过总线接口508输入到CPU的指令被输入到指令译码部503，在其中被译码，然后被输入到运算电路用控制部502、中断控制部504、寄存控制部507、以及时序控制部505。
运算电路用控制部502、中断控制部504、寄存控制部507、以及时序控制部505根据被译码了的指令而进行各种控制。具体地说，运算电路用控制部502产生用于控制运算电路501的驱动的信号。当CPU执行一个程序时，中断控制部504根据其优先度或掩模状态判断而确定来自外部输入/输出器件或外围电路的中断请求，并处理此请求。寄存控制部507产生寄存器506的地址，并根据CPU的状态而进行寄存器506的读出和写入。
时序控制部505产生用于控制运算电路501、运算电路用控制部502、指令译码部503、中断控制部504、以及寄存控制部507的驱动时序的信号。例如，时序控制部505配备有根据参考时钟信号CLK1521而产生内部时钟信号CLK2522的内部时钟发生部，并将时钟信号CLK2供给给上述各种电路。
图14示出了一种像素部、CPU、以及其它电路形成在同一衬底上的显示器件，即所谓的系统化面板(system-on-panel)。在衬底530上设有像素部531、用来选择包括在像素部531中的像素的扫描线驱动电路532、以及用来将视频信号供给给选择的像素的信号线驱动电路533。CPU 534和其它电路例如控制电路535由引自扫描线驱动电路532和信号线驱动电路533的布线连接。要指出的是，控制电路包括接口。并且，在衬底的端部设置与FPC端子的连接部，以与外部交换信号。
作为其他电路，可以在衬底上提供映像信号处理电路、电源电路、灰度电源电路、视频RAM、存储器(DRAM、SRAM、PROM)等。此外，这些电路可以由IC芯片组成并被安装在衬底上。而且，扫描线驱动电路532、以及信号线驱动电路533并不需要一定要形成在同一衬底上，例如，也可以在同一衬底上仅仅形成扫描线驱动电路532，而信号线驱动电路533由IC芯片形成并安装。
图15A示出了被封装了的CPU的方式。使形成在衬底550上的具有CPU功能的薄膜晶体管阵列551为面朝下(face down)状态，也就是使设置在CPU表面上的电极(源电极或漏电极、或者夹着绝缘膜形成在这些电极上的电极等)成为下侧的状态。作为衬底550，可以使用玻璃、塑料。此外，准备设有由铜或其合金形成的布线553的布线衬底例如印刷板557。印刷板557中设有连接端子(插脚，pin)554。并且，电极552和布线553通过各向异性导电膜558等连接。然后，用诸如环氧树脂之类的树脂555从衬底550上方覆盖CPU，从而完成封装的CPU。或者，可以在保持中空的状态下用塑料等环绕衬底的周边。
图15B不同于图15A，使具有CPU的功能的薄膜晶体管阵列551为面朝上(face up)状态，以使设置在CPU表面上的电极552成为上侧。并且，在印刷板557上固定衬底550，并用引线568将电极552和布线553连接。像这样使用引线进行连接被称为引线键合。并且，电极552与连接到布线553的凸块564连接。然后，在保持中空的状态下用塑料565等环绕CPU的外周，从而完成封装的CPU。
图15C示出了在具有柔性的衬底例如FPC(柔性印刷电路)上固定具有CPU功能的薄膜晶体管阵列551的例子。使形成在衬底560上的具有CPU功能的薄膜晶体管阵列551为面朝下状态，即，使设置在CPU表面上的电极552成为下侧的状态。作为衬底560，虽然可以使用玻璃、石英、金属、块状半导体(bulk semiconductor)、塑料，但是在图15C中优选使用柔性高的塑料。此外，准备设置有由铜或其合金形成的布线553且具有柔性的FPC567。然后，通过各向异性导电膜558将电极552和布线553连接。然后，从衬底560上方覆盖环氧树脂等树脂555，从而完成封装的CPU。
以这种方式封装的CPU被保护不受外部的影响，从而更容易携带。并且，可以将CPU安装在所希望的位置上，特别是当如图15C那样具有柔性时，安装位置的自由度就更高了。而且，通过封装CPU，也可以补充CPU的功能。
如上所述那样，可以使用本发明的TFT制造CPU等半导体器件。由于由薄膜晶体管形成的CPU重量轻，故可减轻当携带或安装时的负担。此外，使用在本实施例中所说明的CPU、液晶显示器件、EL显示器件等各种显示器件可以制造系统化面板。
此外，若有必要，本实施例可以与实施方式及其他实施例的任何记载自由地组合。
实施例5
在本实施例中，参照图16A至图19B示出使用本发明制造ID芯片(也称为ID标签、IC芯片、IC标签)的例子。
在本实施例中，示出了作为半导体元件的被绝缘分离的TFT的例子，但是，用于集成电路的半导体元件不限于此，且可以使用任何类型的电路元件。例如，除了TFT以外，可以典型地举出存储元件、二极管、光电转换元件、电阻元件、线圈、电容器元件、电感器等。
首先，如图16A所示，通过溅射法在耐热衬底(第一衬底)601上形成剥离层602。作为第一衬底601，可以使用例如硼硅酸钡玻璃和硼硅酸铝玻璃等玻璃衬底、石英衬底、陶瓷衬底等。此外，也可使用在其表面上形成有绝缘膜的包括不锈钢衬底的金属衬底或半导体衬底。由具有挠性的合成树脂如塑料等构成的衬底尽管与上述衬底相比通常耐热温度低，但当能耐受制造工序中的处理温度时也可以被使用。
作为剥离层602，可以使用以硅为主要成分如非晶硅、多晶硅、单晶硅或微晶硅(包括半非晶硅)的层。剥离层602可通过溅射法、减压CVD法、等离子体CVD法等形成。在本实施例中，通过减压CVD法形成厚度大约为50nm的非晶硅形成剥离层602。注意，剥离层602不限于硅，只要是通过蚀刻能够被选择性地去除的材料就可以被使用。剥离层602的厚度优选为50nm至60nm。对半非晶硅而言，也可为30nm至50nm的厚度。
注意，以半非晶硅为代表的半非晶半导体包括具有非晶半导体和具有晶体结构(包括单晶和多晶)的半导体之间的中间结构的半导体。该半非晶半导体具有自由能稳定的第三状态，是具有短程有序和点阵畸变的晶体物质，其晶粒尺寸为0.5nm至20nm，可以在非单晶半导体中分散并存在。对于半非晶半导体而言，其拉曼谱偏移到比520cm-1低的波数端，此外，在X射线衍射中可以观测由Si晶格导致的(111)和(220)的衍射峰。此外，半非晶半导体包含至少1原子％或更多的氢或卤素作为消除悬挂键的材料。在此，为方便起见，将这种半导体称为半非晶半导体(SAS)。而且，使半非晶半导体包含诸如氦、氩、氪或氖等的稀有气体元素以进一步促进点阵畸变，从而提高稳定性且可以获得优质的半非晶半导体。
此外，可以通过对包含硅的气体进行辉光放电分解来获得SAS。典型的包含硅的气体是SiH4，另外也可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，使用氢气或在氢气中添加了选自氦、氩、氪和氖中的一种或多种的稀有气体元素的气体稀释该包含硅的气体，由此，容易形成SAS。优选以稀释比率为2倍至1000倍的范围内稀释包含硅的气体。
接下来，在剥离层602上形成基底膜603。提供基底膜603以防止包含在第一衬底601中的Na等碱金属或碱土金属扩散入半导体膜中，而导致TFT等半导体元件的特性受到不好影响。此外，基底膜603具有在之后剥离半导体元件的工序中保护半导体元件的功能。基底膜603可以是单层的绝缘膜或其叠层。因此，基底膜603由可抑制碱金属或碱土金属扩散入半导体膜的绝缘膜如氧化硅、氮化硅、包含氮的氧化硅、包含氧的氮化硅等形成。
在本实施例中，通过顺序层叠100nm厚的包含氮的氧化硅膜、50nm厚的包含氧的氮化硅膜、以及100nm厚的包含氮的氧化硅膜分别作为下层基底膜603a、中层基底膜603b、以及上层基底膜603c，以形成基底膜603。但是，每个膜的材料、厚度和叠层数量不局限于此。例如，下层基底膜603a可以使用通过旋涂法、缝隙涂布法(slitcoater)、液滴喷射法等形成的厚度为0.5μm至3μm的硅氧烷基树脂，而代替包含氮的氧化硅膜。此外，中层基底膜603b可以使用氮化硅膜(Si3N4等)而代替包含氧的氮化硅膜。此外，上层基底膜603c可以使用氧化硅膜而代替包含氮的氧化硅膜。此外，每个膜的厚度优选在0.05μm至3μm的范围之内，且可在此范围内任意选择厚度。
或者，基底膜603中最接近剥离层602的下层由包含氮的氧化硅膜或氧化硅膜形成，中层由硅氧烷基树脂形成，且上层由氧化硅膜形成。
在此，氧化硅膜可以通过热CVD法、等离子体CVD法、常压CVD法、偏压ECRCVD法等使用SiH4和O2的混合气体或TEOS(四乙氧基甲硅烷)和O2等的混合气体形成。此外，关于氮化硅膜，典型而言，可以通过等离子体CVD法使用SiH4和NH3的混合气体形成。此外，关于包含氮的氧化硅膜(组成比为O＞N)和包含氧的氮化硅膜(组成比为N＞O)，典型而言，可以通过等离子体CVD法使用SiH4和N2O的混合气体形成。
接下来，在基底膜603上形成半导体膜。半导体膜优选在形成基底膜603之后，以不露出于大气的方式形成。半导体膜的厚度为20nm至200nm(优选为40nm至170nm，更优选为50nm至150nm)。注意，半导体膜既可为非晶半导体，又可为半非晶半导体，还可为多晶半导体。此外，作为半导体，除了硅以外，还可使用硅锗。在使用硅锗的情况下，锗的浓度优选为0.01atomic％至4.5atomic％左右。
非晶半导体可以通过对包含硅的气体进行辉光放电分解来获得。典型的包含硅的气体是SiH4，、Si2H6。使用氢气、或者氢气及氦气稀释包含硅的气体。
注意，如上所述那样，半非晶半导体尽管可以通过对包含硅的气体进行辉光放电分解来获得，但是也可在包含硅的气体中混入碳化物气体如CH4、C2H6等、锗化气体如GeH4、GeF4等、F2等，以将能带宽度调整为1.5至2.4eV、或者0.9至1.1eV。
例如，在使用添加有H2的SiH4的气体的情况下，或者在使用添加有F2的SiH4的气体的情况下，当使用由此形成了的半非晶半导体制造TFT时，可以使该TFT的亚阈值系数(S值)为0.35V/dec以下，典型地为0.25V/dec至0.09V/dec，并且使迁移度为10cm1/Vdec。并且，在由使用上述半非晶半导体的TFT形成例如19级环形振荡器的情况下，可以获得如下特性，即，在电源电压3V至5V的范围内其振荡频率为1MHz以上，优选为100MHz以上。此外，在电源电压3V至5V的范围内可以使反相器每1级的迟延时间为26ns，优选为0.26ns以下。
并且，基于实施方式1至实施方式3及实施例2至实施例4的记载，进行直到引入赋予一导电性的元素、形成侧壁、形成硅化物区域的工序。
通过以上工序，n沟道型TFT611、p沟道型TFT612、n沟道型TFT613被形成(参照图16A)。注意，TFT611至613尽管在本实施例中为顶部栅极结构，但是也可为底部栅极结构(反交错结构)。
n沟道型TFT611在上层基底膜603c上包括岛状半导体膜621、栅极绝缘膜661、以及由下层栅电极671a及上层栅电极671b构成的栅电极671。在岛状半导体膜621中形成有沟道形成区域631、低浓度杂质区域632、源区或漏区633、连接区域634、以及硅化物区域635。硅化物区域635形成在源区或漏区633的一部分及连接区域634中。此外，侧壁665形成在栅极绝缘膜661及栅电极671的侧面。
p沟道型TFT612在上层基底膜603c上包括岛状半导体膜622、栅极绝缘膜662、以及由下层栅电极672a及上层栅电极672b构成的栅电极672。在岛状半导体膜622中形成有沟道形成区域641、源区或漏区642、以及硅化物区域645。硅化物区域645形成在源区或漏区642的一部分中。此外，侧壁666形成在栅极绝缘膜662及栅电极672的侧面。
n沟道型TFT613在上层基底膜603c上包括岛状半导体膜623、栅极绝缘膜663、以及由下层栅电极673a及上层栅电极673b构成的栅电极673。在岛状半导体膜623中形成有沟道形成区域651、低浓度杂质区域652、源区或漏区653、连接区域654、以及硅化物区域655。硅化物区域655形成在源区或漏区653的一部分中和连接区域654中。此外，侧壁667形成在栅极绝缘膜663及栅电极673的侧面。
再者，之后，也可形成用于保护TFT611至TFT613的钝化膜681。作为钝化膜681，优选使用可以防止碱金属和碱土金属侵入到TFT611至TFT613的材料如氮化硅、包含氮的氧化硅、氮化铝、氧化铝、氧化硅等。具体而言，可以使用厚度为600nm左右的包含氮的氧化硅膜作为钝化膜。在此情况下，也可在形成所述包含氮的氧化硅膜之后进行氢化处理工序。通过采用上述结构，由于TFT611至TFT613由基底膜603和钝化膜681覆盖，所以可以防止Na等碱金属和碱土金属扩散到用于半导体元件的半导体膜中，而导致半导体元件受到不好影响。
接下来，形成覆盖TFT611至TFT613及钝化膜681的第一层间绝缘膜682。作为第一层间绝缘膜682，可以使用具有耐热性的有机树脂如聚酰亚胺、丙烯、聚酰胺等。此外，除了上述有机树脂以外，可以使用低介电常数材料(low-k材料)、以硅氧烷基材料为起始材料而形成的包括Si-O-Si键的树脂(以下，称为硅氧烷基树脂)等。
硅氧烷是指由硅(Si)与氧(O)的键构成其骨架结构，作为取代基，采用至少含氢的有机基(例如丙烯基、芳香族烃)的材料。此外，作为取代基，也可采用氟基。再者作为取代基，也可采用至少含氢的有机基和氟基。
第一层间绝缘膜682可根据其材料采用旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷法、胶印法等)、刮刀法、滚涂法、幕帘涂布法、刮刀涂布法等来形成。此外，也可使用无机材料来形成，在这种情况中，可以使用氧化硅、氮化硅、氧氮化硅、PSG(磷玻璃)、BPSG(磷硼玻璃)、铝氧膜等。注意，也可通过层叠这些绝缘膜来形成第一层间绝缘膜682。
而且，在本实施例中，在第一层间绝缘膜682上形成第二层间绝缘膜683。作为第二层间绝缘膜683，可以使用具有碳的膜如DLC(类金刚石炭)或氮化碳(CN)等、或者氧化硅膜、氮化硅膜或含氮的氧化硅膜等。作为形成方法，可以使用等离子体CVD法、大气压等离子体CVD法等。或者，也可使用感光或非感光性的有机材料如聚酰亚胺、丙烯、聚酰胺、抗蚀剂或苯并环丁烯等或硅氧烷基树脂等。
注意，也可将填料混入到第一层间绝缘膜682或第二层间绝缘膜683中，以便防止第一层间绝缘膜682或第二层间绝缘膜683因第一层间绝缘膜682或第二层间绝缘膜683和构成之后要形成的布线的导电材料等之间的热膨胀率的差别产生的应力而使膜剥落或产生裂纹。
接下来，在第一层间绝缘膜682或第二层间绝缘膜683中形成接触孔。然后，对岛状半导体膜621至623中从接触孔露出的表面使用氢氟酸清洗或通过氢等离子体进行等离子体处理。接着，中间夹接触孔形成连接到TFT611至TFT613的电极或布线691至695。尽管在本实施例中将电极和布线形成为一体，但是也可分别形成而电连接电极和布线。作为用来形成接触孔时的蚀刻的气体，使用CHF3和He的混合气体，但是不局限于此。在本实施例中，通过溅射法形成并层叠钛(Ti)膜、氮化钛(TiN)膜、包含硅的铝(Al-Si)膜、钛(Ti)膜、以及氮化钛(TiN)膜，使其为五层结构，来形成电极或布线691至695。
注意，通过将硅(Si)混入到铝(Al)膜中，可以防止在当形成布线时的抗蚀剂烘焙中产生小丘。此外，也可混入0.5％左右的Cu而代替Si。此外，通过用Ti或TiN夹Al-Si层，进一步提高耐小丘性。注意，当蚀刻时，优选使用由包含氮的氧化硅等构成的上述硬掩模。注意，布线的材料和形成方法不局限于这些，也可采用用于上述栅电极的材料。
此外，所述电极或布线691至695也可以由镍、钴、铁之中至少一种元素以及含有碳的铝合金膜形成。这种铝合金膜即使与硅接触，也可以防止硅和铝相互扩散。此外，这种铝合金膜由于即使与透明导电膜例如ITO(氧化铟锡)膜接触，也不会发生氧化还原反应，因此可以使两者直接接触。而且，这种铝合金膜因为比电阻低且耐热性优异，所以适合用作布线材料。
注意，电极或布线691及电极或布线692电连接到n沟道型TFT611的连接区域634中的硅化物区域。电极或布线692及电极或布线693电连接到p沟道型TFT612的源区或漏区642中的硅化物区域。电极或布线694及电极或布线695电连接到n沟道型TFT613的连接区域654中的硅化物区域。另外，电极或布线695还连接到n沟道型TFT613的栅电极673。n沟道型TFT613可以用作随机数ROM的存储元件(参照图16B)。
接下来，在第二层间绝缘膜683上形成覆盖电极或布线691至695的第三层间绝缘膜701。将第三层间绝缘膜701形成为具有开口部，以使电极或布线691的一部分露出。注意，第三层间绝缘膜701可以使用与第一层间绝缘膜682相同的材料形成。
接下来，在第三层间绝缘膜701上形成天线705(参照图17A)。作为天线705，可以使用具有Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn、Ni等金属、金属化合物中的一种或多种的导电材料。并且，天线705与电极或布线691连接。注意，在图17A中，天线705与电极或布线691直接连接，但是本发明的ID芯片不局限于该结构。例如，也可使用另行形成的布线电连接天线705与电极或布线691。
天线705可以使用印刷法、光刻法、蒸镀法或液滴喷射法等形成。在本实施例中，天线705由单层导电膜形成，也可形成层叠有多个导电膜的天线705。例如，也可通过无电镀法将Cu涂布在由Ni等形成的布线来形成天线705。
注意，液滴喷射法意味着从小孔喷嘴喷射包含预定组分的微滴来形成预定图形的方法，喷墨法等包括在其范畴内。此外，印刷法包括丝网印刷法、胶印法等。通过使用印刷法、液滴喷射法，可形成天线705而不使用用于曝光的掩模。此外，液滴喷射法和印刷法与光刻法中不同，不会浪费例如通过蚀刻除去等的材料。此外，由于不需要使用昂贵的用于曝光的掩模，所以可以降低制造ID芯片的成本。
在使用液滴喷射法或各种印刷法的情况下，例如可以使用通过用Ag涂布Cu获得的导电颗粒等。注意，当通过液滴喷射法形成天线705时，优选对第三层间绝缘膜701表面进行处理，以提高天线705的密接性。
作为可以提高密接性的方法，例如可以具体地举出如下方法：将通过催化剂作用可提高导电膜或绝缘膜的密接性的金属或金属化合物附着到第三层间绝缘膜701的表面上；将对要形成的导电膜或绝缘膜有高密接性的有机基的绝缘膜、金属、金属化合物附着到第三层间绝缘膜701表面上；以及在大气压或减压下对第三层间绝缘膜701的表面进行等离子体处理以改变其表面性质，等。此外，作为对导电膜或绝缘膜有高密接性的金属，除钛、钛氧化物之外，可以举出3d过渡元素的Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu或Zn等。此外，作为金属化合物可以举出上述金属的氧化物、氮化物、氧氮化物等。作为上述有机基绝缘膜，例如可以举出聚酰亚胺、硅氧烷基树脂等。
在附着到第三层间绝缘膜701上的金属或金属化合物具有导电性的情况下，控制薄层电阻，以使天线正常运作。具体而言，将具有导电性的金属或金属化合物的平均厚度控制为例如在1nm至10nm的范围之内，此外，使金属或金属化合物通过氧化而部分或完全绝缘即可。或者，也可将不需要提高紧密性的区域附着的金属或金属化合物通过蚀刻选择性地去除。也可通过液滴喷射法、印刷法、溶胶凝胶法等将金属或金属化合物仅仅选择性地附着到特定区域，而取代预先附着到整个衬底上。注意，金属或金属化合物在第三层间绝缘膜701的表面上不需要处于完全连续的膜状态，而也可处于在某一程度上分散的状态。
随后，如图17B所示，在形成天线705之后，在第三层间绝缘膜701上形成覆盖天线705的保护层711。保护层711由在之后通过蚀刻去除剥离层602之际能够保护天线705的材料形成。例如，可以通过整体涂布在水或酒精中可溶的环氧基树脂、丙烯酸基树脂或硅基树脂来形成保护层711。
在本实施例中，保护层711按以下方式形成：通过旋涂法将可水溶树脂(Toagosei Co.，Ltd制造的VL-WSHL10)涂覆30μm厚并曝光2分钟，以便暂时固化该树脂，随后针对衬底的背面和表面用UV光分别辐射2.5分钟和10分钟，总共12.5分钟，以完全使树脂固化，来形成保护层711。注意，在层叠多个有机树脂的情况下，根据使用的溶剂，当涂覆或烘烤时，有可能有机树脂之间会部分融化或密接性会变得太高。因此，在第三层间绝缘膜701和保护层711由可在同一溶剂中溶解的有机树脂形成的情况下，优选覆盖第三层间绝缘膜701地形成无机绝缘膜(氮化硅膜、包含氧的氮化硅膜、包含氮的氧化硅膜、氮化铝膜、包含氧的氮化铝膜、包含氮的氧化铝膜)，以便可在后续工序中平滑地去除保护层711。
接下来，如图18A所示，形成凹槽715以划分ID芯片。凹槽715可具有露出剥离层602的深度。凹槽715可通过切割方法、划线法等形成。注意，在不需要划分形成在第一衬底601上的ID芯片的情况下，就并不需要形成凹槽715。
接下来，如图18B所示，通过蚀刻来去除剥离层602。在本实施例中，使用氟化卤素作为蚀刻气体，且从凹槽715引入该气体。在本实施例中，在温度350℃、流速300sccm、压力798Pa以及时间3h的条件下，使用ClF3(三氟化氯)。此外，也可使用混合有氮的ClF3气体。通过使用ClF3等的卤代氟化物可选择性地蚀刻剥离层602，以使第一衬底601可从TFT611至613上剥离。注意，卤代氟化物可以是气体或液体。
接下来，如图19A所示，使用粘合剂722将被剥离的TFT611至613及天线705附着到第二衬底721上。作为粘合剂722，使用可使第二衬底721和基底膜603相互贴合的材料。作为粘合剂722，可以使用各种固化型粘合剂，例如反应固化型、热固化型、光固化型如紫外线固化型等、或者厌氧型。
作为第二衬底721，可以使用有机材料如柔性纸或塑料等。或者，作为第二衬底721，也可使用柔性无机材料。作为塑料衬底，可以使用由具有极性基的聚降冰片烯构成的ARTON(由JSR制造)。此外，可以举出以聚对苯二甲酸乙二酯(PET)为代表的聚酯、聚醚砜(PES)、聚萘二酸乙二酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚丙烯酸酯(PAR)、聚对苯二甲酸丁二酯(PBT)、聚酰亚胺、丙烯腈-丁二烯-苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸树脂等。第二衬底721优选具有高热传导性即2W/mK至30W/mK左右，以便散去在集成电路中产生的热量。
接下来，如图19B所示，在去除保护层711之后，在第三层间绝缘膜701上涂敷覆盖天线705的粘合剂726，随后贴合覆盖部件725。作为覆盖部件725，与第二衬底721同样，可以使用有机材料如柔性纸或塑料等。粘合剂726的厚度例如可为10μm至200μm。
此外，作为粘合剂726，使用可使覆盖部件725与第三层间绝缘膜701及天线705相互贴合的材料。作为粘合剂726，可以使用各种固化型粘合剂，例如反应固化型、热固化型、光固化型如紫外线固化型等、或者厌氧型。
通过上述各个工序，完成ID芯片。通过上述制造方法，可以在第二衬底721和覆盖部件725之间形成总厚度为0.3μm以上且3μm以下，典型地为2μm左右的极薄的集成电路。注意，集成电路的厚度不仅包括半导体元件本身的厚度，还包括形成在粘合剂722和粘合剂726之间的各种绝缘膜及层间绝缘膜的厚度。此外，可以使在ID芯片中集成电路所占有的面积为5mm×5mm(25mm2)以下，更优选为0.3mm×0.3mm(0.09mm2)至4mm×4mm(16mm2)左右。
注意，通过使集成电路位于第二衬底721和覆盖部件725之间的中心附近，可以提高ID芯片的机械强度。具体而言，当以第二衬底721和覆盖部件725之间的距离为d时，将粘合剂722和粘合剂726的厚度控制为使第二衬底721和集成电路厚度方向上的中心之间的距离满足以下算式1：
算式1
1 2 d - 30 &mu;m < x < 1 2 d + 30 &mu;m
此外，更优选地，将粘合剂722和726的厚度控制为满足以下算式2：
算式2
1 2 d - 10 &mu;m < x < 1 2 d + 10 &mu;m
注意，尽管在图19B中示出了使用覆盖部件725的例子，但本发明不限于该结构。例如也可只执行直到图19A所示的工序。
注意，尽管在本实施例中，示出了将剥离层设置在具有高耐热性的第一衬底601和集成电路之间且通过蚀刻去除该剥离层，来剥离衬底和集成电路的方法，但本发明的ID芯片的制造方法不局限于该结构。例如，也可在具有高耐热性的衬底和集成电路之间设置金属氧化膜，且通过结晶化而使该金属氧化膜脆弱化，以剥离集成电路。或者，在具有高耐热性的衬底和集成电路之间设置由含氢的非晶半导体膜构成的剥离层，且通过照射激光而去除该剥离层，以剥离衬底和集成电路。或者，也可通过机械去除或者通过使用溶液或气体的蚀刻去除形成有集成电路的具有高耐热性的衬底而从衬底上剥去集成电路。
此外，在使用有机树脂作为与基底膜603接触的粘合剂722，以便确保ID芯片的挠性的情况下，通过使用氮化硅膜或包含氮的氧化硅膜作为基底膜603，就可防止Na等的碱金属或碱土金属从有机树脂扩散到半导体膜中。
此外，在对象物的表面具有弯曲表面，并且贴在该弯曲表面的ID芯片的第二衬底721由此弯曲得具有由锥形面、圆柱面等的母线的移动而画出的弯曲表面的情况下，优选使该母线的方向和载流子在TFT611至TFT613中移动的方向一致。通过上述结构，即使第二衬底721弯曲也可抑制TFT611至TFT613的特性受到影响。此外，通过使岛形半导体膜在集成电路中占有的面积比例为1％至30％，即使第二衬底721弯曲，也可以进一步抑制TFT611至TFT613的特性受到其影响。
注意，尽管在本实施例中，说明了在与集成电路同一衬底上形成天线的示例，但是本发明不局限于该结构。也可在不同的衬底上形成天线和集成电路，之后通过互相贴合，以使它们彼此电连接。
注意，一般地说，ID芯片中应用的电波频率大多为13.56MHz、2.45GHz，所以将ID芯片形成为能检测这些频率的电波，在提高通用性上来说是很重要的。
此外，本实施例的ID芯片的优点在于：与使用半导体衬底形成的ID芯片相比，电波很难被阻断，所以可以防止因电波阻断而引起的信号衰减。因此，由于不需要使用半导体衬底，所以可以大幅度地减少ID芯片的成本。例如，比较使用12英寸直径的硅衬底的情况和使用730×920mm2大小的玻璃衬底的情况。前者硅衬底具有73000mm2左右的面积，而后者玻璃衬底具有672000mm2左右的面积，玻璃衬底相当于硅衬底的9.2倍左右。使用后者的面积672000mm2左右的玻璃衬底，在忽略划分衬底所消耗的面积的情况下，可以形成672000个1mm×1mm的ID芯片，该ID芯片的数量相当于硅衬底所形成的数量的9.2倍左右。并且，与使用12英寸直径的硅衬底的情况相比，使用730×920mm2大小的玻璃衬底的情况由于工序数量少，所以ID芯片的批量生产的设备投资可以减少到使用12英寸直径的硅衬底的情况下的1/3。另外，在本发明中，在剥离集成电路之后，可以重复利用玻璃衬底。因此，即使考虑到补充受损的玻璃衬底和清洗玻璃衬底表面的所有成本，与使用硅衬底的成本相比，也可以大幅度地减少成本。此外，即使在废弃玻璃衬底而不重复使用的情况下，由于730×920mm2大小的玻璃衬底的成本为12英寸直径的硅衬底成本的一半左右，因此，也可以大幅度地降低ID芯片的成本。
从而，在使用730×920mm2大小的玻璃衬底的情况下，可以将ID芯片的价格压为使用12英寸直径的硅衬底的1/30左右。由于ID芯片有可能作为一次性使用用途而被使用，所以可以大幅度地降低成本的本发明的ID芯片对上述用途是非常适用的。
注意，尽管在本实施例中，说明了剥离集成电路且将此贴合到具有挠性的衬底上的示例，但是本发明不局限于该结构。例如，在使用可经受集成电路的制造工序中的热处理的耐热温度的衬底如玻璃衬底的情况下，并不需要剥离集成电路。
此外，若有必要，本实施例可以与实施方式1至3及其他实施例的任何记载自由地组合。
实施例6
作为适用本发明的电子设备，可以举出：摄像机、数码相机、护目镜型显示器、导航系统、声音再现装置(汽车音频系统等)、个人计算机、游戏机、便携式信息终端(移动计算机、便携式电话、便携式游戏机、电子书等)以及具备记录媒介的图像再现装置(具体地是，能再现数字通用盘(DVD)等记录媒介并包括用于显示再现图像的显示器的装置)等。图20A至图21D示出了这些电子设备的具体示例。
图20A是发光显示器件，电视接收机等相当于此。其包括框体801、显示部803、扬声器部804等。本发明可以适用于显示部803及控制用电路部的TFT等。在像素部中优选设置偏振片、或园偏振片，以便提高对比度。例如，优选在密封衬底上以1/4λ板、1/2λ板、以及偏振片的顺序设置薄膜。再者，也可在偏振片上设置反射防止膜。通过使用本发明，可以获得驱动速度快且可靠性高的发光显示器件。此外，通过将在实施例5中制造的ID芯片贴合到发光显示器件，可以明确流通路径等。
图20B是液晶显示器或OLED显示器，由框体811、支座812、显示部813等构成。本发明可以适用于显示部813及控制用电路部等的TFT。通过使用本发明，可以获得驱动速度快且可靠性高的液晶显示器或OLED显示器。此外，通过将在实施例5中制造的ID芯片贴合到液晶显示器或OLED显示器，可以明确流通路径等。
图20C是便携式电话，包括主体821、框体822、显示部823、声音输入部824、声音输出部825、操作键826、天线828等。本发明可以适用于显示部823及控制用电路部等的TFT。通过使用本发明，可以获得驱动速度快且可靠性高的便携式电话。此外，通过将在实施例5中制造的ID芯片贴合到便携式电话，可以明确流通路径等。
图20D是笔记本式个人计算机，包括主体831、框体832、显示部833、操作键834、外部连接口835、点击鼠标836等。本发明可以适用于显示部833及控制用电路部等的TFT。通过使用本发明，可以获得驱动速度快且可靠性高的个人计算机。此外，通过将在实施例5中制造的ID芯片贴合到个人计算机，可以明确流通路径等。
图21A是可移动计算机，包括主体861、显示部862、开关863、操作键864、红外线端口865等。本发明可以适用于显示部862及控制用电路部等的TFT。通过使用本发明，可以获得驱动速度快且可靠性高的可移动计算机。此外，通过将在实施例5中制造的ID芯片贴合到可移动计算机，可以明确流通路径等。
图21B是便携式游戏机，包括框体871、显示部872、扬声器部873、操作键874、记录媒体插入部875等。本发明可以适用于显示部872及控制用电路部等的TFT。通过使用本发明，可以获得驱动速度快且可靠性高的便携式游戏机。此外，通过将在实施例5中制造的ID芯片贴合到便携式游戏机，可以明确流通路径等。
图21C是具备记录媒体的便携式图像再现装置(具体说是DVD再现装置)，包括主体881、框体882、显示部A883、显示部B884、记录媒体(DVD等)读取部885、操作键886、扬声器部887等。显示部A883主要显示图像信息，显示部B884主要显示文字信息。本发明可以适用于显示部A883、显示部B884及控制用电路部等的TFT。注意，具备记录媒体的图像再现装置还包括家庭用游戏机。通过使用本发明，可以获得驱动速度快且可靠性高的图像再现装置。此外，通过将在实施例5中制造的ID芯片贴合到图像再现装置，可以明确流通路径等。
图21D是无线的可以仅仅携带其显示器的TV。框体892安装有电池和信号接收器。由该电池驱动显示部893和扬声器部897。电池可由充电器891反复充电。此外，充电器891可发送和接收影像信号，并且将该影像信号发送给显示器的信号接收器。框体892由操作键896控制。此外，图21D所示的装置因为可以通过操作操作键896将信号从框体892发送到充电器891，所以可称作影像声音双向通信装置。此外，该装置因为可通过操作操作键896将信号从框体892发送到充电器891，且使另一电子设备接收可由充电器891发送的信号，从而可以对另一电子设备的通信进行控制，所以可称作通用遥控装置。本发明可以适用于显示部893及控制用电路部等的TFT。通过使用本发明，可以获得驱动速度快且可靠性高的TV。此外，通过将在实施例5中制造的ID芯片贴合到TV，可以明确流通路径等。
根据大小、强度或使用目的，用于这些电子设备的显示器件不仅可使用玻璃衬底也可使用耐热的塑料衬底。因此，可以谋求进一步的轻量化。
注意，在本实施例中所示的示例只是许多示例之一而已，本发明不局限于这些用途。
此外，若有必要，本实施例可以与实施方式1至3及其他实施例的任何记载自由地组合来实施。
本申请基于2006年3月31日向日本专利局递交的序列号为NO.2006-100263的日本专利申请，该申请的全部内容通过引用被结合在本申请中。

Claims (22)

1.一种半导体器件，包括：
在衬底上的半导体膜，其中所述半导体膜至少包括沟道形成区域、区域、位于所述沟道形成区域和所述区域之间的源区及漏区、在所述区域上的第一硅化物区域、以及在所述源区及漏区的一部分上的第二硅化物区域；
在所述沟道形成区域上的栅极绝缘膜；
在所述栅极绝缘膜上的栅电极；
在所述栅极绝缘膜和所述栅电极上的绝缘膜，其中所述绝缘膜具有接触孔，以至少使所述第一硅化物区域露出；以及
在所述绝缘膜上的源电极及漏电极，其中所述源电极及漏电极分别通过所述接触孔电连接到所述第一硅化物区域，
其中，所述区域以低于所述源区及漏区的浓度具有赋予一导电型的元素。
2.根据权利要求1的半导体器件，其中所述第一硅化物区域与所述区域接触。
3.根据权利要求1的半导体器件，其中所述第一硅化物区域形成在所述区域的表面附近。
4.根据权利要求1的半导体器件，其中所述第二硅化物区域与所述源区及漏区接触。
5.根据权利要求1的半导体器件，其中所述第二硅化物区域形成在所述源区及漏区的一部分的表面附近。
6.根据权利要求1的半导体器件，其中所述第一硅化物区域和所述第二硅化物区域分别包含选自钛硅化物、镍硅化物、钴硅化物、钨硅化物、以及铂硅化物中的至少一个。
7.根据权利要求1的半导体器件，其中所述赋予一导电型的元素是赋予n导电型的元素。
8.一种半导体器件，包括：
在衬底上的半导体膜，其中所述半导体膜包括沟道形成区域、区域、位于所述沟道形成区域和所述区域之间的源区及漏区、在所述区域上的第一硅化物区域、在所述源区及漏区的一部分上的第二硅化物区域、以及位于所述沟道形成区域和所述源区及漏区之间的LDD区域；
在所述沟道形成区域上的栅极绝缘膜；
在所述栅极绝缘膜上的栅电极；
在所述栅电极的侧面上的侧壁；
在所述栅极绝缘膜和所述栅电极上的绝缘膜，其中所述绝缘膜具有接触孔，以至少使所述第一硅化物区域露出；以及
在所述绝缘膜上的源电极及漏电极，其中所述源电极及漏电极分别通过所述接触孔电连接到所述第一硅化物区域，
其中，所述区域以低于所述源区及漏区的浓度具有赋予一导电型的元素。
9.根据权利要求8的半导体器件，其中所述第一硅化物区域与所述区域接触。
10.根据权利要求8的半导体器件，其中所述第一硅化物区域形成在所述区域的表面附近。
11.根据权利要求8的半导体器件，其中所述第二硅化物区域与所述源区及漏区接触。
12.根据权利要求8的半导体器件，其中所述第二硅化物区域形成在所述源区及漏区的一部分的表面附近。
13.根据权利要求8的半导体器件，其中所述第一硅化物区域和所述第二硅化物区域分别包含选自钛硅化物、镍硅化物、钴硅化物、钨硅化物、以及铂硅化物中的至少一个。
14.根据权利要求8的半导体器件，其中所述赋予一导电型的元素是赋予n导电型的元素。
15.根据权利要求8的半导体器件，其中所述LDD区域的端部与所述栅极绝缘膜的端部一致。
16.根据权利要求8的半导体器件，其中所述第二硅化物区域的端部与所述侧壁的端部一致。
17.一种半导体器件的制造方法，包括以下工序：
在衬底上形成半导体膜；
在所述半导体膜上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅电极；
在所述半导体膜的一部分上形成抗蚀剂；
以所述抗蚀剂为掩模将赋予一导电型的元素引入所述半导体膜；
通过引入所述元素，在所述半导体膜中形成源区及漏区，并且在其上形成有所述抗蚀剂的所述半导体膜中形成区域；
在所述半导体膜上形成金属膜；
通过加热所述半导体膜及所述金属膜，在所述区域上和所述源区及漏区的一部分上分别形成第一硅化物区域和第二硅化物区域；
在所述栅极绝缘膜和所述栅电极上形成绝缘膜；
在所述绝缘膜中形成至少到达所述第一硅化物区域的接触孔；以及
形成通过所述接触孔电连接到所述第一硅化物区域的源电极及漏电极。
18.根据权利要求17的半导体器件的制造方法，其中所述赋予一导电型的元素是赋予n导电型的元素。
19.根据权利要求17的半导体器件的制造方法，其中所述金属膜包含钛(Ti)、镍(Ni)、钴(Co)、钨(W)、以及铂(Pt)中的任何一个。
20.一种半导体器件的制造方法，包括以下工序：
在衬底上形成半导体膜；
在所述半导体膜上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅电极；
在所述半导体膜的一部分上形成抗蚀剂；
以所述抗蚀剂为掩模将赋予一导电型的元素引入所述半导体膜；
通过引入所述元素，在所述半导体膜中形成源区及漏区，并且在其上形成有所述抗蚀剂的所述半导体膜中形成区域；
在所述栅电极的侧面上形成侧壁；
在所述半导体膜上形成金属膜；
通过加热所述半导体膜及所述金属膜，在所述区域上和所述源区及漏区的一部分上分别形成第一硅化物区域和第二硅化物区域；
在所述栅极绝缘膜和所述栅电极上形成绝缘膜；
在所述绝缘膜中形成至少到达所述第一硅化物区域的接触孔；以及
形成通过所述接触孔电连接到所述第一硅化物区域的源电极及漏电极。
21.根据权利要求20的半导体器件的制造方法，其中所述赋予一导电型的元素是赋予n导电型的元素。
22.根据权利要求20的半导体器件的制造方法，其中所述金属膜包含钛(Ti)、镍(Ni)、钴(Co)、钨(W)、以及铂(Pt)中的任何一个。
CN2007100921891A 2006-03-31 2007-03-30 半导体器件及其制造方法 Active CN101047207B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006100263 2006-03-31
JP2006-100263 2006-03-31
JP2006100263 2006-03-31

Publications (2)

Publication Number Publication Date
CN101047207A true CN101047207A (zh) 2007-10-03
CN101047207B CN101047207B (zh) 2010-07-28

Family

ID=38559685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100921891A Active CN101047207B (zh) 2006-03-31 2007-03-30 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US7696024B2 (zh)
CN (1) CN101047207B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960607B (zh) * 2008-03-31 2013-06-26 夏普株式会社 半导体装置、其制造方法以及显示装置
WO2017114000A1 (zh) * 2015-12-31 2017-07-06 京东方科技集团股份有限公司 Oled用覆膜基板、用其制备oled显示器件的方法和oled显示器件
CN107195676A (zh) * 2011-10-24 2017-09-22 株式会社半导体能源研究所 半导体装置
CN107978662A (zh) * 2017-11-21 2018-05-01 合肥芯灿半导体有限公司 一种氮化镓纳米孔洞的制备方法
CN109545734A (zh) * 2017-09-22 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110534414A (zh) * 2019-09-29 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN112201656A (zh) * 2020-12-02 2021-01-08 晶芯成(北京)科技有限公司 Cmos集成器件的形成方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500771B2 (ja) * 2006-12-05 2014-05-21 株式会社半導体エネルギー研究所 半導体装置及びマイクロプロセッサ
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
TWI369916B (en) * 2008-01-31 2012-08-01 Ind Tech Res Inst Top emitting oled display and fabrication method thereof
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
US7982272B2 (en) * 2008-03-26 2011-07-19 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film semiconductor device and method for manufacturing the same
JP5460108B2 (ja) * 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP2010050311A (ja) * 2008-08-22 2010-03-04 Elpida Memory Inc 半導体装置及びその製造方法
US20100186808A1 (en) * 2009-01-27 2010-07-29 Peter Borden Plating through tunnel dielectrics for solar cell contact formation
JP2012043689A (ja) * 2010-08-20 2012-03-01 Toshiba Tec Corp 有機ｅｌ装置の製造方法
TWI407411B (zh) 2010-10-29 2013-09-01 Au Optronics Corp 光源裝置
US8669146B2 (en) * 2011-01-13 2014-03-11 International Business Machines Corporation Semiconductor structures with thinned junctions and methods of manufacture
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6322380B2 (ja) 2013-10-17 2018-05-09 株式会社ジャパンディスプレイ 表示装置
US9716192B2 (en) 2014-03-28 2017-07-25 International Business Machines Corporation Method for fabricating a photovoltaic device by uniform plating on emitter-lined through-wafer vias and interconnects
US20150325716A1 (en) * 2014-05-08 2015-11-12 International Business Machines Corporation Manufacture and structure for photovoltaics including metal-rich silicide
KR102368081B1 (ko) * 2015-09-18 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조방법 및 이를 이용하여 제조된 유기 발광 표시 장치
CN109427880B (zh) * 2017-08-22 2021-12-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP7054797B2 (ja) * 2017-11-28 2022-04-15 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
US5412493A (en) * 1992-09-25 1995-05-02 Sony Corporation Liquid crystal display device having LDD structure type thin film transistors connected in series
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JPH07147396A (ja) 1993-11-25 1995-06-06 Citizen Watch Co Ltd 半導体集積回路装置の製造方法
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0864549A (ja) 1994-08-24 1996-03-08 Sony Corp イオンドーピング方法及びイオンドーピング装置
GB2339966B (en) 1996-06-28 2000-12-20 Lg Electronics Inc Polysilicon thin film transistor
KR100252926B1 (ko) 1996-06-28 2000-04-15 구본준 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3776183B2 (ja) 1996-10-31 2006-05-17 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果トランジスタの作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them
SG138468A1 (en) * 2001-02-28 2008-01-28 Semiconductor Energy Lab A method of manufacturing a semiconductor device
CN1395316A (zh) * 2001-07-04 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
JP2006005294A (ja) * 2004-06-21 2006-01-05 Renesas Technology Corp 半導体装置
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960607B (zh) * 2008-03-31 2013-06-26 夏普株式会社 半导体装置、其制造方法以及显示装置
CN107195676A (zh) * 2011-10-24 2017-09-22 株式会社半导体能源研究所 半导体装置
WO2017114000A1 (zh) * 2015-12-31 2017-07-06 京东方科技集团股份有限公司 Oled用覆膜基板、用其制备oled显示器件的方法和oled显示器件
CN109545734A (zh) * 2017-09-22 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107978662A (zh) * 2017-11-21 2018-05-01 合肥芯灿半导体有限公司 一种氮化镓纳米孔洞的制备方法
CN107978662B (zh) * 2017-11-21 2019-12-13 合肥芯灿半导体有限公司 一种氮化镓纳米孔洞的制备方法
CN110534414A (zh) * 2019-09-29 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN112201656A (zh) * 2020-12-02 2021-01-08 晶芯成(北京)科技有限公司 Cmos集成器件的形成方法

Also Published As

Publication number Publication date
CN101047207B (zh) 2010-07-28
US7696024B2 (en) 2010-04-13
US20070232005A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
CN101047207A (zh) 半导体器件及其制造方法
CN1276512C (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1713344A (zh) 激光处理装置、激光照射方法及半导体装置的制作方法
CN1294619C (zh) 半导体器件及其制造方法
CN1163974C (zh) 半导体器件及其制造方法
CN1293601C (zh) 半导体器件生产系统、激光装置以及激光辐射方法
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片
CN1160800C (zh) 薄膜器件的剥离方法
CN1145215C (zh) 薄膜器件的转移方法及其应用
CN1770474A (zh) 半导体器件及其制造方法
CN101064347A (zh) 半导体器件及其制造方法
CN1790741A (zh) 半导体器件及制造该器件的方法
CN1897258A (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1734750A (zh) 制造薄膜集成电路和元件衬底的方法
CN101044597A (zh) 激光照射方法、激光照射装置和制造半导体器件的方法
CN1638039A (zh) 激光照射装置、激光照射方法及晶质半导体膜的制作方法
CN101047191A (zh) 非易失性半导体存储装置
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN101043038A (zh) 非易失性半导体存储装置
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1492481A (zh) 单晶硅及soi基板、半导体装置及其制造方法、显示装置
CN1542909A (zh) 半导体器件及其制造方法
CN1744283A (zh) 半导体器件的制造方法
CN1366341A (zh) 半导体器件及其制造方法
CN101043039A (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant