TW297142B - - Google Patents

Download PDF

Info

Publication number
TW297142B
TW297142B TW083108409A TW83108409A TW297142B TW 297142 B TW297142 B TW 297142B TW 083108409 A TW083108409 A TW 083108409A TW 83108409 A TW83108409 A TW 83108409A TW 297142 B TW297142 B TW 297142B
Authority
TW
Taiwan
Prior art keywords
film
gate
anodic oxide
semiconductor layer
insulating film
Prior art date
Application number
TW083108409A
Other languages
English (en)
Inventor
Hideto Ohnuma
Original Assignee
Handotai Energy Kenkyusho Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP28428793A external-priority patent/JP2759414B2/ja
Application filed by Handotai Energy Kenkyusho Kk filed Critical Handotai Energy Kenkyusho Kk
Application granted granted Critical
Publication of TW297142B publication Critical patent/TW297142B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

A7 B7 五、發明説明（ 發明背景： 本 發明是 埸效電 成的表 別是， 電晶體 .... ,..w 失眞點 依 示器或 積饋電 發明係關於一種半導體裝置及其製造方法，尤其本 關於一種形成在一絕緣表面上的薄膜型式之絕緣閘 表面可以是由例如玻璃之絕緣基體做 晶體， 面，或 本發明 )之製 或失眞 據本發 影像感 路。 經濟部中夬埭隼苟員工消費合咋f±>:p裂 T F T用 測器是熟知的 非晶T F T， (field ra 〇 b i 習知技術的T 參照圖6 6 〇 3形成在 使用氧化矽等 然後，一 等做成。以此 硼）經由例如 入活性層6 0 含非常低濃度 種形成 此絕緣 形成在 可應於 造，此 溫度） 明所製 測器之 於驅動 。特別 已發展 1 i t y ) F T之 A，一 一基體 之活性 閘極6 閘極使 自動對 3，藉 的雜質 矽晶片上 一形成在 爲7 5 0 造的半導 主動矩陣 之例如氧化矽的絕緣膜。特 玻璃基體上的Τ.. F. ..Τ..1薄孤 之玻璃轉變溫度（其亦稱爲 °C或更低。 體裝置可應用於例如液晶顯 裝置的1驅或三維的 (請先閲讀背面之注意事項再填寫本頁) 一主動 是，取 Si 〇圖6 製造方 基膜6 6 Ο 1 層。 0 5是 用作爲 準方式 此形成 所以具 矩陣型式的液晶裝置或影像感 代具有非晶矽作爲其活性層之 T F T以得到較高的場機.動性 A至6 F是剖面圖，指出依據 法0 0 2及由結晶矽做成的活性層 上。一絕緣膜6 0 4形成於使 由磷摻雜的聚矽、鉅、鈦、鋁 一罩，一雜質元素（例如磷或 之離子接雜之適當方法被摻雜 雜質面6 0 6及6 〇 7，其包 有非常高的罨阻係數。這些區 本紙張尺度適用中國國家橾隼（CMS〉A4規格（210X29·；公釐〉 Μ Β7 經濟部中央樣隼局員工消費合作社印裝 五、發明説明 2 ) 1 域 6 0 6 及 6 0 7 在 本 發 明 之 下 文 中 稱 爲 高 電 阻 係 數 區 ( 1 1 Η R D 高 電 阻 係 數 汲 極 ) Ο 在 沒 有 摻 入 雜 質 的 閘 電 極 下 1 1 方 是 —* 通 道 0 然 後 使 用 雷 射 或 — 例 如 閃 光 燈 之 熱 源 使 r—n 1 I 所 摻 入 的 雜 質 活 性 化 ( 圖 6 Β ) 0 請 先 閲 1 1 1 參 照 圖 6 C 9 經 由 一 電 漿 C V D 或 A P C V D ( 大 氣 讀 背 面 1 壓 力 C V D ) 來 形 成 由 氧 化 矽 做 成 的 絕 緣 膜 6 0 8 9 接 著 之 注 1 | 意 ' | 執 行 各 向 異 性 蝕 刻 9 以 留 下 與 閘 極 之 側 表 面 相 鄰 的 絕 緣 材 事 項 1 I 再 1 I 料 6 0 9 9 如 圖 6 D 所 示 0 4 寫 本 1 Λ 然 後 9 使 用 閘 極 6 0 5 及 絕 緣 材 料 6 0 9 作 爲 -- 罩 頁 1 | 藉 由 離 子 摻 雜 方 法 等 等 以 白 動 對 準 方 式 使 — 雜 質 元 素 再 度 1 I 被 加 入 一 部 份 的 活 性 層 6 0 3 ， 藉 此 形 成 一 對 的 雜 質 區 1 1 1 6 1 0 及 6 1 1 9 其 包 含 較 高 澳 度 的 雜 質 元 素 並 具 有 較 低 1 訂 的 電 阻 係 數 〇 然 後 J 使 用 雷 射 或 閃 光 燈 再 度 使 雜 質 元 素 活 1 1 性 化 ( 圖 6 Ε ) Ο 1 1 最 後 9 一 內 層 絕 緣 體 6 1 2 是 形 成 於 整 個 表 面 上 > 其 1 1 中 接 觸 孔 是 形 成 在 源 及 汲 區 6 1 0 及 6 1 1 上 0 然 後 電 極 線 I / 配 線 6 1 3 及 6 1 4 做 成 經 由 接 觸 孔 而 接 觸 源 及 汲 面 ( 1 1 圖 6 F ) 0 1 1 前 述 方 法 是 藉 由 對 於 一 習 知 的 半 導 體 積 體 電 路 複 製 舊 1 1 的 L D D 技 術 而 達 成 而 此 種 方 法 對 於 在 玻 璃 基 體 上 之 薄 Ί 1 膜 會 有 某 些 缺 點 9 如 以 下 所 討 論 0 I 開 始 時 需 要 以 雷 射 或 閃 光 燈 來 活 化 所 加 入 的 雜 質 元 1 1 | 素 兩 次 Ο 爲 此 理 由 會 降 低 生 產 量 0 在 習 知 半 導 體 電 路 的 1 1 情 形 中 雜 質 之 活 性 化 可 以 藉 由 在 完 全 地 完 成 雜 質 的 導 入 1 1 1 張 紙 本 準 標 家 A7 __B7 五、發明説明（3 ) 之後以熱退火來執行。 然而，在形成TFT於一玻璃基體上的情形中，H .火之高溫會容易損壞玻璃基體。所以，需要使用雷射退火 或閃光燈退火。然而，這些退火是選擇性地作用在活性層 上，亦即例如活性層在絕緣材料6 0 9之下方的部份不會 被退火。因此，在每次完成雜質摻雜之後，必須執行退火 步驟。 而且，很難形成絕緣材料6 0 9。通常，絕緣膜 6 0 8是0 · 5至2 厚，而在基體上之基膜6 0 2是 1 0 0 0至3 0 0 0A厚。因此，會有一危險，基層 6 〇 2會不經意地被蝕刻，而當蝕刻絕緣膜6 0 8時會暴 露出基體。結果，產量不會增加，因爲TFT之基體包含 許多元素其對矽半導體有害。 此外，很難精確地控制絕緣材料6 0 9之厚度。·藉由 一例如反應離子蝕刻（R I E )之電漿乾蝕刻來執行各向 異性蝕刻。然而，由於使用具有絕緣表面之基體是不同於 使用半導體積體m路中之矽基體，對電漿之精細控制是很 難的。所以，絕緣材料6 0 9之成形很難。 由於上述的HRD必須做成儘可能地薄，在精確地控 制絕緣材料6 0 9之成形時的上述困難，會使得很難大量 生產具有均勻品質的TFT。而且，需要執行離子摻雜兩 次會使方法更爲複雜。 發明之節要： 本發明之目的是解決上述問題，並經由簡單的方法提 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -----:-----^------’訂------^ (請先閱讀背面之注意事項再填寫本頁) A7 __B7_ 五、發明説明（4 ) 供一 TFT具有高電阻係數區（HRD)。這裡，HRD 不僅包括一區域其包含非常低澳度的雜質並具有非常高的 電阻係數，同時亦包括一區域其具有非常高的《阻係數# ~ - —**~ - — ~. - — — 4?/ V楝摻雜的雜質之澳度1艮高，因爲加入一元素以避免摻雜的 雜質之活性化。 依據本發明，閘極之表面被氧化，且使用此氧化物層 以界定髙電阻係數Μ。藉由例氧一化每形成氧化物層 —>_,丨一 _ 丨丨丨丨 / — - - 。與上述的各向異性蝕刻比較，使用陽極氧化以形成氧化 物層是有優點的，因爲陽極氧化物層之厚度可以被精確地 控制，能以良好的均匀度來形成陽極氧化物層薄如 1 〇 〇 〇Α或厚如 5 ο ο 〇Α。 此外，本發明之另一個特徵是，在上述的陽極氧化物 層中會有兩種陽極氧化物。其中一個稱爲障壁型式的陽極 氧化物，而另一個稱爲多孔型式的陽極氧化物。當使.用一 酸電解液時，可以形成多孔的陽極氧化物層。在使用草酸 水溶液的情形中，電解液之pH値是小於2. 0例如 0 8至1 1。由於强酸性，於陽極氧化期間金屬膜會 被溶解，而所得到陽極氧化物會成爲多孔狀。此膜之電阻 是非常地低，所以可以簡單地增加膜之厚度。另一方面， 障壁型式的陽極氧化物是使用較弱的酸或幾乎中性的電解 液而做成。由於金屬沒有被溶解，所得到的陽極氧化物變 成很密及高度絕緣。形成障壁型式的陽極氧化物之電解液 的p Η値之適當範困是高於2 . 0最好高於3，例如在 6· 8與7.1之間。雖然除非使用包含蝕刻劑之氫氟酸 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -----：--：---^------、玎------^ (請先聞讀背面之注意事項再填寫本頁) 2dU42 A7 B7 聲 f7 k $ % 土 五、發明説明 5 ) 1 否 則 4nr. 法 蝕 刻 障 壁 型 式 的 陽極氧 化 物 9 能 以 磷 酸 蝕 刻 劑 來 1 1 選 擇 性 地 蝕 刻 多 孔 型 式 的 陽極氧 化 物 9 使 用 此 磷 酸 蝕 刻 劑 1 1 不 會 損 壞 構 成 T F T 之 其 它材料 例 如 矽 氧 化 矽 Ο 而 且 9 1 I 障 壁 型 式 的 陽 極 氧 化 物 及 多孔型 式 的 陽 極 氧 化 物 均 很 難 藉 請 « 1 I 由 乾 蝕 刻 而 被 蝕 刻 0 特 別 是 ，兩 種 型 式 的 陽 極 氧 化 物 均 具 讀 背 1 ώ I 有 相 對 於 氧 化 矽 非 常 高 的 蝕刻選 定 比 Ο 之 注 I 意 I 本 發 明 之 前 述 特 徵 可 便利具 有 Η R D 之 Τ F Τ 的 製 造 事 項 I 再 1 I 填 1 窝 本 裝 I 圖 形 之 簡 要 敘 述 頁 1 1 圖 1 A 至 1 F 是 剖 面 圖 ，指 出 依 據 本 發 明 之 例 子 1 的 1 I T F T 製 造 方 法 1 I 圖 2 A 至 2 F 是 剖 面 圖 ，指 出 依 據 本 發 明 之 例 子 2 的 1 訂 I T F T 製 造 方 法 1 1 ΓΤΒΠ iffll 3 A 至 3 F 是 剖 面 圇 ，指 出 依 據 本 發 明 之 例 子. 3 的 1 1 T F T 製 造 方 法 1 1 圖 4 A 至 4 D 是 依 據 本發明 之 — 部 份 的 Τ F Τ 之 放 大 線 | 圖 形 1 1 圖 5 A 及 5 B 指 出 用 於主動 矩 陣 裝 置 之 電 路 基 體 其 1 1 I 使 用 依 據 本 發 明 之 T F T » 1 1 0 . 圖 6 A 至 6 F 是 剖 面 圖 指 出 習 知 技 術 Τ F Τ 之 製 造 1 1 方 法 • I 1 圚 7 A 至 7 F 是 剖 面 圖， 指 出 依 據 本 發 明 之 例 子 4 的 1 | T F T 製 造 方 法 t 1 1 圖 8 A 至 8 F 是 剖 面 圖， 指 出 依 -S- 據 本 發 明 之 例 子 5 的 1 1 1 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） %濟郎中夬樣隼ereafx消費合阼f±印踅 A7 B7 _____ 五、發明説明（6 ) T F T製造方法； 圖9 A至9 F是剖面圖，指出依據本發明之例子6的 T F T製造方法： 圖10A至1〇F是剖面圖，指出依據本發明之例子 7的TFT製造方法； 圖11A至11F是剖面圖，指出依據本發明之例子 8的TFT製造方法： 圖1 2 A至1 2 F是剖面圖，指出依據本發明之例子 9的TFT製造方法；及 圖1 3 A至1 3 D是剖面圖，指出依據本發明之陽極 氧化過程。 較佳實施例之敘述： 參照圖1 A，提供於基體1 〇 1上的是—基絕緣膜 1 0 2。包含結晶矽半導雅之活性層1 〇 3是形成於基絕 緣膜1 0 2上。在本發明中，〃結晶半導體"^包括單結晶 、多結晶或半非晶（semiamcrphous )半導鹽’此半非 晶半導體至少部份地包含結晶部份。此外，形成_包含氧 化矽等之絕緣膜1 0 4，其覆蓋活性層1 〇 3 ' 此外，在絕緣膜1 〇 4上，形成一包含可陽極氧化的 材料之膜。可陽極氧化的材料之例子爲鋁、鉅、鈦、矽等 等。可以單獨地或以兩種以上的材料做成多層形式來使用 這些材料。例如，可以使用一雙層構造，其中矽化鈦形成 於鋁上或鋁形成於氮化鈦上。可依據所要的裝E特性來決 定各層之厚度。隨後，成型或蝕刻此膜以形成一閘極 --------------- Q -__ 本紙張尺度適用中國國家橾準（CNS ) A4規格（2丨0><297公釐） (請先閎讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央榡準局負工消費合作社印裝 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐〉 A7 _________B7 五、發明説明（7 ) 10 5° 然後，參照圖1 B，藉由施加電流至電解液中來陽極 氧化閘極1 0 5，以形成一多孔狀的陽極氧化物1 〇 6於 閘極之上與側表面上。作爲此種陽極氧化之電解液，可以 使用包含3至2 0%之檸檬酸、草酸、磷酸、鉻酸或硫酸 的酸水溶液。施加電壓是1 0至3 0V而厚度是〇 · 5 # m或更厚。由於使用酸溶液，例如鋁之金饜於陽極氧化 期間被溶解，而所得到的陽極氧化膜變成多孔狀。而且， 由於此多孔構造，氧化物膜之電阻非常地低，所以其厚度 可以隨著非常低的電壓而增加。當金屬是兩性的時，相同 的方法可應用於使用鹸性溶液。 參照圖1D，以陽極氧化物膜1 0 6作爲一罩，藉由 乾蝕刻或濕蝕刻來蝕刻絕緣膜1 〇 4。可繼續蝕刻直到活 性曆之表面被暴露出來，或是在活性層之表面暴露出.來之 前停止蝕刻。然而，以生產能力、產量及均勻度來看，最 好繼績蝕刻直到活性層暴露出來。絕緣膜1 0 4在閘極 1 〇 5及陽極氧化物膜1 〇 6下方的部份餘留下來成爲閘 絕緣膜1 0 4 /。當使用鋁、鉅或鈦作爲閘極之主要成份 ，而閘絕緣膜1 0 4包含氧化矽時，可以使用包含例如 NF3與SF6之氟用於乾蝕刻。在此情形中，絕緣膜 1 〇 4被快速地蝕刻，而氧化鋁、氧化鉅及氧化鈦之蝕刻 速率夠小，使得可以做成絕緣膜1 〇 4之選擇性蝕刻。 而且，在使用濕蝕刻的情形中，可以使用包含例如 1/1 0 0之氫氟酸的蝕刻劑之氫氟酸。在此情形中，因 二·1·0 --- ----：--.---^------ΐτ------ii (請先閲讀背面之注意事項再填寫本頁)
經濟部中夬涂隼苟員工消費合阼；iL:pR 本紙浪尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） A7 ___B7 五、發明説明（8 ) 爲鋁、鉅及鈦之氧化物的蝕刻速率夠小，亦可以選擇性蝕 刻氧化矽絕緣膜1 0 4。 在蝕刻絕緣膜1 0 4之後，移離陽極氣化物膜1 0 6 。可以使用包含磷酸之溶液作爲蝕刻劑。例如最好是磷酸 、乙酸與硝酸之混合酸。然而，當使用鋁作爲閘極時，閘 極亦被蝕刻劑所蝕刻。依據本發明，可以藉由提供一障壁 型式的陽極氧化物膜1 0 7於閘極與陽極氧化物1 0 6之 間如圖1 C所示，來解決此一問題。 在形成陽極氧化物1 0 6之後，藉由在包含3至1 0 %之酒石酸、硼酸或硝酸的乙二醇溶液中施加電流至閘極 ，可以形成陽極氧化物膜1 0 7。陽極氧化物1 0 7之厚 度可以視閘極與反電極之間的電壓大小來決定。須注意使 用於此陽極氧化中之電解液是非常中性的，所以與使用酸 溶液相反，可以增加陽極氧化物之密度。於是，可以·形成 一障壁型式的陽極氧化物。多孔型式的陽極氧化物之蝕刻 速率是高於障壁型式的陽極氧化物之蝕刻速率十倍。 因此，多孔的陽極氧化物1 0 6可以藉由包含蝕刻劑 之磷酸來移離，而不會損壞閘極。 由於閘絕緣膜1 0 4 >是以自動對準方式相對於多孔 的陽極氧化物1 0 6而形成，閘絕緣膜1 0 4 /之外緣是 逮離障壁型式的陽極氧化物1 0 7之外緣，其距離爲〃 y ^如圖1 D所示。使用陽極氧化物之其中一個優點是，此 距離'y#能以自動對準方式由陽極氧化物之厚度來決定 -- -------.---坤衣-------ΐτ------0 (請先聞讀背面之注意事項再填寫本頁) 斯142 A7 B7 五、發明説明（9 ) 參照圖1 E，一 N型或P型雜質離子被加速而進入活 性厝1 0 3，以形成高雜質濃度區1 0 8及1 1 1於閘絕 緣膜1 0 4 >已被移離（或薄化）的部份上，並形成低雜 質澳度區1 〇 9及1 1 0於閘絕緣膜餘留的部份上。雜質 離子在區1 0 9及1 1 0中之濃度是比在區1 0 8及 1 1 1中之澳度小很多，因爲雜質離子經由閘絕緣膜 1 0 4 /被導入1E1 0 9及1 1 0中。而且，由於所加入 雜質之較高的澳度，雜質區1 〇 8及1 1 1之電阻比雜質 區1 0 9及1 1 0之電阻低很多。雜質離子之濃度的差異 是視閘絕緣膜1 〇 4 β之厚度而定。通常，區1 0 9及 1 1 0中之澳度比區1 0 8及1 1 1中之澳度小〇 . 5至 3位.數。 活性層在閘極之正下方的部份沒有被雜質摻雜，且可 以被保持成本質的或大致正質的。於是，界定出一通.道1Ε 。在雜質導入之後，雜質藉由以雷射或具有强度等於雷射 的光照射雜質區來使雜質活性化。此步驟可以在一步驟完 成。結果，閘絕緣膜1 0 4 >之邊緣1 1 2大致地與高電 阻區（HRD) 1 1 0之邊緣1 1 3對齊，如圖1Ε及1 F所示。 如上所說明，能以自動對準方式由陽極氧化物膜 1 〇 6之厚度^ y#來決定高電阻區1 0 9及1 1 0 ，此陽極氧化物膜1 0 6之厚度# y"是由在陽極氧化步 驟期間供給至閘極之電流的置來決定。如此大大地優於使 用與閘極相鄰的絕緣材料，如圖6 A至6 F所示。 - Λ2 -_ -----I-----^------ΐτ------.it (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央樣隼局貝工消費合阼汪"& 本紙張尺度逍用中國國家標準（CNS ) A4规格（210X297公釐） A7 B7 五、發明説明（10) 而且，前述方法是具有優點的，因爲能以單一的雜質 摻雜步驟來形成低電阻區及高電阻區。而且，在習知技術 中，會有一問題，由於其高電阻係數，HRD很難與歐姆 接觸中之電極接觸，且由於此電阻係數，汲極電壓會不理 想地降低，雖然HRD具有一電壓其會避免發生熱載子並 增加裝置之可靠度。本發明可以一次解決這些問題，並使 得能以自動對準方式形成具有0·1至之宽度的 HRD，且致能電極與源及汲區之間的歐姆接觸。 而且，通道區與HRD ( 1 0 9或1 1 0 )之間的邊 界相對於閘極的位置關係，可以藉由改變障壁型式的陽極 氧化物1 0 7之厚度來控制，如以下參照圖4 A至4 D之 說明。例如，當使用離子摻雜方法（亦稱爲電漿摻雜）時 ，離子被導入而不會大量分開，使得離子之挺進角（ approach angle)是不均匀的。所以，導入活性層之.離子 會容易在側方向上分開。 圖4 A指出圖1 E所示的TFT之部份放大圖。參考 數字4 0 1指出一閘極。參考數字4 0 2指出一障壁型式 的陽極氧化物，其對應圊1 E之障壁型式的陽極氧化物 1 0 7。參考數字4 0 4指出一活性層。活性層之厚度是 例如約爲8 0 0A。當陽極氧化物4 0 2之厚度約與活性 層4 0 4之厚度相同時，閘極之邊緣4 0 5大致與HRD 4 0 7之邊緣4 0 5對齊。
當陽極氧化物層4 0 2比活性層厚例如3 0 0 0A時 ，閘極之邊緣4 0 5偏離HRD之邊緣4 0 6，如圚4B -03-^_ Γ .^1T-^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央櫺隼局員工消费合作社印裝 A7 __B7 五、發明説明（11) 所示。另一方面，當陽極氧化物4 0 2與活性層比較是非 常薄時，閘極與HRD重叠，如圖4 C所示。此重叠之程 度在當閘極4 0 1周圍沒有陽極氧化物時是最大，如圚 4 D所示。 通常，此偏離構造會減小反向漏電流（偏離髦流off current)並增加ON/0 F F比。此偏離構造是適合於 使用於驅動液晶裝置之像素的TFT，其中漏竄流儘可能 地被避免。然而，會有一趨勢，由於發生在HRD之邊緣 的熱電子，會使陽極氧化物惡化並被氧化物所套住。 當閛極與HRD重叠時，可以減小上述惡化之缺點， 並增加ON電流。然而，會有增加漏電流之缺點。爲此理 由，此重叠構造是適於提供在單片主動矩陣裝置的週邊電 路中的TFT。因此，可以視其使用而從圖4 A至4 E選 定適當的造形。 〔例子1〕 再度參照圖1 A至1 F，將更詳細地討論製造TFT 之方法。使用具有300 mm x400 mm或100 mm x 1 0 0 mm之尺寸的康寧（Corn i ng ) 7 0 5 9玻璃 基體作爲基體101。經由例如濺射於氧氣中，形成具有 厚度爲1 0 0至3 0 Q πιη之氧化矽膜於基體上作爲基膜 1 〇 2。然而，可以使用以TEOS作爲啓始材料之電漿 CVD以改善生產能力。 島狀形狀之結晶矽膜1 0 3是藉由以電漿CVD或 LPCVD來沈積厚度爲3 0 0至5 0 〇 〇Α最好是 —-----—----- 14 -__ 本紙铢尺度適用中國國家棣準（CNS ) Α4規格（2丨0X297公釐） - I I "^衣 n 訂 II 線 (請先Μ讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標準局員工消費合作.杜印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _____ B7_ 五、發明説明（12) 5 0 0至1 0 〇 0A之非晶矽而形成，然後藉著於還原大 氣中在5 5 0至6 0 0 °C下加熱2 4小時而使其結晶然後 將其成型。可以使用雷射退火來取代加熱退火。此外，藉 由濺射至7 0到15 0 nm的厚度而形成氧化矽膜1〇 4 於其上。 然後，藉由電子束蒸發或濺射而形成包含1重量百分 比的S i或0 . 1至0 . 3重量百分比的Sc之鋁膜，其 厚度爲1 0 0 0A至3 #m。藉由成型鋁膜如圖1 A所示 而形成一閘極1 0 5。 此外，參照圖1 B，藉由在電解液中施加電流而使閘 極1 0 5被陽極氧化而形成陽極氧化物膜1 0 6 ，其具有 3 0 0 0至6 0 0 0A例如5 0 0 0A之厚度。使用3至 2 0%的檸様酸、草酸、磷酸、鉻酸或硫酸之酸水溶液作 爲電解液。施加電壓是1 0至3 0V，而施加電流保.持固 定。在此例子中，使用草酸。電解液之溫度是3 0°C。 1 0V之電壓被施加2 0至4 0分鐘。視陽極氧化之時間 來控制陽極氧化物膜之厚度。 隨後，閘極在另一電解液中受到進一步陽極氧化，此 電解液是包含3至1 0 %的酒石酸、硼酸或硝酸之乙二醇 溶液，以在閘極周圍形成一障壁型式的陽極氧化物膜 1 0 7。電解液之溫度最好保持低於室溫例如1 0 °C，以 改善氧化物膜之品質。陽極氧化物膜1 0 7之厚度是與施 加電壓成正比。施加電壓選定自8 0至1 5 0V之範圍。 當施加電踵是1 5 0V時，厚度變爲2 0 0 0A。如參照 __ (請先閎讀背面之注意事項再填寫本頁) -裝. 訂 線 A7 A7 經濟部中央樣準局貝工消費合作钍印裝 本紙張尺度適用中國國家橾準（CNS ) M说格（210X297公釐） __B7 五、發明説明（I3) 圖4 A至4 D所討論的，陽極氧化物膜1 0 7之厚度是依 據TFT之所需要的造形而決定，然而，需要升高電壓至 2 5 0V或更高，以得到具有3 Ο Ο 0A或更厚的陽極氧 化物膜。由於會有一危險，TFT會受到此一大電壓而損 壞，最好選定陽極氧化物1 0 7之厚度爲3 Ο Ο 0A或更 薄。 參照圖1 D，藉由乾蝕刻而部份地移離氧化矽膜 1 0 4。此蝕刻可以是各向同性蝕刻的電漿模態，或是各 向異性蝕刻的反應離子蝕刻模態。然而，矽與氧化矽之選 定比必須是非常大，使得活性矽層不會被蝕刻很多。而且 ，當氧化矽膜1 0 4被選擇性地蝕刻時，陽極氧化物 1 0 6及1 0 7不會被CF4所蝕刻。由於在多孔的陽極 氧化物1 0 6下方的氧化矽膜1 0 4部份沒有被蝕刻，餘 留下一閘絕緣膜104<其沒有被蝕刻。 然後，參照圖1E，只有多孔的陽極氧化物膜1 0 6 被使用磷酸、乙酸或硝酸之混合酸以6 0 0 A/分鐘之速 率蝕刻。留下閘絕緣膜1 0 4 一。 在移離多孔的陽極氧化物膜1 0 6之後，使用閘極與 障壁型式的陽極氧化物膜1 0 7及閘絕緣膜1 0 4 >作爲 一罩，以自動對準的方式藉由離子摻雜方法，來加入使半 導體層成爲導電型式之雜質元素。結果，形成高電阻係數 雜質區1 0 9與1 1 0及低電阻係數雜質面（源及汲面） 1 〇 8與1 1 1。在形成p型區的情形中，使用乙硼烷（ B2H6)作爲摻雜氣體。劑量是5 X 1 0 14至5 X 1 0 15 -- { ( I---:--.---1------1T------.^ (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 _B7 五、發明説明（14) 。加速能量是1 0至3 0 kV。在導入之後，藉由使用 KrF激光雷射（波長2 4 8 nm， 脈衝宽度2 0 nsec )使所加入的雜質活性化。 當以S IMS (次離子質譜儀）來測量活性層中之雜 質的濃度時，在源及汲區1 〇 8及1 1 1中之雜質澳度爲 1 X 1 0 20至2 X 1 0 21atoms/cm3而高電阻係數區1 〇 及1 1 0中之雜質濃度爲1 X 1 017至2 X 1 018 atoms /era3。此對應前者情形中5 X 1 0 14至5 X 1 0 15atoms/ cm3之劑量及後者中2 X 1 0 13至5 X 1 0 14atoms/cm3之 劑量。此差異是由於閘絕緣膜1 〇 4 >所引起。通常，低 霉阻係數雜質區中之澳度髙於高電阻係數雜質區中之澳度 0 ·5至3倍。然後，由氧化矽所做成的中間層絕緣膜 114藉由CVD被形成在整個構造上，其厚度爲 3 0 0 0 A，接著形成接觸孔通過形成於其中的絕緣·膜與 鋁電極，以接觸源及汲瓸如圖1 F所示。最後，執行氫退 火以完成TFT之成形。 參照圇5 A將說明本發明之T F T應用於一主動矩陣 裝置例如液晶裝置之電路基體的例子。在圖5 A中，三個 TFT被形成於一基體上。使用TFT 1與TFT 2作爲 週邊電路中的驅動器TFT。TFT 1與TFT 2中之障 壁型式的陽極氧化物5 0 1與5 0 2是2 0 0至1 〇 〇 〇 A例如5 0 0A厚。所以，閘極與高電阻係數區重叠。 TFT1之汲極與TFT2之源極彼此相連接，TFT1 之源極接地，而TF T 2之汲極被連接至一電源。於是形 ，-17 -_— -----：--.---抑衣------ΐτ------0 (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央樣隼局負工消費合作ft印釔 A7 B7 _ 五、發明説明（15) 成一CMOS反相器。不僅限於此種造形，亦可以形成其 它的電路。 另一方面，TFT 3是使用作爲一像素TFT用於驅 動一像素。陽極氧化物5 0 3是2 0 0 0A厚，可形成— 偏離面。此造形對應圖4 B所示的構造。於是，可降低漏 電流。T F T 3之源與汲極的其中之一被連接至一由銦錫 氧化物（ITO)所做成的像素電極5 0 4。同時， TFT1與3是N通道型式的TFT，而TFT2是P通 道型式的T F T。 〔例子2〕 此例子是例子1的改良，其中源及汲區提供有一矽層 。參照圖2A，參考數字2 0 1指出一康寧7 0 5 9玻璃 基體，202 :―基膜，203 :―矽島，204 : —絕 緣膜，2 0 5 : —鋁閘極（2 0 Onm至1 厚），· 2 0 6 :多孔的陽極氧化物膜（3 0 0 0 A至1 μ m例如 5 0 0 0 A厚）。使用與例子1相同的方法來形成這些元 件並省略多餘的說明。 參照圖2 B，在形成多孔的陽極氧化物2 0 6之後， 以相同於例子1之方式形成一障壁型式的陽極氧化物膜 2 〇 7其厚度爲1 0 0 0至2 5 0 0A。然後，使用多孔 的陽極氧化物2 0 6作爲一罩，以自動對準的方式藉由蝕 刻絕緣膜2 0 4來形成一閘絕緣膜2 0 4 >。 然後，使用障壁型式的陽極氧化物2 0 7作爲一罩， 藉由蝕刻來移除多孔的陽極氧化物2 0 6。此外，使用閘 -――- 1R - 本紙張尺度適用中國國家標率（CNS ) A4規格（210 X 297公釐） -----：--；---^------1T------^ (請先聞讀背面之注意事項再填寫本頁) 經濟部中央樣隼局貝工消費合阼汪印& A7 _B7 五、發明説明（16) 極2 0 5與陽極氧化物2 0 7作爲罩，以自動對準的方式 執行雜質元素（磷）之離子摻雜，使得形成低電阻係數雜 質區2 0 8與2 1 1及高電阻係數雜質區2 0 9與2 1 〇 ，如圖2C所示。劑量爲1X1 〇14至5X1 O14atoms/ cm2而加速電壓爲3 0 — 9 0 KV。 參照圖2D，一金屬膜2 1 2例如鈦藉由濺射而形成 於整個表面上。金屬之厚度爲5 0 — 5 Ο 0A。低電阻係 數區2 0 8與2 1 1直接接觸金屬膜。亦可以使用其它的 金靥來取代鈦，例如鎳、鉬、鎢、鉑、鈀。 隨後，KrF激光雷射（248 nm 波長，20 nsec脈宽〉照射在表面上以使所加入的雜質活性化，並 藉由反應活性層中之矽與金屬膜而形成金靥矽化物區 2 1 3。雷射光束之能量密度爲2 0 0至4 0 OmJ/ <：11]!|最好爲2 5 0至3 0〇1111/〇：1112。而且，最好於.雷 射照射期間保持基體於2 0 0至5 0 0 °C以避免鈦膜剝落 0 當然可以使用激光雷射以外的其它光源。然而，脈衝 雷射是比CW雷射好，因爲在CW雷射中，其照射時間較 長，且會有被照射膜因熱膨脹而剝落之危險。 至於脈衝雷射之例子，有I R光之雷射，例如N d : YAG雷射（最好是Q開關脈衝振盪）、Nd:YAG之 第二諧波（可見光）、及UV光之雷射，例如KrF、 X e C 1與A r F之激光雷射。當雷射光束從金屬膜之上 側發射出來時，必須選定雷射之波長以不被反射在金屬膜 本紙張尺度適用中國國家標準（CNS ) Α4洗格（210Χ297公釐） { ί ----Γ--：---拉衣------1Τ------.41 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央搮車扃身工消费合作社印装 A7 __ B7__ 五、發明説明（l7 ) 上。然而，當金屬膜是夠薄時，不會有問題。而且，可以 從基體側發射出雷射。在此情形中，需要選定一雷射，其 可以傳送經過矽。 而且，可以使用可見光或接近紅外線之燈退火來取代 雷射退火。在此情形中，例如在6 0 0冗執行數分鐘退火 或在1 0 0 0 °C執行數十秒退火，以加熱表面至6 Ο Οι 0 0 0°C。 以接近紅外線 （例如 1 2 ^m) 之退火 ，不 會加熱玻璃基體很多，因爲接近紅外線會被矽半導體所選 擇性地吸收。此外，藉由縮短照射時間，可以避免玻璃被 力0熱。 隨後，參照圖2E，在閘極或閘絕緣膜上，只有鈦膜 餘留而沒有轉變成矽化物，此鈦膜藉由使用包含5 : 2 : 2的過氧化氫、銨、水之蝕刻劑被蝕刻。結果，餘留矽化 鈦 2 1 3 與 2 1 4。 參照圖2F，藉著經由CVD沈積2 Ο Ο OA至1 //m例如3 Ο Ο OA厚的氧化矽，形成一中間層絕緣膜 2 1 7於整個表面上。形成接觸孔通過源及汲區2 1 3及 2 1 4上的絕緣膜2 1 7，接著形成具有厚度爲2 0 0 0 A至1 例如5 Ο Ο OA之鋁極或配線2 1 8與2 1 9 於其中。與使用矽半導體比較，使用金靥矽化物可提供鋁 具有穗定的介面，並提供鋁極具有良好的接觸。藉由形成 一障壁金屬例如氮化鈦於鋁極218與219和金屬矽化 物菡2 1 3與2 1 4之間，可以進一步改良接觸。矽化物 區之片電阻可以做成1 0 — 5 0歐姆/平方，而HRD 本紙張尺度逋用中國國家棣窣（CMS) A4規格（ 210X297公釐〉_ _ (請先閱讀背面之注意事項再填寫本育) 裝·
,1T A7 297142 經濟部中夬梂準局貝工消費合作社印製 五、發明説明 (18 ) 1 1 2 0 9 與 2 1 0 之 片 電 阻 爲 1 0 一 1 0 0 仟 歐 姆 / 平 方 0 1 1 藉 由 前 述 方 法 > 即 使是在 較 高 的 汲 極 電 壓 下 > 可 以 抑 1 1 制 熱 載 子 損 壞 並 改 良 T F Τ 之 頻 率 特 性 〇 請 1 先 1 在 此 例 子 中 低 電 阻 係 數 雜 質 區 與 金 屬 矽 化 物 幾 乎 閲 讀 背 1 I 彼 此 相 合 Ο 特 別 是 9 閘 絕 緣 膜 2 0 4 - 之 邊 緣 2 1 5 是 幾 Λ · 1 1 I 乎 與 高 % 阻 係 數 雜 質 區 2 1 0 和 低 電 阻 係 數 雜 質 TSf 之 間 的 /王 意 事- rfi 1 1 I 邊 界 2 1 6 及 與 金 屬 矽 化 物 2 1 4 之 內 緣 是 等 範 圍 的 0 再 4 1 係 數 % 裝 1 於 是 明 顯 地 9 藉 由 以 金 饜 矽 化 物 區 來 取 代 低 電 阻 區 9 本 育 可 以 將 關 於 nan 圖 4 A 至 4 D 之 說 明 應 用 於 此 例 子 0 1 1 此 例 子 應 用 於 一 主 動 矩 陣 裝 置 是 表 示 於 圖 5 B 中 0 在 1 1 圖 5 B 中 9 . 基 體 上 形 成 有 三 個 Τ F T 0 使 用 T F T 1 與 1 訂 T F T 2 作 爲 週 邊 電 路 中 的 驅 動 器 T F τ 0 T F T 1 與 1 I T F T 2 中 之 障 壁 型 式 的 陽 極 氧 化 物 5 0 5 與 5 0 6 是 1 1 2 0 0 至 1 0 0 0 A 例 如 5 0 0 A 厚 0 所 以 閘 極 與. 高 電 1 1 阻 係 數 區 重 叠 0 T F T 1 之 汲 極 與 T F T 2 之 源 極 彼 此 相 連 接 y T F T 1 之 源 極 接 地 9 而 T F T 2 之 汲 極 被 連 接 至 1 I 一 電 源 0 於 是 形 成 一 C Μ 0 S 反 相 器 Ο 不 僅 限 於 此 種 造 形 1 1 1 9 亦 可 以 形 成 其 它 的 電 路 0 1 1 另 — 方 面 T F T 3 是 使 用 作 爲 一 像 素 T F T 用 於 驅 1 1 動 一 像 素 Ο 陽 極 氧 化 物 5 0 7 是 2 0 0 0 A 厚 9 可 形 成 — 1 1 偏 離 區 〇 此 造 形 對 應 圖 4 Β 所 示 的 構 造 〇 於 是 9 可 降 低 漏 1 I 電 流 〇 T F T 3 之 源 與 汲 極 的 其 中 之 — 被 連 接 至 一 由 銦 錫 1 氧 化 物 ( I T 0 ) 所 做 成 的 像 素 電 極 5 0 8 0 欲 獨 立 地 控 1 1 制 各 T F T 之 陽 極 氧 化 物 的 厚 度 9 最 好 各 T F T 之 閘 極 可 1 1 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標隼局負工消費合作杜印製 A7 ___B7 五、發明説明（） 獨立地做成。同時，TFT 1與3是N通道型式的TFT ，而TFT 2是p通道型式的TFT。 而且，在雜質的離子摻雜之前，可以形成鈦膜。在此 情形中，於離子摻雜期間，最好鈦膜可以避免表面被充電 。而且，在離子摻雜之後但在鈦形成步探之前，能以雷射 等等來執行退火。在鈦形成步驟之後，可藉由光照射或熱 退火來形成矽化鈦。 〔例子3〕 此例子是例子2的進一步改變，其中改變金屬矽化物 與離子摻雜之形成的順序。參照圖3 A，在康寧7 0 5 9 基體3 0 1上形成一底氧化物膜3 0 2、島狀結晶半導體 (例如矽）區3 0 3、氧化矽膜3 0 4、2 Ο Ο 0A至1 厚的鋁閘極、及閘極之側面上的6 Ο Ο 0A厚之多孔 陽極氧化物膜3 0 6 °它們是以相同於參照圖1 A與.1 B 所討論的例子1之方式形成。 此外，以相同於例子1之方式形成一障壁型式的陽極 氧化物膜3 0 7，其厚度爲1 〇 〇 0至2 5 Ο 0A。隨後 ，以圖3 B所示之自動對準方式來成型氧化矽膜3 0 4進 入閘絕緣膜3〇4>中。 參照圖3 C，多孔陽極氧化物3 0 6被移離以露出一 部份的閘絕緣膜3 0 4 >。隨後，例如鈦膜3 0 8之金屬 層藉由濺射被形成於整個表面上’其厚度爲5 0至5 0 0 k。 然後，照射—K r F激光雷射’以形成矽化鈦區 本紙張尺度逋用中國國家標準（CNS)八4规格（21〇Χ297公釐）-22 - (請先：^讀背面之注意事項再填寫本頁) .裝 經濟部中央標準局貞工消費合作社印製 A7 __B7 五、發明説明（2〇 ) 3 0 9與3 1 0。雷射之能量密度爲2 0 0至4 0 OmJ /crrf最好是2 5 0至3 0 OmJ/crrf。而且，最好保持 基體在2 0 0至5 0 0°C，以避免鈦膜於雷射照射期間剝 落。此步騍能以可見光或紅外線之燈退火來執行。 參照圖3 D，例如在閘極或閘絕綠膜上，只有餘留欽 膜，此鈦膜是藉由使用包含5:2:2之過氧化氫、銨、 水的蝕刻劑被蝕刻。結果，留下矽化鈦3 0 9與3 1 0。 參照圇3E，藉著使用閘極3 0 5、陽極氧化物 3 0 7與閘絕緣膜3 0 4 >作爲罩來執行磷之離子摻雜， 以形成低電阻係數雜質區311與314及高電阻係數雜 質區3 1 2與3 1 3 ，其劑量爲1至5 X 1 0 14atoms/ cm2而加速電壓爲3 0 — 9 0 KV。矽化鈦區3 0 9與 310幾乎和低電阻係數區311與314相同，其依序 爲源及汲區。 然後，再度照射一Kr F激光雷射（2 4 8nro波長， 2 0 n s e c脈寬）以使所加入的磷活性化。如前所述，亦 可以使用可見光或紅外線之燈退火來執行此步驟。隨後， 以閘極與陽極氧化物3 0 7作爲罩來蝕刻閘絕緣膜 3 0 4 >以形成一閘絕緣膜3 0 4 如圖3 F所示。這 是因爲加入至閘絕緣膜3 0 4 >之雜質會使裝置特性不穩 定。 在圖3 F中，中間層絕緣體3 1 5是經由CVD藉著 沈稹6 0 0 0A之氧化矽而形成於整個表面上。接觸孔被 打開經過絕緣體以形成鋁極316及317於源及汲面上 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐）-23 - (請先閏讀背面之注意事項再填寫本頁) 、裝.
，1T 經濟部中央橾準局員工消費合作社印製 A7 _B7__ 五、發明説明（） 21 。於是完成一TFT。 依據本發明，可以降低摻雜或退火步驟之數目。 此外，除了 P型或η型雜質離子之外，可以加入例如 碳、氧或氮之雜質，以進一步降低反向的漏電流並增加介 電强度。當使用於主動矩陣電路中之像素TFT時，這是 特別有優點的。在此情形中，圖5 A與5 B之TFT3具 有其陽極氧化物膜被做成厚度與TFT 1和TFT 2相同 0 〔例子4〕 參照圖7A至7F，將說明本發明之第四個例子。此 例子*例子1比較，相同的參考數字表示相同的元件。基 本上，各步驟是幾乎與前面的例子相同，可省略多餘的說 明。 在形成一導電膜於閘絕緣膜1 〇 4上之後，例如·光阻 、感光聚酿胺或聚醯胺之罩材料形成於導電膜之整個表面 上。例如，網狀塗覆一光阻（由 Tokyo Oka所製造的 0FPR 8 0 0/ 3 0 cp)。最好形成一陽極氧化物膜於導 電膜和光阻之間（在圖形中未示）。然後，這些膜被成型 進入閘極1 0 5與罩1 1 7中，如圖7A所示。然後，以 相同於例子1之方式，除了其上形成有罩117之部份外 ，在閘極1 0 5之表面上形成多孔陽極氧化物膜1 0 6 ， 如圚7 B所示。 然後，參照圖7 C，藉由乾蝕刻來成型氧化矽膜 1 〇 4，以露出一部份的矽膜1 0 3，於是形成閘絕緣膜 本紙張尺度適用中國國家棣準（CNS)A4规格（ 210X297公釐）_ % (請先閲讀背面之注意事項再填寫本頁) -裝
,1T 經濟部中央標準局員工消費合作社印製 07142_^_ 五、發明説明（）
U U 1 0 4 ^。亦使用相同於例子1之蝕刻方法。此外，在此 蝕刻步騍之前或之後，藉由習知的光石印技術來移離光阻 罩。參照圖7D，以相同於例子1之方式形成障壁型式的 陽極氧化物膜，其厚度爲2 0 0 0 A。使用此障壁型式的 陽極氧化物膜作爲一罩，如前面所說明，以磷酸來移離多 孔陽極氧化物。於是，得到圖7 E所示的構造。隨後之步 驟是與圇1E和1F所說明的相同。 因爲在第一陽極氧化中沒有氧化閘極之上表面，於第 一陽極氧化期間可以避免閘極之厚度降低太多。亦即，在 例子1中，由於閘極之整個表面受到陽極氧化，閘極之厚 度減小，引起電線電阻之不當增加。此例子可以避免此一 問題。 〔例子5〕 此例子是結合例子2與例子4 ，並表示於圖8 A.至 8 F中。圇8 A至8 B中所示的步驟是與例子4之圇 7 A至7 C所述之步驟完全相同。亦即，當閘極之上部份 覆蓋以一罩時，多孔陽極氧化物只形成於閘極之側表面上 。而且，在圇8 B所示露出部份的矽層2 0 3之後所發生 的步驟，亦即圖8 C至8 F所示的步驟是與例子2之圖 2 C至2 F所說明的步驟相同。 〔例子6〕 此例子亦是關於結合例子3與例子5，並表示於圚 9 A至9 F中。亦即，此例子與例子5不同的地方只 有在於形成金屬矽化物面與離子導入步驟的順序。因此， 本紙浪尺度適用中國國家橾準（CNS ) A4規格（210X297公釐）_ 25 - (請先閲讀背面之注意事項再填寫本頁) •裝· ,訂 經濟部中央揉準局貝工消費合作杜印製 A7 ____B7 五、發明説明（23 ) 圖9 A至9 B所示之步驟是與例子4圖7 A至7 C所述的 步驟完全相同，其依序對應例子5之圖8 A至8 B所示之 步驟。表示於圖9 C至9 F的隨後步驟完全對應例子3之 圖3C至3F所示的步驟。 〔例子7〕 參照圖1 0A至1 OF，此例子是與例子4比較並表 示於圖7 A至7 F。唯一的不同是圚1 〇 C與1 0 D所示 之步驟的順序。亦即，在圖10C中，障壁型式的陽極氧 化物膜1 0 7是形成於蝕刻絕緣膜1 〇 4之前。在形成障 壁型式的陽極氧化物1 0 7之後，絕緣膜1 0 4被成型進 入閘絕緣膜1 0 4 >。另一方面，在例子4中，於障壁型 式的陽極氧化物形成之前，成型絕緣膜1 0 4，如圖7 C 所示。於是，在例子7中，於絕緣膜1 0 4之蝕刻期間， 障壁型式的陽極氧化物可保護鋁閘極105。 〔例子8〕 除了成型閘絕緣膜的步驟與形成障壁型式的陽極氧化 物膜2 0 7的步驟之間的順序之外，此例子是與圓8A至 8F的例子5完全相同。亦即，參照圖1 1A至1 1B， 與例子5相反，在蝕刻部份的絕緣膜2 0 4之前，形成障 壁型式的陽極氧化物膜2 0 7。隨後，絕緣膜被成型進入 閘絕緣膜2 0 4 -。圚1 1C至1 1 F所示的隨後步驟是 與例子5的步驟完全相同。 〔例子9〕 除了成型閘絕緣膜3 0 4的步騄與形成障壁型式的陽 本紙張尺度適用中國國家橾準（CNS ) Μ规格（2丨0x297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝 訂 Μ 經濟部中央揉準局員工消费合作社印製 A7 ___B7_ 五、發明説明（） 24 極氧化物膜3 0 7的步驟之間的順序之外，此例子亦是與 圖9A至9F的例子6完全相同。亦即，參照圚1 2A至 1 2B，在蝕刻部份的絕緣膜3 0 4之前，形成障壁型式 的陽極氧化物膜3 0 7。隨後，絕緣膜被成型進入閘絕緣 膜3 0 4 >。圖1 2C至1 2 F所示的隨後步騄是與例子 6的步驟完全相同。 參照圖6至9 ，雖然在圖形中沒有表示出來，當只有 在閘極之側表面上形成一陽極氧化物膜時，最好提供一陽 極氧化物膜於閘極與罩之間。以下將參照圖1 3 A至 1 3D更詳細地敘述此特徵。 圖1 3 A至1 3D指出使用可陽極氧化材料之精細配 線方法。在例如一氧化矽膜形成於半導體上的基體7 0 1 上，形成一鋁膜7 0 2其厚度例如爲2#m。而且，鋁可 以包含0 · 2重量百分比的钪（S c )以避免於隨後·的陽 極氧化步輟期間發生鋁之異常成長（小丘），或者可以包 含其它的添加劑例如釔（Y)以避免於高溫處理期間發生 鋁之異常成長。 然後，藉由施加1 0至3 0V的電壓至鋁膜，於包含 3 %酒石酸之乙二醇溶液中使鋁膜陽極氧化。藉此，形成
一密的陽極氧化物膜7 0 3於鋁膜上，其厚度爲2 Ο 0A 。然後，使用一光阻罩7 0 4 ，依據一預定的圖案來成型 鋁膜7 0 2與氧化物膜7 0 3。由於氧化物膜是夠薄，使 得其能以相同的時間被輕易地蝕刻。 在藉由各向同性蝕刻來執行以上成型的情形中’成型 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐）_ π _ (請先閲讀背面之注意事項再填寫本頁) 裝
,1T 經濟部中央揉準局貝工消费合作社印製 Μ ___Β7 _ 五、發明説明（） 後的鋁膜之邊緣具有一形狀，如圖1 3 B中之數字7 0 3 所示。而且，氧化物7 0 3與鋁7 0 2間的蝕刻速率之差 異進一步强化造形1 7。 然後，藉由施加1 0至3 0V的電壓至包含1 0%草 酸之水溶液中，形成一多孔陽極氣化物膜7 0 5。氧化主 要進行進入鋁膜之內側。 已確認氧化物成長之頂端，亦即陽極氧化物與鋁之間 的邊界，幾乎是與基體表面垂直。另一方面，在障壁型式 的陽極氧化物之情形中，障壁型式的陽極氧化物之形狀幾 乎是與啓動金屬之形狀相合。 在此例子，中鋁膜之厚度爲2 ι/m，而多孔陽極氧化 物膜7 0 5以5 0 0 0A成長。當經由電子顯微鏡照相術 來觀察時，成長之頂端是幾乎垂直的。 在形成多孔陽極氧化物膜之後，以習用的脫模劑.來移 離抗蝕罩7 0 4。由於罩陽極氧化物7 0 3是非常的薄， 其能以相同於抗蝕罩7 0 4的時間被剝落，或者在後來的 步驟中藉由使用緩衝氫氟酸來移離。 此外，如圖1 3 D所示，藉由在不同的條件下執行另 一陽極氧化，可進一步形成厚度爲2 0 0 0 A之障壁型式 的陽極氧化物膜7 0 6。亦即，電解液爲包含3%酒石酸 之乙二醇溶液，而施加電壓約爲1 5 0 V。在內側方向均 勻地成長此氧化物膜，從多孔陽極氧化物7 0 5與銘膜 7 0 2間的邊界包圍鋁膜7 0 2。 於是，形成一構造，其中形成一障壁型式的陽極氧化 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐）· 28 _ ----- (請先閱讀背面之注意事項再填寫本頁) :裝 Μ A7 _ _ B7 五、發明説明（ne ) 26 物膜包圍鋁膜，此外形成一多孔型式的陽極氧化物膜於銘 膜的側面上。 藉由磷酸H3P 〇4可以簡單而選擇性地移離此多孔陽 極氧化物7 0 5 ，而不會損害到鋁。 不用說，前面的方法亦可以使用於前述例子4至9的 陽極氧化方法。 當在前述例子中使用玻璃基體時，本發明之TFT亦 可以形成於任何絕緣表面上，例如形成於單結晶矽上之絕 緣表面或有機樹脂。而且，其亦可以形成於三維的積體電 路裝置中。特別是，當使用於例如單片型式的主動矩陣電 路之光-電裝S中時，其具有週邊電路形成於相同的基體 上，本發明是特別有優點的。 而且，雖然在這些例子中使用結晶矽，本發明亦可以 應用於非晶矽或其它種類的半導體。 雖然已參照較佳實施例來敘述本發明，須了解對熟於 此技藝之人仕而言，許多修改是明顯的，希望以所附的申 請專利範圍來涵蓋本發明範圍內的這些修改。 {請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央揲準扃貝工消费合作社印裝 本紙張尺度逋用中國國家標隼（CNS)A4洗格（210X297公釐〉-29 -

Claims (1)

  1. A8 B8 C8 D8
    經濟部中央標準局員工消費合作社印製 ^、申請專利範圍 第83 1 08409號專利申請案 . . 中文申請專利範圍修正本 民國 1 . 一種製造半導體裝置的方法，包含 形成一閘極，此閘極包含閘絕緣膜上的可陽 料； ’藉由在第一電解液中施加一電流至該閘 陽極氧化物膜；及 藉由在第二電解液中施加一電流至該閘 陽極氧化物膜於該閘極與該第一陽極氧化物 2 .如申請專利範圍第1項之方法，其 液之酸性比該第二電解液强。 3 .如申請專利範圍第2項之方法，其 液是中性。 4 .如申請專利範圍第1項之方法，其 液是一酸性水溶液，它含有選自下列群體之 酸、草酸、磷酸、鉻酸與硫酸。 5 .如申請專利範圍第1項之方法，其 液是一種含有酒石酸、硼酸或硝酸之乙二醇 6. —種製造半導體裝置的方法，包含 形成半導體膜於絕綠表面上： 形成絕綠膜於該半導體膜上； 形成閘極於該絕緣膜上； 首先陽極氧化該閘極以形成第一陽極氧 84年8月修正 以下步驟： 極氧化材 極來形成第一 極來形成第二 膜之間。 中該第一電解 中該第二電解 中該第一電解 一物質：檸檬 中該第二電解 溶液 以下步驟： 化物膜於至少 (請先聞讀背面之注意事項再填寫本頁) 象------訂------線(------ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ ABCD 經濟部中央標準局貝工消費合作社印裝 X、申請專利乾圍 該閘極的側表面上： · >藉由使用該第一陽極氧化物膜作爲一罩，以蝕刻來移 離或薄化一部份的該絕緣膜，而形成一閘絕緣膜； 移離該第一陽極氧化物膜；及 使用該閘極作爲一罩，將一導電雜質導入該半導體膜 中並經過一部份的該閘絕緣膜。 •7.如申請專利範圍第6項之方法，進一步包含第二 個陽極氧化該閘極之步驟，以在該第一陽極氧化步驟之後 形成~第二陽極氧化物膜。 8 .如申請專利範圍第6項之方法，進一步包含在該 導入步驟之後，藉由照射光線於其上之使該雜質活性化的 步驟。 . 一種製造半導體裝置的方法，包含以下步驟： '形成一活性的矽半導體層於絕緣表面上： 形成一絕緣膜於該活性的半導體層上： 形成一閘極於該絕緣膜上； ~在一電解液中陽極氧化該閘極的表面以形成第一陽極 氧化物膜於其上； 以該第一陽極氧化物膜作爲一罩，藉由蝕刻來移離一 部份的該絕緣膜，以露出該活性化的半導體層之表面’而 形成一閘絕緣膜； 塗覆一金屬膜，此金屬膜能夠形成矽化物至少於該活 性化的半導體層之該暴露表面上：及 將該金屬膜與該活性化的半導體層反應’以形成砂化 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）.？ _ ^------.訂------^ f請先閎讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消费合作社印裝 A8 B8 C8 D8 六、申請專利範圍 '物區於該活性化的半導體層中。 • 1.0.如申請專利範圍第9項之方法，進一步包含第 二個陽極氧化該閘極之步驟，以在該第一陽極氧化步驟之 後形成第二陽極氧化物膜。 11.如申請專利範圍第9項之方法，其中該金屬膜 是藉由照射一雷射或相等於雷射之光線，而與該活性化的 半導體層反應。 1 2 .如申請專利範圍第9項之方法，進一步包含在 該反應步驟之後，將一導電雜質導入一部份的該活性化的 半導體層之步驟，以形成一對的第一雜質區及一對的第二 雜質區，此第二雜質區包含該雜質的濃度高於該第一雜質 區0 » 1 3.如申請專利範圍第1 2項之方法，進一步包含 在該導入步驟之後移離一部份的該閘絕綠膜之步驟。 1 4 . 一種製造半導體裝置的方法，包含以下步驟： 形成一活性化的矽半導體層於一絕緣表面上； 形成一絕緣膜於該活性化的半導體層上； 形成一導電材料，以形成閘極於該絕緣膜上； 形成一罩於該導電材料的選定部份上： 依據該罩來成型該導電材料以形成一閘極： 當該罩覆蓋該閘極的上部時，形成第一陽極氧化物膜 於該閘極的側表面上； 以該第一陽極氧化物膜作爲一罩，移離或薄化一部份 的該絕緣膜，而形成一閘絕綠膜： 本紙張尺度逋用中國國家橾隼（CNS ) A4洗格（210X297公廣） ---------^II (請先閲讀背面之注意事項再填寫本頁) 訂 ABCD 經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 移離該第一陽極氧化物膜：及 · »以該閘極作爲一罩將一導電雜質導入該半導體層並經 過一部份的該閘絕緣膜。 1 5.如申請專利範圍第1 4項之方法，進—步包含 在形成該第一陽極氧化物膜之後形成第二陽極氧化物膜之 步驟。 '1 6.如申請專利範圍第1 4項之方法，進一步包含 在該導入步驟之後藉由照射光線於其上使該雜質活性化之 步驟。 1 7.如申請專利範圍第1 5項之方法，其中在該移 離或薄化步驟之前形成該第二陽極氧化物膜。 1 8·如申請專利範圍第1 5項之方法，其中在該移 離或薄化步驟之後形成該第二陽極氧化物膜。 1 9 .—種製造半導體裝置的方法，包含以下步驟： 形成一活性化的矽半導體層於一絕綠表面上； 形成一絕緣膜於該活性化的半導體層上； 形成一導電材料，以形成閘極於該絕緣膜上； 形成一罩於該導電材料的選定部份上： 依據該罩來成型該導電材料以形成一閘極： 當該罩覆蓋該閘極的上部時，形成第一陽極氧化物膜 於該閘極的側表面上； 以該第一陽極氧化物膜作爲一罩，移離一部份的該絕 緣膜，而形成一閘絕緣膜，並露出該半導體層的表面； 塗覆一金屬膜，此金屬膜能夠形成矽化物於至少該活 本紙張尺度適用中國國家標準（CNS )八4胁（210X297公釐) -----一 ---------^------丁______象 f 多 、vm 销 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 性化的半導體層之該暴露表面上；及 將該金屬膜與該活性化的半導體層反應，以形成砂化 + ’ · 物區於該活性化的半導體層中。 2 〇.如申請專利範圍第1 9項之方法，進一步包含 第二個陽極氧化該閘極之步驟，以在該第—個陽極氧化步 驟之後形成第二個陽極氧化物膜。 .2 1 .如申請專利範圍第1 9項之方法，其中該金屬 膜是藉由照射一雷射或相等於雷射之光線而與該活性化的 半導體層反應。 2 2 ·如申請專利範圍第1 9項之方法，進一步包含 在該反應步驟之後，將一導電雜質導入一部份的該活性化 半導體層中之步驟，以形成一對的第一雜質區及一對的第 二雜質區，此第二雜質區包含該雜質的濃度高於該第一雜 質區。 2 3 .如申請專利範圍第2 2項之方法，進一步包含 在該導入步驟之後移離一部份的該閘絕緣膜之步驟。 2 4 .如申請專利範圍第2 0項之方法，其中在該移 離步驟之前形成該第二陽極氧化物膜。 2 5.如申請專利範圍第2 0項之方法，其中在該移 離步驟之後形成該第二陽極氧化物膜。 2 6 . —種製造半導體裝置的方法，包含以下步驟： 形成一電極，此電極包含在表面上的可陽極氧化材料 ♦ 形成一罩於該電極的上表面上：及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）· 5 - I ^ I 訂 —II 線( (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 A8 B8 C8 D8 六、申請專利範圍 在一電解液中陽極氧化該電極，以形成氧化物膜於該 電極的側表面上， 其中該罩包含形成於該上表面上與其接觸之該電極的 陽極氧化物層，及形成於該陽極氧化物上的有機材料。 2 7 .—種薄膜電晶體包含： 一絕緣表面； •一形成於該絕緣表面上的通道半導體層： •形成於該絕緣表面上之一對的第一雜質區，該通道半 導體層延伸於此對的第一雜質區之間I 一對包含金屬矽化物的第二雜質區，具有比該第一雜 質區更低的電阻係數，位於與該第一雜質區相鄰，該金屬 是選自含有鈦、鎳、鉬、鎢、鉑、鈀之族群；及 —閘極，形成於該通道半導體層之上，一閘絕緣膜介 於它們之間， 其中該閘絕緣膜延伸超過該通道半導體層之邊緣，且 該第一雜質區與第二雜質區之間的邊界是幾乎與該閘絕緣 膜之邊緣等範圍。 一〜7 2 8.如申請專利範圍第2 7項之薄膜電晶體’進一 步包含一陽極氧化物於該閘極的表面上’其是藉由陽極氧 化閘極而形成。 2 9 .—種薄膜電晶體包含： 一絕緣表面： 一形成於該絕緣表面上的通道半導體層： 形成於該絕緣表面上之一對的第一雜質12 ’該通道半 本紙張尺度適用中國國家標準（CNS>A4規格（ 210X297公釐）_ 6 - 4,------ir------^ (請先閲讀背面之注意事項再填寫本頁) A8 Βδ C8 D8 六、申請專利範圍 導體層延伸於此對的第一雜質區之間： .一.對的第二雜質區，具有比該第一雜質區更低的電阻 係數，位於與該第一雜質區相鄰；及 —閘極，形成於該通道半導體層之上，一閘絕緣膜介 於它們之間， 其中該閛絕緣膜沒有覆蓋該第二雜質區，且該第二雜 質區包含一金屬矽化物，該金屬是選自含有鈦、鎳、鉬、 鎢、鉑、鈀之族群。 3 0 .如申請專利範圍第1項之方法，其中該第一電 解液具有pH値低於2. 0，而該第二電解液具有pH値 高於2 . 0。 ---------豕 X -I (請先閱讀背面之注意事項再填寫本頁) 訂 線一 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS > A4規格（210X297公釐）
TW083108409A 1993-09-20 1994-09-12 TW297142B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25656593 1993-09-20
JP25656393 1993-09-20
JP25656793 1993-09-20
JP28428793A JP2759414B2 (ja) 1993-10-19 1993-10-19 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
TW297142B true TW297142B (zh) 1997-02-01

Family

ID=27478405

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083108409A TW297142B (zh) 1993-09-20 1994-09-12

Country Status (6)

Country Link
US (7) US6867431B2 (zh)
EP (3) EP1564800A3 (zh)
KR (1) KR100306829B1 (zh)
CN (5) CN100423290C (zh)
DE (1) DE69435045T2 (zh)
TW (1) TW297142B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11620962B2 (en) 2008-06-17 2023-04-04 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW297142B (zh) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US20080042554A1 (en) * 1998-05-18 2008-02-21 Kabushiki Kaisha Toshiba Image display device and light emission device
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4324259B2 (ja) * 1998-07-07 2009-09-02 シャープ株式会社 液晶表示装置の製造方法
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
EP1041641B1 (en) 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
JP2000340794A (ja) * 1999-06-01 2000-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
US6645837B2 (en) * 2000-05-31 2003-11-11 Sony Corporation Method of manufacturing semiconductor device
CN100463225C (zh) * 2001-02-06 2009-02-18 株式会社日立制作所 显示装置及其制造方法
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
JP4308496B2 (ja) * 2002-03-01 2009-08-05 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2004134687A (ja) * 2002-10-15 2004-04-30 Toshiba Corp 半導体装置及びその製造方法
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
JP4537029B2 (ja) * 2003-09-30 2010-09-01 シャープ株式会社 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
US6852584B1 (en) * 2004-01-14 2005-02-08 Tokyo Electron Limited Method of trimming a gate electrode structure
KR101155943B1 (ko) * 2004-04-28 2012-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｍｏｓ 캐패시터 및 반도체 장치
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US7939873B2 (en) * 2004-07-30 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Capacitor element and semiconductor device
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN100362355C (zh) * 2005-05-27 2008-01-16 东南大学 微型抗辐射电场传感器
US20070054442A1 (en) * 2005-09-08 2007-03-08 Po-Chih Liu Method for manufacturing thin film transistor, thin film transistor and pixel structure
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7790527B2 (en) * 2006-02-03 2010-09-07 International Business Machines Corporation High-voltage silicon-on-insulator transistors and methods of manufacturing the same
US8354362B2 (en) * 2006-03-27 2013-01-15 The Lubrizol Corporation Polymer and lubricating compositions thereof
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI345318B (en) * 2007-07-20 2011-07-11 Chimei Innolux Corp Light emitting diode
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP5234333B2 (ja) * 2008-05-28 2013-07-10 Ｎｌｔテクノロジー株式会社 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8791546B2 (en) * 2010-10-21 2014-07-29 Freescale Semiconductor, Inc. Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI669760B (zh) * 2011-11-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9099489B2 (en) 2012-07-10 2015-08-04 Freescale Semiconductor Inc. Bipolar transistor with high breakdown voltage
US9368360B2 (en) 2013-04-28 2016-06-14 Boe Technology Group Co., Ltd Anti-diffusion layer, preparation method thereof, thin-film transistor (TFT), array substrate, display device
US9449827B2 (en) 2014-02-04 2016-09-20 International Business Machines Corporation Metal semiconductor alloy contact resistance improvement
US9087689B1 (en) * 2014-07-11 2015-07-21 Inoso, Llc Method of forming a stacked low temperature transistor and related devices
US10580708B2 (en) * 2017-02-17 2020-03-03 Ablic Inc. Method of manufacturing a semiconductor device and semiconductor device
CN109637932B (zh) * 2018-11-30 2020-11-10 武汉华星光电技术有限公司 薄膜晶体管及其制备方法
CN110223990B (zh) * 2019-06-18 2022-03-08 京东方科技集团股份有限公司 顶栅结构及其制备方法、阵列基板、显示设备
CN112928153B (zh) * 2019-12-05 2023-07-04 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN112103245B (zh) * 2020-09-22 2023-08-11 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN112114460B (zh) * 2020-09-23 2022-12-23 北海惠科光电技术有限公司 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
CN113430615B (zh) * 2021-06-09 2022-02-15 华南理工大学 一种阳极氧化铝膜及其制备方法和应用
CN113529150B (zh) * 2021-06-23 2022-03-29 华南理工大学 一种亚微米氧化铝管及其制备方法和应用

Family Cites Families (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161617C (nl) 1968-06-17 1980-02-15 Nippon Electric Co Halfgeleiderinrichting met vlak oppervlak en werkwijze voor het vervaardigen daarvan.
JPS5124341B2 (zh) 1971-12-24 1976-07-23
US3775262A (en) 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
JPS4995591A (zh) 1973-01-12 1974-09-10
JPS5423345B2 (zh) 1974-02-02 1979-08-13
US4065781A (en) 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4040073A (en) 1975-08-29 1977-08-02 Westinghouse Electric Corporation Thin film transistor and display panel using the transistor
US3997367A (en) 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
JPS5470762A (en) * 1977-11-16 1979-06-06 Seiko Instr & Electronics Ltd Semiconductor device
US4236167A (en) 1978-02-06 1980-11-25 Rca Corporation Stepped oxide, high voltage MOS transistor with near intrinsic channel regions of different doping levels
JPS54161282A (en) * 1978-06-12 1979-12-20 Toshiba Corp Manufacture of mos semiconductor device
US4232327A (en) * 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4319395A (en) * 1979-06-28 1982-03-16 Motorola, Inc. Method of making self-aligned device
US4336550A (en) 1980-03-20 1982-06-22 Rca Corporation CMOS Device with silicided sources and drains and method
US4622735A (en) 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
EP0058548B1 (en) 1981-02-16 1986-08-06 Fujitsu Limited Method of producing mosfet type semiconductor device
JPS5823479A (ja) 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS5837967A (ja) * 1981-08-31 1983-03-05 Toshiba Corp Ｍｉｓ型半導体装置の製造方法
JPS5895814A (ja) 1981-11-30 1983-06-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPS58105574A (ja) * 1981-12-17 1983-06-23 Seiko Epson Corp 液晶表示装置
JPS58118154A (ja) 1982-01-07 1983-07-14 Seiko Epson Corp 半導体集積回路装置
JPS58142566A (ja) * 1982-02-19 1983-08-24 Seiko Epson Corp 薄膜半導体装置
US4557036A (en) 1982-03-31 1985-12-10 Nippon Telegraph & Telephone Public Corp. Semiconductor device and process for manufacturing the same
JPS59188974A (ja) 1983-04-11 1984-10-26 Nec Corp 半導体装置の製造方法
US4503601A (en) 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPS59220971A (ja) 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
JPH0693509B2 (ja) 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPS6055665A (ja) * 1983-09-06 1985-03-30 Toshiba Corp 半導体装置の製造方法
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
DE3530065C2 (de) 1984-08-22 1999-11-18 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiters
JPS61224360A (ja) * 1985-03-28 1986-10-06 Sony Corp 電界効果トランジスタの製造方法
JPS61224459A (ja) 1985-03-29 1986-10-06 Toshiba Corp 半導体装置およびその製造方法
JPS6232653A (ja) 1985-08-05 1987-02-12 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
DE3682021D1 (de) * 1985-10-23 1991-11-21 Hitachi Ltd Polysilizium-mos-transistor und verfahren zu seiner herstellung.
US4727004A (en) 1985-11-21 1988-02-23 Sharp Kabushiki Kaisha Thin film electroluminescent device
US4701423A (en) 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
US4690730A (en) 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
JPS62229873A (ja) 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JPH0777264B2 (ja) 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
JPS6366969A (ja) 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> 高耐圧多結晶シリコン薄膜トランジスタ
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
US4753896A (en) 1986-11-21 1988-06-28 Texas Instruments Incorporated Sidewall channel stop process
JPH0828510B2 (ja) 1987-01-20 1996-03-21 富士通株式会社 薄膜トランジスタの形成方法
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
US5024960A (en) 1987-06-16 1991-06-18 Texas Instruments Incorporated Dual LDD submicron CMOS process for making low and high voltage transistors with common gate
JPS647567A (en) 1987-06-29 1989-01-11 Ricoh Kk Mos transistor
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
JPS6421919A (en) 1987-07-16 1989-01-25 Nec Corp Manufacture of semiconductor device
JPH01114070A (ja) 1987-10-28 1989-05-02 Hitachi Ltd 半導体装置の製造方法
US5075674A (en) 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
JPH01183853A (ja) 1988-01-19 1989-07-21 Toshiba Corp 薄膜電界効果トランジスタとその製造方法
US4908326A (en) 1988-01-19 1990-03-13 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
US4855247A (en) 1988-01-19 1989-08-08 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
NL8800222A (nl) 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
US5258319A (en) * 1988-02-19 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step
US5238859A (en) 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5274279A (en) 1988-05-17 1993-12-28 Seiko Epson Corporation Thin film CMOS inverter
JPH01291467A (ja) 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
JP2752991B2 (ja) 1988-07-14 1998-05-18 株式会社東芝 半導体装置
JPH0242419A (ja) 1988-08-02 1990-02-13 Hitachi Ltd 半導体装置およびその製造方法
US5146291A (en) 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
US4978626A (en) 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
JP2934445B2 (ja) * 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH02162738A (ja) * 1988-12-15 1990-06-22 Nec Corp Ｍｏｓ　ｆｅｔ　の製造方法
JPH02246277A (ja) * 1989-03-20 1990-10-02 Matsushita Electron Corp Ｍｏｓトランジスタおよびその製造方法
US5231038A (en) * 1989-04-04 1993-07-27 Mitsubishi Denki Kabushiki Kaisha Method of producing field effect transistor
JPH0783127B2 (ja) * 1989-04-20 1995-09-06 三菱電機株式会社 半導体装置
JPH0338755A (ja) * 1989-07-05 1991-02-19 Nec Corp ファイル転送システム
JPH03142418A (ja) * 1989-10-30 1991-06-18 Matsushita Electron Corp 画像表示装置およびその製造方法
JP2921889B2 (ja) 1989-11-27 1999-07-19 株式会社東芝 半導体装置の製造方法
JP2890584B2 (ja) * 1989-12-29 1999-05-17 ソニー株式会社 半導体装置の製造方法
JPH0787189B2 (ja) 1990-01-19 1995-09-20 松下電器産業株式会社 半導体装置の製造方法
JPH03227068A (ja) * 1990-02-01 1991-10-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5126283A (en) 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
US5227321A (en) 1990-07-05 1993-07-13 Micron Technology, Inc. Method for forming MOS transistors
JP3163092B2 (ja) * 1990-08-09 2001-05-08 株式会社東芝 半導体装置の製造方法
JPH04121914A (ja) * 1990-09-11 1992-04-22 Nippon Light Metal Co Ltd 絶縁アルミニウム線材及びその製造方法
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
JP2947654B2 (ja) * 1990-10-31 1999-09-13 キヤノン株式会社 Ｍｉｓ型トランジスタ
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp., Tokio/Tokyo Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
JP2660451B2 (ja) * 1990-11-19 1997-10-08 三菱電機株式会社 半導体装置およびその製造方法
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JPH04196328A (ja) * 1990-11-28 1992-07-16 Casio Comput Co Ltd 電界効果型トランジスタ
JP2999271B2 (ja) 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5097301A (en) 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
JPH0817236B2 (ja) * 1990-12-25 1996-02-21 株式会社半導体エネルギー研究所 半導体装置
DE69125260T2 (de) * 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
US5236865A (en) 1991-01-16 1993-08-17 Micron Technology, Inc. Method for simultaneously forming silicide and effecting dopant activation on a semiconductor wafer
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2717234B2 (ja) * 1991-05-11 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置およびその作製方法
NL9100334A (nl) * 1991-02-26 1992-09-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt.
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
USRE36314E (en) 1991-03-06 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH04287025A (ja) * 1991-03-15 1992-10-12 Hitachi Ltd 薄膜トランジスタ基板およびその製造方法ならびに液晶表示パネルおよび液晶表示装置
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH04305939A (ja) * 1991-04-02 1992-10-28 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3277548B2 (ja) 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5151374A (en) 1991-07-24 1992-09-29 Industrial Technology Research Institute Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode
TW540828U (en) 1991-08-23 2003-07-01 Semiconductor Energy Lab Semiconductor device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5650338A (en) 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
US5545571A (en) 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
JP3345756B2 (ja) * 1991-08-28 2002-11-18 セイコーエプソン株式会社 半導体装置の製造方法
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
JPH0793363B2 (ja) 1991-09-25 1995-10-09 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP3092634B2 (ja) * 1991-11-29 2000-09-25 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH05152326A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP2750380B2 (ja) * 1991-12-03 1998-05-13 株式会社 半導体エネルギー研究所 半導体装置の作製方法
JPH05175230A (ja) * 1991-12-20 1993-07-13 Toshiba Corp 薄膜トランジスタの製造方法
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JP3313432B2 (ja) 1991-12-27 2002-08-12 株式会社東芝 半導体装置及びその製造方法
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05226364A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JP3186182B2 (ja) * 1992-03-25 2001-07-11 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
JPH05275449A (ja) * 1992-03-26 1993-10-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JP3506445B2 (ja) * 1992-05-12 2004-03-15 沖電気工業株式会社 半導体装置の製造方法
US5241193A (en) 1992-05-19 1993-08-31 Motorola, Inc. Semiconductor device having a thin-film transistor and process
JPH06124962A (ja) * 1992-10-09 1994-05-06 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3252290B2 (ja) * 1992-06-26 2002-02-04 カシオ計算機株式会社 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置
US5252502A (en) 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
US5407837A (en) 1992-08-31 1995-04-18 Texas Instruments Incorporated Method of making a thin film transistor
KR100292767B1 (ko) * 1992-09-25 2001-09-17 이데이 노부유끼 액정표시장치
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
CN1542929B (zh) * 1993-03-12 2012-05-30 株式会社半导体能源研究所 半导体器件的制造方法
JP3367618B2 (ja) * 1993-03-30 2003-01-14 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5747355A (en) 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
US5572040A (en) 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
JP2789293B2 (ja) 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2002033328A (ja) 1993-09-20 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP2805590B2 (ja) * 1993-09-20 1998-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3212060B2 (ja) * 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2002033329A (ja) 1993-09-20 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
KR970010685B1 (ko) 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
US5576231A (en) 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
KR100275717B1 (ko) 1993-12-28 2000-12-15 윤종용 다결정 실리콘 박막 트랜지스터 제조 방법
JP2873660B2 (ja) 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
HU214588B (hu) 1994-07-01 1998-04-28 EGIS Gyógyszergyár Rt. Eljárás bicikloheptán-származékot tartalmazó, CCK-rendszer gátló hatású gyógyászati készítmények előállítására
JP3330736B2 (ja) 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
US6255214B1 (en) * 1999-02-24 2001-07-03 Advanced Micro Devices, Inc. Method of forming junction-leakage free metal silicide in a semiconductor wafer by amorphization of source and drain regions
US6572900B1 (en) * 2000-06-09 2003-06-03 Wm. Wrigley, Jr. Company Method for making coated chewing gum products including a high-intensity sweetener
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
US6566213B2 (en) * 2001-04-02 2003-05-20 Advanced Micro Devices, Inc. Method of fabricating multi-thickness silicide device formed by disposable spacers
US6441433B1 (en) * 2001-04-02 2002-08-27 Advanced Micro Devices, Inc. Method of making a multi-thickness silicide SOI device
TW480735B (en) * 2001-04-24 2002-03-21 United Microelectronics Corp Structure and manufacturing method of polysilicon thin film transistor
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
JP2006012991A (ja) * 2004-06-23 2006-01-12 Toshiba Corp 半導体記憶装置
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11620962B2 (en) 2008-06-17 2023-04-04 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US11837189B2 (en) 2008-06-17 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device

Also Published As

Publication number Publication date
US8198683B2 (en) 2012-06-12
EP0645802A3 (en) 1998-03-11
US20050142705A1 (en) 2005-06-30
US6049092A (en) 2000-04-11
CN1055790C (zh) 2000-08-23
EP0645802A2 (en) 1995-03-29
CN1652351B (zh) 2010-05-12
US7569856B2 (en) 2009-08-04
US7381599B2 (en) 2008-06-03
US20030100152A1 (en) 2003-05-29
US20090289254A1 (en) 2009-11-26
DE69435045D1 (de) 2008-01-03
CN1571165A (zh) 2005-01-26
CN1652352A (zh) 2005-08-10
EP1564800A2 (en) 2005-08-17
CN100502046C (zh) 2009-06-17
US20050153489A1 (en) 2005-07-14
US7847355B2 (en) 2010-12-07
CN1652351A (zh) 2005-08-10
CN1173388C (zh) 2004-10-27
EP1564799A2 (en) 2005-08-17
US6867431B2 (en) 2005-03-15
US7525158B2 (en) 2009-04-28
CN1223465A (zh) 1999-07-21
US20040256621A1 (en) 2004-12-23
KR100306829B1 (ko) 2001-12-15
EP1564800A3 (en) 2006-03-15
EP1564799A3 (en) 2005-12-28
CN100423290C (zh) 2008-10-01
CN1109220A (zh) 1995-09-27
US20110068339A1 (en) 2011-03-24
EP0645802B1 (en) 2007-11-21
DE69435045T2 (de) 2008-10-02

Similar Documents

Publication Publication Date Title
TW297142B (zh)
JP3212060B2 (ja) 半導体装置およびその作製方法
JP3277895B2 (ja) 薄膜トランジスタの製造方法
JP2759415B2 (ja) 半導体装置の作製方法
US6777763B1 (en) Semiconductor device and method for fabricating the same
US6632709B2 (en) Electronic device manufacture
JPH0832079A (ja) 半導体装置およびその作製方法
JP3452981B2 (ja) 半導体集積回路およびその作製方法
US5897344A (en) Method of making a thin film semiconductor device
JP2805590B2 (ja) 半導体装置の作製方法
JP4675433B2 (ja) 半導体装置の作製方法
JPH09148266A (ja) 半導体装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP3141979B2 (ja) 半導体装置およびその作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP3535275B2 (ja) 半導体装置の作製方法
JP2003023014A (ja) 半導体装置
JPH0855994A (ja) 半導体装置およびその作製方法
JP2004064056A (ja) 半導体集積回路の作製方法
JP2002033328A (ja) 半導体装置
JP2006093745A (ja) 半導体装置及びその作製方法
JP2002033329A (ja) 半導体装置の作製方法
JPH11330490A (ja) 半導体装置およびその作製方法並びに電気光学装置
JPH0964373A (ja) 半導体装置およびその作製方法
JPH09181329A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees