JP2006093745A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP2006093745A JP2006093745A JP2005369919A JP2005369919A JP2006093745A JP 2006093745 A JP2006093745 A JP 2006093745A JP 2005369919 A JP2005369919 A JP 2005369919A JP 2005369919 A JP2005369919 A JP 2005369919A JP 2006093745 A JP2006093745 A JP 2006093745A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- film
- island
- regions
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】ゲイト電極105上面にマスク106を残し、比較的低い電圧でポーラスな第1の陽極酸化膜107をゲイト電極の側面に成長させる。この陽極酸化膜をマスクとしてゲイト絶縁膜104’をエッチングする。必要に応じては比較的高い電圧でバリア型の第2の陽極酸化膜108をゲイト電極の側面および上面に形成する。第1の陽極酸化膜を選択的にエッチングする。不純物ドーピングをおこなうと、ゲイト電極の下部にはドーピングされず、ゲイト電極に近い領域では、不純物濃度の低い高抵抗領域111,112となる。ゲイト電極から遠い領域では、不純物濃度の高い低抵抗領域110,113となる。
【選択図】図1
Description
そして、再び、イオンドーピング等の手段によって不純物元素を導入し、ゲイト電極605および側壁609をマスクとして自己整合的に十分な高濃度の不純物領域(低抵抗不純物領域、ソース/ドレイン領域)610、611が活性層603に形成される。そして、レーザーもしくはフラッシュランプ等の熱源によって、ドーピングされた不純物の活性化がおこなわれる。(図6(E))
本発明は、以下のような作製工程によってTFT作製することを特徴とし、この工程を採用することによって、より一層、確実にHRDを構成し、また、量産性を向上させることができる。
本発明のTFTは、半導体集積回路が形成された基板上に3次元集積回路を形成する場合でも、ガラスまたは有機樹脂等の上に形成される場合でも同様に形成されることはいうまでもないが、いずれの場合にも絶縁表面上に形成されることを特徴とする。特に周辺回路を同一基板上に有するモノリシック型アクティブマトリクス回路等の電気光学装置に対する本発明の効果は著しい。
そして、実施例1と同様にバリヤ型の厚さ100〜250nmの陽極酸化物207を形成した。(図2(B))
そして、実施例1と同様にバリヤ型の厚さ100〜250nmの陽極酸化物307を形成した。(図3(B))
そして、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、チタンと活性層の珪素を反応させ、珪化チタン領域309、310を形成した。レーザーのエネルギー密度は200〜400mJ/cm2 、好ましくは250〜300mJ/cm2 が適当であった。また、レーザー照射時には基板を200〜500℃に加熱しておくと、チタン膜の剥離を抑制することはできた。この工程は、可視光線もしくは近赤外光の照射によるランプアニールによるものでもよい。
以上の工程によって、TFTが完成された。
102 下地酸化膜(酸化珪素)
103 活性層(結晶珪素)
104 絶縁膜(酸化珪素)
104’ ゲイト絶縁膜
105 ゲイト電極(アルミニウム)
106 マスク膜(フォトレジスト)
107 陽極酸化物(多孔質酸化アルミニウム)
108 陽極酸化物(バリヤ型酸化アルミニウム)
109 ゲイト絶縁膜の端部
110、113 低抵抗不純物領域
111、112 高抵抗不純物領域(HRD)
114 層間絶縁膜(酸化珪素)
115、116 金属配線・電極(アルミニウム)
117 低抵抗不純物領域と高抵抗不純物領域の境界
Claims (14)
- 島状の珪素膜と、ゲイト絶縁膜と、ゲイト電極とを有する薄膜トランジスタを有し、
前記島状の珪素膜は、チャネル形成領域と、前記チャネル形成領域を挟むように設けられた一対の高抵抗不純物領域と、前記一対の高抵抗不純物領域を介して前記チャネル形成領域を挟むように設けられた一対の金属珪化物領域とを有し、
前記ゲイト電極は、前記ゲイト絶縁膜を介して前記チャネル形成領域と重なるように設けられ、
前記一対の金属珪化物領域及び前記一対の高抵抗不純物領域にはN型またはP型の不純物が添加され、前記一対の高抵抗不純物領域は前記一対の金属珪化物領域よりも前記不純物の濃度が低いことを特徴とする半導体装置。 - 請求項1において、
前記一対の金属珪化物領域は、チタン、ニッケル、モリブデン、タングステン、白金またはパラジウムの珪化物でなることを特徴とする半導体装置。 - 請求項1または請求項2において、
前記一対の金属珪化物領域のシート抵抗は、10〜50Ω/□であることを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一項において、
前記一対の高抵抗不純物領域のシート抵抗は、10〜100kΩ/□であることを特徴とする半導体装置。 - 島状の珪素膜と、第1のゲイト絶縁膜と、第1のゲイト電極とを有するNチャネル型の薄膜トランジスタと、前記島状の珪素膜と、第2のゲイト絶縁膜と、第2のゲイト電極とを有するPチャネル型の薄膜トランジスタとを有し、
前記島状の珪素膜は、
第1のチャネル形成領域と、前記第1のチャネル形成領域を挟むように設けられた第1の一対の高抵抗不純物領域と、前記第1の一対の高抵抗不純物領域を介して前記第1のチャネル形成領域を挟むように設けられた第1の一対の金属珪化物領域とを有する第1の領域と、
第2のチャネル形成領域と、前記第2のチャネル形成領域を挟むように設けられた第2の一対の高抵抗不純物領域と、前記第2の一対の高抵抗不純物領域を介して前記第2のチャネル形成領域を挟むように設けられた第2の一対の金属珪化物領域とを有する第2の領域とを含み、
前記第1の一対の金属珪化物領域の一方と前記第2の一対の金属珪化物領域の一方とは前記島状の珪素膜の内部において接しており、
前記第1の一対の金属珪化物領域の一方と前記第2の一対の金属珪化物領域の一方とを接続する電極を有し、
前記第1のゲイト電極は、前記第1のゲイト絶縁膜を介して前記第1のチャネル形成領域と重なるように設けられ、
前記第2のゲイト電極は、前記第2のゲイト絶縁膜を介して前記第2のチャネル形成領域と重なるように設けられ、
前記第1の一対の金属珪化物領域にはN型の不純物が添加され、前記第1の一対の高抵抗不純物領域は前記第1の一対の金属珪化物領域よりも前記N型の不純物の濃度が低く、
前記第2の一対の金属珪化物領域にはP型の不純物が添加され、前記第2の一対の高抵抗不純物領域は前記第2の一対の金属珪化物領域よりも前記P型の不純物の濃度が低いことを特徴とする半導体装置。 - 請求項5において、
前記第1の一対の金属珪化物領域及び前記第2の一対の金属珪化物領域は、チタン、ニッケル、モリブデン、タングステン、白金またはパラジウムの珪化物でなることを特徴とする半導体装置。 - 請求項5または請求項6において、
前記第1の一対の金属珪化物領域及び前記第2の一対の金属珪化物領域のシート抵抗は、10〜50Ω/□であることを特徴とする半導体装置。 - 請求項5乃至請求項7のいずれか一項において、
前記第1の一対の高抵抗不純物領域及び前記第2の一対の高抵抗不純物領域のシート抵抗は、10〜100kΩ/□であることを特徴とする半導体装置。 - 絶縁表面上に、島状の珪素膜と、前記島状の珪素膜上において前記島状の珪素膜の端部より内側に端部が設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上において前記ゲイト絶縁膜の端部より内側に端部が設けられたゲイト電極とを形成し、
前記ゲイト電極をマスクとして、前記島状の珪素膜にN型またはP型の不純物を添加し、
前記島状の珪素膜上の前記ゲイト絶縁膜と重ならない領域に接するように、金属膜を形成し、
前記島状の珪素膜と前記金属膜を反応させることによって、前記島状の珪素膜に金属珪化物領域を形成し、
前記金属膜を除去したのち、前記金属珪化物領域と接するように電極を形成することを特徴とする半導体装置の作製方法。 - 絶縁表面上に、島状の珪素膜と、前記島状の珪素膜上において前記島状の珪素膜の端部より内側に端部が設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上において前記ゲイト絶縁膜の端部より内側に端部が設けられたゲイト電極とを形成し、
前記ゲイト電極をマスクとして、前記島状の珪素膜にN型またはP型の不純物を添加すると同時に、炭素、酸素、窒素を添加し、
前記島状の珪素膜上の前記ゲイト絶縁膜と重ならない領域に接するように、金属膜を形成し、
前記島状の珪素膜と前記金属膜を反応させることによって、前記島状の珪素膜に金属珪化物領域を形成し、
前記金属膜を除去したのち、前記金属珪化物領域と接するように電極を形成することを特徴とする半導体装置の作製方法。 - 請求項9または請求項10において、
前記金属膜は、チタン、ニッケル、モリブデン、タングステン、白金またはパラジウムであることを特徴とする半導体装置の作製方法。 - 請求項9乃至請求項11のいずれか一項において、
前記金属膜の厚さは、5〜50nmであることを特徴とする半導体装置の作製方法。 - 請求項9乃至請求項12のいずれか一項において、
レーザーを照射することによって、前記島状の珪素膜と前記金属膜を反応させることを特徴とする半導体装置の作製方法。 - 請求項9乃至請求項12のいずれか一項において、
可視光線または近赤外光を照射することによって、前記島状の珪素膜と前記金属膜を反応させることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369919A JP4417327B2 (ja) | 1993-09-20 | 2005-12-22 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25656393 | 1993-09-20 | ||
JP2005369919A JP4417327B2 (ja) | 1993-09-20 | 2005-12-22 | 半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11336873A Division JP2000150907A (ja) | 1993-09-20 | 1999-11-26 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009248968A Division JP4657361B2 (ja) | 1993-09-20 | 2009-10-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006093745A true JP2006093745A (ja) | 2006-04-06 |
JP4417327B2 JP4417327B2 (ja) | 2010-02-17 |
Family
ID=36234350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369919A Expired - Fee Related JP4417327B2 (ja) | 1993-09-20 | 2005-12-22 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4417327B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100847846B1 (ko) | 2007-08-01 | 2008-07-23 | 실리콘 디스플레이 (주) | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 |
-
2005
- 2005-12-22 JP JP2005369919A patent/JP4417327B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100847846B1 (ko) | 2007-08-01 | 2008-07-23 | 실리콘 디스플레이 (주) | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4417327B2 (ja) | 2010-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
JP2759415B2 (ja) | 半導体装置の作製方法 | |
JP3030368B2 (ja) | 半導体装置およびその作製方法 | |
US8198683B2 (en) | Semiconductor device including transistors with silicided impurity regions | |
KR100378046B1 (ko) | 반도체장치 제작방법 | |
JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
JP2805590B2 (ja) | 半導体装置の作製方法 | |
JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
JP2001189462A (ja) | 半導体装置の作製方法 | |
JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
JP4417327B2 (ja) | 半導体装置の作製方法 | |
JPH1065181A (ja) | 半導体装置およびその作製方法 | |
JP2003023014A (ja) | 半導体装置 | |
JP4073672B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3140304B2 (ja) | 半導体装置およびその作製方法 | |
JP2002033328A (ja) | 半導体装置 | |
JP3393834B2 (ja) | 半導体装置の作製方法 | |
JP3600886B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
JP3360057B2 (ja) | 半導体装置 | |
JP3600890B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
JP4230307B2 (ja) | 半導体装置及びその作製方法 | |
JP2002033329A (ja) | 半導体装置の作製方法 | |
JPH10261805A (ja) | 薄膜半導体装置の作製方法 | |
JPH09181329A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
A621 | Written request for application examination |
Effective date: 20060112 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20091124 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091125 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121204 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121204 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20131204 |
|
LAPS | Cancellation because of no payment of annual fees |