JP4321486B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4321486B2 JP4321486B2 JP2005117115A JP2005117115A JP4321486B2 JP 4321486 B2 JP4321486 B2 JP 4321486B2 JP 2005117115 A JP2005117115 A JP 2005117115A JP 2005117115 A JP2005117115 A JP 2005117115A JP 4321486 B2 JP4321486 B2 JP 4321486B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- resist
- high concentration
- film
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 638
- 238000004519 manufacturing process Methods 0.000 title claims description 94
- 239000010408 film Substances 0.000 claims description 589
- 239000012535 impurity Substances 0.000 claims description 296
- 238000000034 method Methods 0.000 claims description 101
- 230000015572 biosynthetic process Effects 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 79
- 238000005530 etching Methods 0.000 claims description 61
- 238000002513 implantation Methods 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 14
- 238000002834 transmittance Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 227
- 239000010410 layer Substances 0.000 description 91
- 150000002500 ions Chemical class 0.000 description 87
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 75
- 239000004973 liquid crystal related substance Substances 0.000 description 31
- 238000000206 photolithography Methods 0.000 description 28
- 230000001681 protective effect Effects 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- -1 phosphorus ions Chemical class 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
Description
本発明は、半導体装置、半導体装置の製造方法、並びに電気光学装置に関する。
液晶装置、有機エレクトロルミネッセンス（ＥＬ）装置、プラズマディスプレイ等の電気光学装置として、マトリクス状に配置された多数のドットを、ドット毎に駆動するために、各ドットに薄膜半導体装置であるＴＦＴ（Thin film transistor）を設けたアクティブマトリクス型の電気光学装置が広く利用されている。上記ＴＦＴは、非結晶シリコン又は多結晶シリコンをチャネル領域とするものが一般的である。特に低温プロセスのみで製造される多結晶シリコンＴＦＴは、電子又は正孔が大きな電界移動度を有するため、上記液晶装置、有機ＥＬ装置等の電気光学装置に広く採用されている。
ＴＦＴとしては、ＬＤＤ（Lightly Doped Drain）構造を有するＴＦＴ及びＧＯＬＤ(Gate-drainOverlapped LDD)構造を有するＴＦＴが広く知られている。ＬＤＤ構造を有するＴＦＴは、ゲート電極の直下領域の外側領域に対応する多結晶シリコン層に低濃度不純物領域を形成し、その外側領域にソース領域及びドレイン領域となる高濃度不純物領域を形成した構造をしており、オフ電流値を抑制する効果がある。一方、ＧＯＬＤ構造を有するＴＦＴは、上記ＬＤＤ構造の低濃度不純物領域をゲート電極の端部の直下領域までオーバーラップして形成した構造をしており、ホットキャリア現象を抑制する効果がある。
上記ＬＤＤ及びＧＯＬＤ構造を有するＴＦＴを形成する方法としては、回折格子パターンを有するフォトマスク等を使用して中央部より端部に膜厚の薄い領域を有するレジストパターンを形成し、導電膜をエッチングし、中央部より端部に膜厚の薄い領域を有するゲート電極を形成し、このゲート電極をマスクとして半導体層に不純物を注入することによりＬＤＤ構造を有するＴＦＴを形成する方法が開示されている（例えば、特許文献１）。
特開２００２−１５１５２３号公報
ところで、上記特許文献１に開示のＬＤＤ及びＧＯＬＤ構造を有するＴＦＴ形成方法では、上記レジストパターンをマスクとして、ゲート電極の両端部を残膜厚が初期膜厚の５〜３０％になるようにドライエッチングし、このゲート電極をマスクとして半導体層に低濃度不純物領域を形成している。
しかしながら、上記ＬＤＤ及びＧＯＬＤ構造を有するＴＦＴ形成方法では、ゲート電極の膜厚を所定の厚さに制御するために、ドライエッチングの選択比を考慮しなければならず、ゲート電極の加工が複雑となるという問題があった。さらに、ドライエッチングする際には、上述したようにゲート電極の膜厚を制御するために選択比を考慮してエッチングするが、この所望の選択比にするために、ゲート電極を構成する材料、エッチング液等の選択に制限が課せられるという問題があった。
しかしながら、上記ＬＤＤ及びＧＯＬＤ構造を有するＴＦＴ形成方法では、ゲート電極の膜厚を所定の厚さに制御するために、ドライエッチングの選択比を考慮しなければならず、ゲート電極の加工が複雑となるという問題があった。さらに、ドライエッチングする際には、上述したようにゲート電極の膜厚を制御するために選択比を考慮してエッチングするが、この所望の選択比にするために、ゲート電極を構成する材料、エッチング液等の選択に制限が課せられるという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ＬＤＤ又はＧＯＬＤ構造を有する半導体装置の製造工程を簡略化する方法を提供することにある。
本発明は、上記課題を解決するために、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上に前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応するレジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有することを特徴とする。
本願発明の製造方法により製造した半導体装置は、いわゆるＬＤＤ構造を有する半導体装置であり、オフ電流値が小さいという特性を有している。
従来、ＬＤＤ構造を有する半導体装置は、一般的にフォトリソグラフィー工程を３回行うことによって形成している。例えば、半導体層を所定形状にエッチングするためのマスクを形成する際に上記工程を行い、さらに、ゲート電極を所定形状にパターニングするためのマスクを形成する際に上記工程を２回行っている。
これに対して、本願発明では、レジストを半導体層上に直接的に形成した後、このレジストのソース及びドレイン側高濃度領域に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記レジストをマスクとして半導体層を所定形状にエッチングするとともに、再度上記レジストをマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、１回のフォトリソグラフィー工程により形成した所定形状のレジストを、半導体層のエッチングと、不純物の注入との両工程に併用することができる。そのため、ゲート電極を所定形状にパターニングする工程と合わせて２回のフォトリソグラフィー工程によりＬＤＤ構造を有する半導体装置を形成することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、レジスト剥離等の工程についても同時に削減することができる。
また、フォトレジストをマスクとして半導体層に直接的に不純物注入を行うため、半導体層上に形成されるゲート絶縁膜を介さずに不純物を注入することができる。従って、不純物照射によるゲート絶縁膜へのダメージを回避することができ、絶縁性を確保した信頼性の高いゲート絶縁膜を提供することができる。
また、本願発明では、上記レジストをマスクとしてソース及びドレイン側高濃度領域を形成し、上記ゲート電極をマスクとしてソース及びドレイン側低濃度領域を形成しているため、全ての不純物領域を自己整合的（セルフアライン）に形成することができる。
さらに、上記半導体層を所定形状にパターニングする前に、半導体層に形成するソース及びドレイン側高濃度領域の位置を設定することができる。従って、半導体層に不純物注入してソース及びドレイン側高濃度領域を形成する際に、マスクと半導体層との位置合わせを行う必要がなく、高精度に上記領域を半導体層に形成することができる。
従来、ＬＤＤ構造を有する半導体装置は、一般的にフォトリソグラフィー工程を３回行うことによって形成している。例えば、半導体層を所定形状にエッチングするためのマスクを形成する際に上記工程を行い、さらに、ゲート電極を所定形状にパターニングするためのマスクを形成する際に上記工程を２回行っている。
これに対して、本願発明では、レジストを半導体層上に直接的に形成した後、このレジストのソース及びドレイン側高濃度領域に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記レジストをマスクとして半導体層を所定形状にエッチングするとともに、再度上記レジストをマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、１回のフォトリソグラフィー工程により形成した所定形状のレジストを、半導体層のエッチングと、不純物の注入との両工程に併用することができる。そのため、ゲート電極を所定形状にパターニングする工程と合わせて２回のフォトリソグラフィー工程によりＬＤＤ構造を有する半導体装置を形成することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、レジスト剥離等の工程についても同時に削減することができる。
また、フォトレジストをマスクとして半導体層に直接的に不純物注入を行うため、半導体層上に形成されるゲート絶縁膜を介さずに不純物を注入することができる。従って、不純物照射によるゲート絶縁膜へのダメージを回避することができ、絶縁性を確保した信頼性の高いゲート絶縁膜を提供することができる。
また、本願発明では、上記レジストをマスクとしてソース及びドレイン側高濃度領域を形成し、上記ゲート電極をマスクとしてソース及びドレイン側低濃度領域を形成しているため、全ての不純物領域を自己整合的（セルフアライン）に形成することができる。
さらに、上記半導体層を所定形状にパターニングする前に、半導体層に形成するソース及びドレイン側高濃度領域の位置を設定することができる。従って、半導体層に不純物注入してソース及びドレイン側高濃度領域を形成する際に、マスクと半導体層との位置合わせを行う必要がなく、高精度に上記領域を半導体層に形成することができる。
また、半導体装置の製造方法の前記レジスト形成工程において、露光時に、局所的に透過率の異なるフォトマスクを用いることによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成することも好ましい。
このような構成によれば、フォトリソグラフィー工程において、マスク又はレチクルを透過する露光光の光強度を制御して、レジストを露光、現像処理することができる。即ち、ハーフトーン露光が可能となる。これにより、レジストの膜厚を所定の膜厚に制御して形成することができる。従って、上記レジストの膜厚を変化させることにより、半導体層に高濃度、低濃度、又は非不純物領域を選択制御して形成することができる。
このような構成によれば、フォトリソグラフィー工程において、マスク又はレチクルを透過する露光光の光強度を制御して、レジストを露光、現像処理することができる。即ち、ハーフトーン露光が可能となる。これにより、レジストの膜厚を所定の膜厚に制御して形成することができる。従って、上記レジストの膜厚を変化させることにより、半導体層に高濃度、低濃度、又は非不純物領域を選択制御して形成することができる。
また、半導体装置の製造方法の前記レジスト形成工程において、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応するレジストの膜厚を、５０ｎｍ〜２００ｎｍに形成することも好ましい。
このような構成によれば、イオン注入装置によって半導体層に照射された高濃度の不純物が、高濃度の状態を維持してレジストを通過することができる。従って、半導体層に高濃度不純物から構成されるソース及びドレイン領域を形成することができる。
このような構成によれば、イオン注入装置によって半導体層に照射された高濃度の不純物が、高濃度の状態を維持してレジストを通過することができる。従って、半導体層に高濃度不純物から構成されるソース及びドレイン領域を形成することができる。
また、半導体装置の製造方法の前記高濃度不純物領域形成工程において、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する部分の前記半導体膜を露出させ、前記半導体膜に前記高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程を有することも好ましい。
レジストを半導体層上に成膜する場合、半導体層上に均一にレジストを成膜することが困難である。これにより、レジスト表面が平坦ではないため半導体層に均一に不純物が注入されない場合がある。これに対して、本願発明によれば、高濃度の不純物を注入する半導体層の領域が露出しているため、露出した平坦な半導体層に直接的に不純物を注入することができる。これにより、半導体層に不純物を均一に注入することができる。
レジストを半導体層上に成膜する場合、半導体層上に均一にレジストを成膜することが困難である。これにより、レジスト表面が平坦ではないため半導体層に均一に不純物が注入されない場合がある。これに対して、本願発明によれば、高濃度の不純物を注入する半導体層の領域が露出しているため、露出した平坦な半導体層に直接的に不純物を注入することができる。これにより、半導体層に不純物を均一に注入することができる。
また、上記製造方法により製造された半導体装置であって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域が前記半導体膜の端部から同じ領域幅で形成され、前記半導体膜の前記ソース側高濃度領域及び前記ドレイン側高濃度領域の膜厚が前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域の膜厚よりも薄いことも好ましい。
このような構成によれば、ソース及びドレイン側高濃度領域が半導体層の端部から同じ領域幅で形成されているため、所定の電気的特性を有する半導体装置を得ることができる。
上記半導体層の端部から同じ領域幅でソース側及びドレイン側高濃度領域が形成される理由としては、本願発明では、半導体層上にレジストを成膜した後、このレジストにフォトリソグラフィー工程によるハーフトーン露光を施すことにより、不純物注入される半導体領域に対応するレジスト領域を予め形成している。即ち、レジストの薄く形成した領域が、半導体層におけるソース及びドレイン側高濃度領域となる。そして、このレジストをマスクとして上記半導体層を所定形状にエッチングし、その後、半導体層に不純物を注入する。従って、半導体層を所定形状にエッチングする前なので、半導体層の幅に関係なく、即ち位置合わせすることなく、自己整合的（セルフアライン）にソース及びドレイン側高濃度領域を形成することができる。また、レジストの加工時に、レジストの薄く形成する領域をレジストの端部から同じ領域幅で形成することにより、半導体層に形成されるソース及びドレイン側高濃度領域の半導体層の端部から同じ領域幅で制御することができる。
また、ソース側及びドレイン側高濃度領域の半導体層の膜厚が薄くなる理由としては、一般的に、半導体層中に高濃度の不純物が注入されていると、この高濃度不純物領域は、非不純物領域に比べエッチングレートが速いという特性を有する。また、半導体層上にゲート絶縁膜を成膜する際には、半導体層上に前もってフッ酸（強酸）処理を施すことが一般的である。従って、高濃度不純物が注入された半導体層は、他の非不純物領域に比べてフッ酸のエッチングレートが早いため、ソース側及びドレイン側高濃度領域の半導体層の膜厚は他の領域の膜厚と比べて薄くなっている。この半導体層の膜厚が薄く形成されるソース及びドレイン側高濃度領域は、半導体層の両端部から同じ領域幅で形成される。
このような構成によれば、ソース及びドレイン側高濃度領域が半導体層の端部から同じ領域幅で形成されているため、所定の電気的特性を有する半導体装置を得ることができる。
上記半導体層の端部から同じ領域幅でソース側及びドレイン側高濃度領域が形成される理由としては、本願発明では、半導体層上にレジストを成膜した後、このレジストにフォトリソグラフィー工程によるハーフトーン露光を施すことにより、不純物注入される半導体領域に対応するレジスト領域を予め形成している。即ち、レジストの薄く形成した領域が、半導体層におけるソース及びドレイン側高濃度領域となる。そして、このレジストをマスクとして上記半導体層を所定形状にエッチングし、その後、半導体層に不純物を注入する。従って、半導体層を所定形状にエッチングする前なので、半導体層の幅に関係なく、即ち位置合わせすることなく、自己整合的（セルフアライン）にソース及びドレイン側高濃度領域を形成することができる。また、レジストの加工時に、レジストの薄く形成する領域をレジストの端部から同じ領域幅で形成することにより、半導体層に形成されるソース及びドレイン側高濃度領域の半導体層の端部から同じ領域幅で制御することができる。
また、ソース側及びドレイン側高濃度領域の半導体層の膜厚が薄くなる理由としては、一般的に、半導体層中に高濃度の不純物が注入されていると、この高濃度不純物領域は、非不純物領域に比べエッチングレートが速いという特性を有する。また、半導体層上にゲート絶縁膜を成膜する際には、半導体層上に前もってフッ酸（強酸）処理を施すことが一般的である。従って、高濃度不純物が注入された半導体層は、他の非不純物領域に比べてフッ酸のエッチングレートが早いため、ソース側及びドレイン側高濃度領域の半導体層の膜厚は他の領域の膜厚と比べて薄くなっている。この半導体層の膜厚が薄く形成されるソース及びドレイン側高濃度領域は、半導体層の両端部から同じ領域幅で形成される。
また本発明の半導体装置の製造方法は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上に前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応するレジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有し、前記エッチング工程において、膜厚を厚く形成した前記レジストの下方の前記半導体膜に前記高濃度不純物が注入された不純物領域で、かつ、前記チャネル領域のチャネル長に平行に延在する不純物領域の前記半導体膜を除去することを特徴とする。
この方法によれば、少なくともチャネル領域のチャネル長に平行に延在する不純物領域をエッチング処理により除去する。これにより、上記不純物領域をパスとしたソース領域からドレイン領域への電荷のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、半導体装置の正確なスイッチングが可能となる。
また本発明は、上記半導体装置の製造方法により製造された半導体装置であって、前記ソース側高濃度領域と前記ドレイン側高濃度領域の幅は、前記ソース側低濃度領域と前記ドレイン側低濃度領域の幅以下であることを特徴とする。
この構成によれば、膜厚を厚く形成したレジストの直下の不純物領域を確実に除去することができる。これにより、上記不純物領域をパスとしたソース領域からドレイン領域への電荷のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、半導体装置の正確なスイッチングが可能となる。
また、本願発明は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上に前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に前記低濃度不純物より高濃度の不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする。
本願発明の製造方法により製造した半導体装置は、いわゆるＧＯＬＤ構造を有する半導体装置であり、ホットキャリア対策効果に優れているという特性を有している。
このような構成によれば、レジストを半導体層上に直接的に形成した後、このレジストのソース及びドレイン側低濃度領域もしくは低濃度領域及び高濃度領域に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記レジストをマスクとして半導体層を所定形状にエッチングするとともに、再度上記レジストをマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、１回のフォトリソグラフィー工程により形成した所定形状のレジストを、半導体層のエッチングと、不純物の注入との両工程に併用することができる。そのため、ゲート電極を所定形状にパターニングする工程と合わせて２回のフォトリソグラフィー工程によりＧＯＬＤ構造を有する半導体装置を形成することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、レジスト剥離等の工程についても同時に削減することができる。
このような構成によれば、レジストを半導体層上に直接的に形成した後、このレジストのソース及びドレイン側低濃度領域もしくは低濃度領域及び高濃度領域に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記レジストをマスクとして半導体層を所定形状にエッチングするとともに、再度上記レジストをマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、１回のフォトリソグラフィー工程により形成した所定形状のレジストを、半導体層のエッチングと、不純物の注入との両工程に併用することができる。そのため、ゲート電極を所定形状にパターニングする工程と合わせて２回のフォトリソグラフィー工程によりＧＯＬＤ構造を有する半導体装置を形成することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、レジスト剥離等の工程についても同時に削減することができる。
また、半導体装置の製造方法の前記レジスト形成工程において、露光時に、局所的に透過率の異なるフォトマスクを用いることによって、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成することも好ましい。
このような構成によれば、フォトリソグラフィー工程において、マスク又はレチクルを透過する露光光の光強度を制御して、レジストを露光、現像処理することができる。即ち、ハーフトーン露光が可能となる。これにより、レジストの膜厚を所定の膜厚に制御して形成することができる。従って、上記レジストの膜厚を変化させることにより、半導体層に高濃度、低濃度、又は非不純物領域を選択制御して形成することができる。
このような構成によれば、フォトリソグラフィー工程において、マスク又はレチクルを透過する露光光の光強度を制御して、レジストを露光、現像処理することができる。即ち、ハーフトーン露光が可能となる。これにより、レジストの膜厚を所定の膜厚に制御して形成することができる。従って、上記レジストの膜厚を変化させることにより、半導体層に高濃度、低濃度、又は非不純物領域を選択制御して形成することができる。
また、半導体装置の製造方法の前記レジスト形成工程において、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応するレジストの膜厚を、５０ｎｍ〜２００ｎｍに形成することも好ましい。
このような構成によれば、イオン注入装置によって半導体層に照射された低濃度の不純物が、低濃度の状態を維持してレジストを通過することができる。従って、半導体層に高濃度不純物から構成されるソース及びドレイン領域を形成することができる。
このような構成によれば、イオン注入装置によって半導体層に照射された低濃度の不純物が、低濃度の状態を維持してレジストを通過することができる。従って、半導体層に高濃度不純物から構成されるソース及びドレイン領域を形成することができる。
また、半導体装置の製造方法の前記低濃度不純物領域形成工程において、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記ソース側高濃度領域、前記ドレイン側高濃度領域前記、前記ドレイン側低濃度領域及び前記ソース側低濃度領域に対応する部分の前記半導体膜を露出させ、前記半導体膜に前記低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程を有することも好ましい。
レジストを半導体層上に成膜する場合、半導体層上に均一にレジストを成膜することが困難である。これにより、レジスト表面が平坦ではないため半導体層に均一に不純物が注入されない場合がある。これに対して、本願発明によれば、低濃度の不純物を注入する半導体層の領域が露出しているため、露出した平坦な半導体層に直接的に不純物を注入することができる。これにより、半導体層に不純物を均一に注入することができる。
レジストを半導体層上に成膜する場合、半導体層上に均一にレジストを成膜することが困難である。これにより、レジスト表面が平坦ではないため半導体層に均一に不純物が注入されない場合がある。これに対して、本願発明によれば、低濃度の不純物を注入する半導体層の領域が露出しているため、露出した平坦な半導体層に直接的に不純物を注入することができる。これにより、半導体層に不純物を均一に注入することができる。
また本発明の半導体装置の製造方法は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上に前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、前記レジストの薄い部分を通して前記半導体膜に低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に前記低濃度不純物より高濃度の不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有し、前記エッチング工程において、膜厚を厚く形成した前記レジストの下方の前記半導体膜に前記低濃度不純物が注入された不純物領域で、かつ、前記チャネル領域のチャネル長に平行に延在する不純物領域の前記半導体膜を除去することを特徴とする。
この方法によれば、少なくともチャネル領域のチャネル長に平行に延在する不純物領域をエッチング処理により除去する。これにより、上記不純物領域をパスとしたソース領域からドレイン領域への電荷のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、半導体装置の正確なスイッチングが可能となる。
また本発明は、上記半導体装置の製造方法により製造された半導体装置であって、前記ソース側高濃度領域と前記ドレイン側高濃度領域の幅は、前記ソース側低濃度領域と前記ドレイン側低濃度領域の幅以下であることを特徴とする。
この構成によれば、膜厚を厚く形成したレジストの直下の不純物領域を確実に除去することができる。これにより、上記不純物領域をパスとしたソース領域からドレイン領域への電荷のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、半導体装置の正確なスイッチングが可能となる。
また、本願発明は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に前記半導体膜を形成する工程と、前記半導体膜上に、中央が平坦部であり、両端がテーパー部となるように前記レジストを形成する工程と、前記レジストのテーパー部を通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に濃度勾配領域及び前記チャネル領域を形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、を有することを特徴とする。
このような構成によれば、レジストをテーパー状に形成しているため、半導体層の端部からチャネル領域への膜厚の増加に伴って、注入する不純物は膜厚に反比例して濃度勾配を持つ。即ち、半導体層の端部からチャネル領域に向かって徐々に不純物の濃度が低下する。従って、上記テーパー状のレジストを用いることにより一回の不純物注入により所定の濃度勾配を有する不純物領域、例えば、ソース及びドレイン高濃度不純物領域、ソース及びドレイン低濃度不純物領域を半導体層に形成することができる。
このような構成によれば、レジストをテーパー状に形成しているため、半導体層の端部からチャネル領域への膜厚の増加に伴って、注入する不純物は膜厚に反比例して濃度勾配を持つ。即ち、半導体層の端部からチャネル領域に向かって徐々に不純物の濃度が低下する。従って、上記テーパー状のレジストを用いることにより一回の不純物注入により所定の濃度勾配を有する不純物領域、例えば、ソース及びドレイン高濃度不純物領域、ソース及びドレイン低濃度不純物領域を半導体層に形成することができる。
また、上記半導体装置の製造方法において、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する半導体装置と、前記チャネル領域及び前記濃度勾配領域の少なくとも一部に対応する位置にゲート電極を形成する半導体装置と、を同一基板上に形成することも好ましい。
このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、不純物注入の際のマスクとしてテーパー状のマスクを用いることによって、１回の不純物注入により同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の不純物領域を全てセルフアラインで形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、不純物注入の際のマスクとしてテーパー状のマスクを用いることによって、１回の不純物注入により同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の不純物領域を全てセルフアラインで形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、上記半導体装置の製造方法において、中央が平坦部であり、両端がテーパー部である前記レジストを用いて形成する半導体装置と、不純物を注入する領域の膜厚が薄く形成された前記レジストを用いて形成する半導体装置と、を同一基板上に形成することも好ましい。
このようにＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース側及びドレイン側高濃度領域に対応するレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
このようにＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース側及びドレイン側高濃度領域に対応するレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本願発明は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に前記半導体膜を形成する工程と、前記半導体膜上に、後でチャネル領域となる中央が平坦部であり、後で高濃度注入領域となる端部の膜厚が前記平坦部よりも薄く、後で濃度勾配領域となる、前記平坦部と膜厚が薄い前記端部との間が、テーパー形状となるように前記レジストを形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に前記チャネル領域、前記高濃度注入領域及び前記濃度勾配領域を形成する工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、を有することを特徴とする。
このような構成によれば、レジストをテーパー状に形成しているため、高濃度領域からチャネル領域への膜厚の増加に伴って、注入する不純物は膜厚に反比例して濃度勾配を持つ。即ち、高濃度領域からチャネル領域に向かって徐々に不純物の濃度が低下する。従って、上記テーパー状のレジストを用いることにより１回の不純物注入により所定の濃度勾配を有する不純物領域、例えば、ソース及びドレイン高濃度不純物領域、ソース及びドレイン低濃度不純物領域を半導体層に形成することができる。
このような構成によれば、レジストをテーパー状に形成しているため、高濃度領域からチャネル領域への膜厚の増加に伴って、注入する不純物は膜厚に反比例して濃度勾配を持つ。即ち、高濃度領域からチャネル領域に向かって徐々に不純物の濃度が低下する。従って、上記テーパー状のレジストを用いることにより１回の不純物注入により所定の濃度勾配を有する不純物領域、例えば、ソース及びドレイン高濃度不純物領域、ソース及びドレイン低濃度不純物領域を半導体層に形成することができる。
また、上記半導体装置の製造方法において、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する半導体装置と、前記チャネル領域及び前記濃度勾配領域の一部に対応する位置にゲート電極を形成する半導体装置と、を同一基板上に形成することも好ましい。
このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、不純物注入の際のマスクとしてテーパー状のマスクを用いることによって、１回の不純物注入により同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の不純物領域を全てセルフアラインで形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、不純物注入の際のマスクとしてテーパー状のマスクを用いることによって、１回の不純物注入により同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の不純物領域を全てセルフアラインで形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、上記半導体装置の製造方法において、前記チャネル領域に相当する部分である中央が平坦部であり、前記高濃度注入領域である端部においては膜厚が薄くなるように前記レジストを形成する工程と、前記平坦部と膜厚が薄い前記端部との間の前記濃度勾配領域はテーパー形状となるように形成された前記レジストを用いて形成する半導体装置と、不純物を注入する領域の膜厚が薄く形成された前記レジストを用いて形成する半導体装置と、を同一基板上に形成することも好ましい。
このようにＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース側及びドレイン側高濃度領域に対応するレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
このようにＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース側及びドレイン側高濃度領域に対応するレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本願発明は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、第１半導体装置形成領域において、前記半導体膜上に前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記チャネル領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚より薄くなるように前記レジストを形成する工程と、第２半導体装置形成領域において、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く、かつ、前記第１半導体装置形成領域における前記ソース側高濃度領域、前記ドレイン側高濃度領域に対応する前記レジストの膜厚よりも厚くなるように前記レジストを形成する工程と、前記第１及び第２半導体装置形成領域各々の前記半導体膜を前記レジストをマスクとしてエッチングするとともに、前記半導体膜に高濃度不純物を注入し、前記第１半導体装置形成領域には前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成し、前記第２半導体装置形成領域には前記ソース側低濃度領域、ドレイン側低濃度領域及び前記チャネル領域を形成する工程と、前記第１及び第２半導体装置形成領域各々に形成された前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記第１半導体装置形成領域において、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記第２半導体装置形成領域において、前記ゲート絶縁膜上に前記チャネル領域、ソース側低濃度領域及びドレイン側低濃度領域に対応する位置に前記ゲート電極を形成する工程と、
前記第１及び第２半導体装置形成領域各々の前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記第１半導体装置形成領域にソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、前記第１半導体装置形成領域の全面をレジストで被覆するとともに、前記第２半導体装置形成領域の前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする。
前記第１及び第２半導体装置形成領域各々の前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記第１半導体装置形成領域にソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、前記第１半導体装置形成領域の全面をレジストで被覆するとともに、前記第２半導体装置形成領域の前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする。
本願発明は、レジストをハーフトーン露光することにより、高濃度不純物が通過する領域、低濃度不純物が通過する領域及び不純物を遮断する領域をレジストに形成している。即ち、ハーフトーン露光することにより、レジストに３階調のパターンを形成している。このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において上記マスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板上にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
本願発明は、上記半導体装置の製造方法により製造された半導体装置である。
本願発明によれば、ソース側高濃度領域及びドレイン側高濃度領域が半導体層の端部から同じ領域幅で形成されているため、所定の電気的特性を有する半導体装置を得ることができる。
また、本願発明は、上記半導体装置を備える電気光学装置である。
本願発明によれば、製造工程を削減して電気光学装置を製造し提供することができる。
なお、本願発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。
本願発明によれば、ソース側高濃度領域及びドレイン側高濃度領域が半導体層の端部から同じ領域幅で形成されているため、所定の電気的特性を有する半導体装置を得ることができる。
また、本願発明は、上記半導体装置を備える電気光学装置である。
本願発明によれば、製造工程を削減して電気光学装置を製造し提供することができる。
なお、本願発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。
［第１の実施の形態］
（電気光学装置の構造）
図１〜図３に基づいて、本発明に係る実施形態の電気光学装置の構造について説明する。本実施形態では、スイッチング素子としてＴＦＴ（薄膜半導体装置）を用いたアクティブマトリクス型の透過型液晶装置を例として説明する。
図１は本実施形態の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線等の等価回路図、図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の１ドットを拡大して示す平面図、図３は本実施形態の液晶装置の構造を示す断面図であって、図２のＡ−Ａ’線断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
（電気光学装置の構造）
図１〜図３に基づいて、本発明に係る実施形態の電気光学装置の構造について説明する。本実施形態では、スイッチング素子としてＴＦＴ（薄膜半導体装置）を用いたアクティブマトリクス型の透過型液晶装置を例として説明する。
図１は本実施形態の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線等の等価回路図、図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の１ドットを拡大して示す平面図、図３は本実施形態の液晶装置の構造を示す断面図であって、図２のＡ−Ａ’線断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
本実施形態の液晶装置において、図１に示すように、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極９と当該画素電極９を制御するためのスイッチング素子であるＴＦＴ（薄膜半導体装置）９０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ９０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線６ａに対してグループ毎に供給される。
また、走査線３ａがＴＦＴ９０のゲートに電気的に接続されており、複数の走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極９はＴＦＴ９０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ９０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量９８が付加されている。
図３に示すように、本実施形態の液晶装置は、液晶層１０２を挟持して対向配置され、ＴＦＴ９０や画素電極９が形成されたＴＦＴアレイ基板１００と、共通電極１０８が形成された対向基板１０４とを具備して概略構成されている。
以下、図２に基づいて、ＴＦＴアレイ基板１００の平面構造について説明する。
ＴＦＴアレイ基板１００には、矩形状の画素電極９が複数、マトリクス状に設けられており、図２に示すように、各画素電極９の縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。本実施形態において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａ等が形成された領域が１ドットとなっている。
ＴＦＴアレイ基板１００には、矩形状の画素電極９が複数、マトリクス状に設けられており、図２に示すように、各画素電極９の縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。本実施形態において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａ等が形成された領域が１ドットとなっている。
データ線６ａは、ＴＦＴ９０を構成する多結晶半導体膜１４ａのうちソース領域１８に、コンタクトホール９２を介して電気的に接続されており、画素電極９は、多結晶半導体膜１４ａのうちドレイン領域１９に、コンタクトホール９６、ソース線６ｂ、コンタクトホール９４を介して電気的に接続されている。また、走査線３ａの一部が、多結晶半導体膜１４ａのうちチャネル領域２０に対向するように拡幅されており、走査線３ａの拡幅された部分が、ゲート電極として機能する。以下、走査線３ａにおいて、ゲート電極として機能する部分を単に「ゲート電極」と称し、符号２４ａで示す。また、ＴＦＴ９０を構成する多結晶半導体膜１４ａは、容量線３ｂと対向する部分にまで延設されており、この延設部分１ｆを下電極、容量線３ｂを上電極とする蓄積容量（蓄積容量素子）９８が形成されている。
次に、図３に基づいて、本実施形態の液晶装置の断面構造について説明する。
ＴＦＴアレイ基板１００は、ガラス等の透光性材料からなる基板本体（透光性基板）１０とその液晶層１０２側表面に形成された画素電極９、ＴＦＴ９０、配向膜１１を主体として構成されており、対向基板１０４はガラス等の透光性材料からなる基板本体１０４Ａとその液晶層１０２側表面に形成された共通電極１０８と配向膜１１０とを主体として構成されている。
ＴＦＴアレイ基板１００は、ガラス等の透光性材料からなる基板本体（透光性基板）１０とその液晶層１０２側表面に形成された画素電極９、ＴＦＴ９０、配向膜１１を主体として構成されており、対向基板１０４はガラス等の透光性材料からなる基板本体１０４Ａとその液晶層１０２側表面に形成された共通電極１０８と配向膜１１０とを主体として構成されている。
詳細には、ＴＦＴアレイ基板１００において、基板本体１０の直上に、シリコン酸化膜等からなる下地保護膜（緩衝膜）１２が形成されている。また、基板本体１０の液晶層１０２側表面にはインジウム錫酸化物（ＩＴＯ）等の透明導電性材料からなる画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用ＴＦＴ９０が設けられている。
下地保護膜１２上には、多結晶シリコンからなる多結晶半導体膜１４ａが所定のパターンで形成されており、この多結晶半導体膜１４ａ上に、シリコン酸化膜等からなるゲート絶縁膜２２が形成され、このゲート絶縁膜２２上に、走査線３ａ（ゲート電極２４ａ）が形成されている。本実施形態では、ゲート電極２４ａの側面はゲート絶縁膜２２の表面に対してテーパー状となっている。また、多結晶半導体膜１４ａのうち、ゲート絶縁膜２２を介してゲート電極２４ａと対向する領域が、ゲート電極２４ａからの電界によりチャネルが形成されるチャネル領域２０となっている。また、多結晶半導体膜１４ａにおいて、チャネル領域２０の一方側（図示左側）には、ソース領域１８が形成され、他方側（図示右側）にはドレイン領域１９が形成されている。そして、ゲート電極２４ａ、ゲート絶縁膜２２、後述するデータ線６ａ、ソース線６ｂ、多結晶半導体膜１４ａのソース領域１８、チャネル領域２０、ドレイン領域１９等により、画素スイッチング用ＴＦＴ９０が構成されている。
本実施形態において、画素スイッチング用ＴＦＴ９０は、ＬＤＤ構造を有するものとなっており、ソース領域１８及びドレイン領域１９には、各々、不純物濃度が相対的に高い高濃度領域（高濃度ソース領域、高濃度ドレイン領域）と、相対的に低い低濃度領域（ＬＤＤ領域（低濃度ソース領域、低濃度ドレイン領域））が形成されている。以下、高濃度ソース側高濃度領域、ソース側低濃度領域を、符号１８、２６で表し、ドレイン側高濃度領域、ドレイン側低濃度領域を、各々、符号１９、２７で表す。
また、走査線３ａ（ゲート電極２４ａ）が形成された基板本体１０上には、シリコン酸化膜等からなる第１層間絶縁膜４が形成されており、この第１層間絶縁膜４上に、データ線６ａ及びソース線６ｂが形成されている。データ線６ａは、第１層間絶縁膜４に形成されたコンタクトホール９２を介して、多結晶半導体膜１４ａのソース側高濃度領域１８に電気的に接続されており、ソース線６ｂは、第１層間絶縁膜４に形成されたコンタクトホール９４を介して、多結晶半導体膜１４ａのドレイン側高濃度領域１９に電気的に接続されている。
また、データ線６ａ、ソース線６ｂが形成された第１層間絶縁膜４上には、シリコン窒化膜等からなる第２層間絶縁膜５が形成されており、第２層間絶縁膜５上に、画素電極９が形成されている。画素電極９は、第２層間絶縁膜５に形成されたコンタクトホール９６を介して、ソース線６ｂに電気的に接続されている。
また、多結晶半導体膜１４ａのドレイン側高濃度領域１９からの延設部分１ｆ（下電極）に対して、ゲート絶縁膜２２と一体形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層に形成された容量線３ｂが上電極として対向配置されており、これら延設部分１ｆと容量線３ｂにより蓄積容量９８が形成されている。
また、ＴＦＴアレイ基板１００の液晶層１０２側最表面には、液晶層１０２内の液晶分子の配列を制御するための配向膜１１が形成されている。
また、多結晶半導体膜１４ａのドレイン側高濃度領域１９からの延設部分１ｆ（下電極）に対して、ゲート絶縁膜２２と一体形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層に形成された容量線３ｂが上電極として対向配置されており、これら延設部分１ｆと容量線３ｂにより蓄積容量９８が形成されている。
また、ＴＦＴアレイ基板１００の液晶層１０２側最表面には、液晶層１０２内の液晶分子の配列を制御するための配向膜１１が形成されている。
他方、対向基板１０４においては、基板本体１０４Ａの液晶層１０２側表面に、液晶装置に入射した光が、少なくとも、多結晶半導体膜１４ａのチャネル領域２０及び低濃度領域２６、２７に入射することを防止するための遮光膜１０６が形成されている。また、遮光膜１０６が形成された基板本体１０４Ａ上には、そのほぼ全面に渡って、ＩＴＯ等からなる共通電極１０８が形成され、その液晶層１０２側には、液晶層１０２内の液晶分子の配列を制御するための配向膜２２が形成されている。
（薄膜半導体装置の製造方法）
図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）は、本実施形態におけるＬＤＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。
まず、図４（ａ）に示すように、基板１０として、超音波洗浄等により清浄化したガラス基板等の透光性基板を用意する。その後、基板の表面温度が１５０〜４５０℃となる条件下で、基板１０の全面にシリコン酸化膜等からなる下地保護膜（緩衝膜）１２をプラズマＣＶＤ法等により１００〜５００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）は、本実施形態におけるＬＤＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。
まず、図４（ａ）に示すように、基板１０として、超音波洗浄等により清浄化したガラス基板等の透光性基板を用意する。その後、基板の表面温度が１５０〜４５０℃となる条件下で、基板１０の全面にシリコン酸化膜等からなる下地保護膜（緩衝膜）１２をプラズマＣＶＤ法等により１００〜５００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
次に、図４（ａ）に示すように、下地保護膜１２の全面に、非晶質シリコンからなる非晶質半導体膜１４をプラズマＣＶＤ法等により３０〜１００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。次に、非晶質半導体膜１４に対して、レーザーアニールを施すなどして、非晶質半導体膜１４を多結晶化し、多結晶シリコンからなる多結晶半導体膜１４ａを形成する。
次に、図４（ｂ）に示すように、上記非晶質半導体膜１４上にフォトレジスト１６を成膜し、フォトリソグラフィー法により所定形状にパターニングする。ここで、フォトリソグラフィー法においては、フォトレジスト１６に転写露光する所定パターンマスク又はレチクルとしてハーフトーンマスクを使用している。このハーフトーンマスクは、露光装置から照射される露光光を遮断する部分と、露光光を完全に透過させる部分と、露光光を部分的に透過させる部分とを有している。部分的に露光光を透過させるマスク又はレチクル領域には、スリット等からなる回折格子パターンが設けられ、露光光の透過する光強度を制御することができるようになっている。
このようにして、露光時に上記ハーフトーンマスクを使用して、フォトレジスト１６の形状を、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９に対応するフォトレジスト１６領域の膜厚が、チャネル領域２０ａに対応するフォトレジスト１６の膜厚よりも薄くなるように形成する。つまり、多結晶半導体膜１４ａに高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト１６を高濃度の状態で通過し、上記ソース側高濃度領域１８及びドレイン側高濃度領域１９に注入されるようなフォトレジスト１６の膜厚であることを意味する。このようなフォトレジスト１６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。
一方、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９以外のチャネル領域２０ａに対応するフォトレジスト１６の膜厚としては、多結晶半導体膜１４ａに高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンをフォトレジスト１６領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記チャネル領域２０ａは、後述においてソース側低濃度領域２６、ドレイン側低濃度領域２７及びチャネル領域２０に対応する領域である。
一方、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９以外のチャネル領域２０ａに対応するフォトレジスト１６の膜厚としては、多結晶半導体膜１４ａに高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンをフォトレジスト１６領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記チャネル領域２０ａは、後述においてソース側低濃度領域２６、ドレイン側低濃度領域２７及びチャネル領域２０に対応する領域である。
次に、図４（ｃ）に示すように、上記所定形状にパターニングされたフォトレジスト１６をマスクとして、フォトレジスト１６の下層に形成されている多結晶半導体膜１４ａを所定形状にエッチングする。エッチング方法としては、ドライエッチング又はウエットエッチング等の各種方法が適用可能である。
続けて、図４（ｃ）に示すように、上記フォトレジスト１６をマスクとして、多結晶半導体膜１４ａに対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。これによって、上記フォトレジスト１６の膜厚が薄い領域については、上記高濃度の不純物イオンが高濃度の状態でフォトレジスト１６を通過し、多結晶半導体膜１４ａに注入される。このようにしてフォトレジスト１６をマスクとして、自己整合的（セルフアライメント）に多結晶半導体膜１４ａにソース側高濃度領域１８及びドレイン側高濃度領域１９を形成することができる。一方、上記フォトレジスト１６の膜厚が厚い領域については、上記高濃度の不純物イオンがフォトレジスト１６の領域内において遮断されるため、不純物イオンは多結晶半導体膜１４ａの領域には到達しない。このように所定濃度の不純物イオンが注入されなかった領域は、不純物が添加されない多結晶半導体膜１４ａから構成されるチャネル領域２０ａとなる。
また、多結晶半導体膜１４ａのエッチングを不純物イオン注入の後に実施する方法も好ましい。
続けて、図４（ｃ）に示すように、上記フォトレジスト１６をマスクとして、多結晶半導体膜１４ａに対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。これによって、上記フォトレジスト１６の膜厚が薄い領域については、上記高濃度の不純物イオンが高濃度の状態でフォトレジスト１６を通過し、多結晶半導体膜１４ａに注入される。このようにしてフォトレジスト１６をマスクとして、自己整合的（セルフアライメント）に多結晶半導体膜１４ａにソース側高濃度領域１８及びドレイン側高濃度領域１９を形成することができる。一方、上記フォトレジスト１６の膜厚が厚い領域については、上記高濃度の不純物イオンがフォトレジスト１６の領域内において遮断されるため、不純物イオンは多結晶半導体膜１４ａの領域には到達しない。このように所定濃度の不純物イオンが注入されなかった領域は、不純物が添加されない多結晶半導体膜１４ａから構成されるチャネル領域２０ａとなる。
また、多結晶半導体膜１４ａのエッチングを不純物イオン注入の後に実施する方法も好ましい。
本実施形態で特徴的な点は、上述したように、多結晶半導体膜１４ａに成膜したフォトレジスト１６を直接上記所定形状にパターニングし、これをマスクとして高濃度の不純物イオンを多結晶半導体膜１４ａに注入している点である。即ち、従来のようにゲート絶縁膜を介して高濃度の不純物イオンを注入するのではなく、ゲート絶縁膜を成膜する前に、多結晶半導体膜１４ａに高濃度の不純物イオンを注入している点である。従って、半導体装置の形成後において、本実施形態のゲート絶縁膜２２に含有する不純物濃度と、従来法におけるゲート絶縁膜に含有する不純物濃度とを比較した場合、従来法におけるゲート絶縁膜に含有する不純物濃度の方が高濃度の不純物を含有している。これにより、ゲート絶縁膜に含有する不純物濃度が例えば１×１０１４／ｃｍ２以上の濃度であれば、ゲート絶縁膜を介して高濃度の不純物イオンを注入したことになる。
次に、図５（ａ）に示すように、多結晶半導体膜１４ａ上に成膜されたフォトレジスト１６を剥離し、剥離した多結晶半導体膜１４ａ上を含む基板１０全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上に後述するゲート電極となる導電膜２４を全面に形成する。
次に、図５（ｂ）に示すように、上記導電膜２４上の全面にフォトレジスト３０を成膜し、フォトリソグラフィー法により上記フォトレジスト３０を露光、現像処理し所定形状にパターニングする。ここで、上記フォトレジスト３０は、下層に形成される図５（ｂ）のチャネル領域２０ａの領域幅よりも小さく、かつ、チャネル領域２０ａの両端部に後述するソース及びドレイン側低濃度領域２６、２７が形成されるように位置合わせして形成されている。
次に、図５（ｃ）に示すように、上記所定形状にパターニングしたフォトレジスト３０をマスクとして導電膜２４をエッチングし、ゲート電極２４ａを形成する。
続けて、ゲート電極２４ａをマスクとして例えば、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入する。このようにして、多結晶半導体膜１４ａ領域のチャネル領域２０の両端部に、ソース側低濃度領域２６及びドレイン側低濃度領域２７を形成する。このようにして、いわゆるＬＤＤ構造を有する半導体装置を形成する。
続けて、ゲート電極２４ａをマスクとして例えば、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入する。このようにして、多結晶半導体膜１４ａ領域のチャネル領域２０の両端部に、ソース側低濃度領域２６及びドレイン側低濃度領域２７を形成する。このようにして、いわゆるＬＤＤ構造を有する半導体装置を形成する。
上述した方法により製造されたＬＤＤ構造を有する半導体装置は、ソース側高濃度領域１８及びドレイン側高濃度領域１９の領域幅が、多結晶半導体膜１４ａの端部から同じ幅で形成されている。また、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９の膜厚は、ソース側低濃度領域２６、ドレイン側低濃度領域２７及びチャネル領域２０の膜厚よりも薄く形成されている。
以上説明したように、本実施形態では、フォトレジスト１６を半導体層上に直接的に形成した後、このフォトレジスト１６のソース側高濃度領域１８及びドレイン側高濃度領域１９に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記フォトレジスト１６をマスクとして多結晶半導体膜１４ａを所定形状にエッチングするとともに、再度上記フォトレジスト１６をマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、一回のフォトリソグラフィー工程により形成した所定形状のフォトレジスト１６を、多結晶半導体膜１４ａのエッチングと、不純物の注入との両工程にマスクとして併用することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、フォトレジスト１６剥離等の工程についても同時に削減することができる。
また、フォトレジスト１６をマスクとして多結晶半導体膜１４ａに直接的に不純物注入を行うため、多結晶半導体膜１４ａ上に形成されるゲート絶縁膜２２を介さずに不純物を注入することができる。従って、不純物照射によるゲート絶縁膜２２へのダメージを回避することができ、絶縁性を確保した信頼性の高いゲート絶縁膜２２を提供することができる。
また、上記フォトレジスト１６をマスクとしてソース側高濃度領域１８及びドレイン側高濃度領域１９を形成し、上記ゲート電極２４ａをマスクとしてソース側低濃度領域２６及びドレイン側低濃度領域２７を形成しているため、全ての不純物領域を自己整合性（セルフアライン）で形成することができる。
さらに、上記多結晶半導体膜１４ａを所定形状にパターニングする前に、多結晶半導体膜１４ａに形成するソース側高濃度領域１８及びドレイン側高濃度領域１９を設定することができる。従って、多結晶半導体膜１４ａに不純物注入してソース側高濃度領域１８及びドレイン側高濃度領域１９を形成する際に、マスクと多結晶半導体膜１４ａとの位置合わせを行う必要がなく、高精度に上記ソース側高濃度領域１８及びドレイン側高濃度領域１９を多結晶半導体膜１４ａに形成することができる。
また、フォトレジスト１６をマスクとして多結晶半導体膜１４ａに直接的に不純物注入を行うため、多結晶半導体膜１４ａ上に形成されるゲート絶縁膜２２を介さずに不純物を注入することができる。従って、不純物照射によるゲート絶縁膜２２へのダメージを回避することができ、絶縁性を確保した信頼性の高いゲート絶縁膜２２を提供することができる。
また、上記フォトレジスト１６をマスクとしてソース側高濃度領域１８及びドレイン側高濃度領域１９を形成し、上記ゲート電極２４ａをマスクとしてソース側低濃度領域２６及びドレイン側低濃度領域２７を形成しているため、全ての不純物領域を自己整合性（セルフアライン）で形成することができる。
さらに、上記多結晶半導体膜１４ａを所定形状にパターニングする前に、多結晶半導体膜１４ａに形成するソース側高濃度領域１８及びドレイン側高濃度領域１９を設定することができる。従って、多結晶半導体膜１４ａに不純物注入してソース側高濃度領域１８及びドレイン側高濃度領域１９を形成する際に、マスクと多結晶半導体膜１４ａとの位置合わせを行う必要がなく、高精度に上記ソース側高濃度領域１８及びドレイン側高濃度領域１９を多結晶半導体膜１４ａに形成することができる。
［第２の実施形態］
次に、本実施形態におけるＧＯＬＤ構造を有する半導体装置の形成方法について図６（ａ）〜（ｃ）を参照して説明する。
図６（ａ）〜（ｃ）は、本実施形態におけるＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。なお、上記第１実施形態と同様の工程については本実施形態において説明を省略化又は簡略化し、共通の構成要素には同一の符号を付す。
次に、本実施形態におけるＧＯＬＤ構造を有する半導体装置の形成方法について図６（ａ）〜（ｃ）を参照して説明する。
図６（ａ）〜（ｃ）は、本実施形態におけるＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。なお、上記第１実施形態と同様の工程については本実施形態において説明を省略化又は簡略化し、共通の構成要素には同一の符号を付す。
まず、図６（ａ）に示すように、基板１０上の全面に下地保護膜１２を形成し、下地保護膜１２上に多結晶半導体膜１４ａを成膜する。次に、多結晶半導体膜１４ａ上にフォトレジスト１６を成膜し、所定形状にパターニングする。フォトレジスト１６のパターン形状としては、上述したように、ハーフトーンマスクを用い、多結晶半導体膜１４ａの図中６（ａ）のソース領域１８ａ及びドレイン領域１９ａに対応するフォトレジスト１６領域の膜厚を薄く形成する。つまり、多結晶半導体膜１４ａに低濃度の不純物イオン注入を行った場合に、照射された低濃度の不純物イオンがフォトレジスト１６を低濃度の状態で通過し、上記所定領域に注入されるような膜厚にフォトレジスト１６を形成する。このようなフォトレジスト１６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。
一方、多結晶半導体膜１４ａのソース領域１８ａ及びドレイン領域１９ａ以外のチャネル領域２０に対応するフォトレジスト１６の膜厚としては、多結晶半導体膜１４ａに低濃度の不純物イオン注入を行った場合に、照射された低濃度の不純物イオンをフォトレジスト１６領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記ソース領域１８ａは、後述においてソース側高濃度領域１８及びソース側低濃度領域２６に対応する領域である。また、ドレイン領域１９ａは、後述においてドレイン側高濃度領域１９及びソース側低濃度領域２７に対応する領域である。
一方、多結晶半導体膜１４ａのソース領域１８ａ及びドレイン領域１９ａ以外のチャネル領域２０に対応するフォトレジスト１６の膜厚としては、多結晶半導体膜１４ａに低濃度の不純物イオン注入を行った場合に、照射された低濃度の不純物イオンをフォトレジスト１６領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記ソース領域１８ａは、後述においてソース側高濃度領域１８及びソース側低濃度領域２６に対応する領域である。また、ドレイン領域１９ａは、後述においてドレイン側高濃度領域１９及びソース側低濃度領域２７に対応する領域である。
次に、図６（ａ）に示すように、上記所定形状にパターニングされたフォトレジスト１６をマスクとして、フォトレジスト１６の下層に形成されている多結晶半導体膜１４ａを所定形状にエッチングする。エッチング方法としては、ドライエッチング又はウエットエッチング等の各種方法が適用可能である。
また、多結晶半導体膜１４ａのエッチングを不純物イオン注入の後に実施する方法も好ましい。
また、多結晶半導体膜１４ａのエッチングを不純物イオン注入の後に実施する方法も好ましい。
続けて、フォトレジスト１６をマスクとして、例えば約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入する。このようにして、図６（ａ）に示すように、多結晶半導体膜１４ａ領域に、低濃度の不純物が注入されたのソース領域１８ａ及びドレイン領域１９ａを形成する。この時、フォトレジスト１６の膜厚の厚い部分の直下に位置し、不純物イオンが注入されなかった領域はチャネル領域２０となっている。このようにフォトレジスト１６をマスクとして、自己整合的（セルフアライメント）に多結晶半導体膜１４ａ領域に低濃度不純物領域であるソース領域１８ａ及びドレイン領域１９ａを形成することができる。
次に、多結晶半導体膜１４ａ上に成膜されたフォトレジスト１６を剥離する。次に、図６（ｂ）に示すように、剥離した多結晶半導体膜１４ａ上を含む基板１０全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上に後述するゲート電極となる導電膜２４を全面に形成する。
次に、図６（ｂ）に示すように、上記導電膜２４上の全面にフォトレジスト３０を成膜し、フォトリソグラフィー法により上記フォトレジスト３０を露光、現像処理し所定形状にパターニングする。このフォトレジスト３０の幅は、図６（ｂ）に示すように、下層に形成されるチャネル領域２０の領域幅よりも大きく形成し、チャネル領域２０の両端部に形成されるソース領域１８ａ及びドレイン領域１９ａに一部が重なるようにする。即ち、図６（ｄ）に示すゲート電極２４ａの直下にソース領域１８ａ及びドレイン領域１９ａがオーバーラップするように形成される。
次に、図６（ｂ）に示すように、上記導電膜２４上の全面にフォトレジスト３０を成膜し、フォトリソグラフィー法により上記フォトレジスト３０を露光、現像処理し所定形状にパターニングする。このフォトレジスト３０の幅は、図６（ｂ）に示すように、下層に形成されるチャネル領域２０の領域幅よりも大きく形成し、チャネル領域２０の両端部に形成されるソース領域１８ａ及びドレイン領域１９ａに一部が重なるようにする。即ち、図６（ｄ）に示すゲート電極２４ａの直下にソース領域１８ａ及びドレイン領域１９ａがオーバーラップするように形成される。
次に、図６（ｃ）に示すように、上記所定形状にパターニングしたフォトレジスト３０をマスクとして導電膜２４をエッチングし、ゲート電極２４ａを形成する。
続けて、図６（ｄ）に示すように、ゲート電極２４ａをマスクとして、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。このように、ゲート電極２４ａに被覆されていない多結晶半導体膜１４ａ領域には、高濃度の不純物イオンが注入され、ソース側高濃度領域１８及びドレイン側高濃度領域１９が形成される。一方、ゲート電極２４ａに被覆されゲート電極２４ａの直下に位置する多結晶半導体膜１４ａ領域には、不純物イオンが遮断されるため、チャネル領域２０とその両端部にソース側低濃度領域２６及びドレイン側低濃度領域２７が形成される。本実施形態は上記第１実施形態と異なり、ソース側低濃度領域２６及びドレイン側低濃度領域２７がゲート電極２４ａの直下にオーバーラップした状態となっており、いわゆるＧＯＬＤ構造を有する半導体装置を形成している。
続けて、図６（ｄ）に示すように、ゲート電極２４ａをマスクとして、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。このように、ゲート電極２４ａに被覆されていない多結晶半導体膜１４ａ領域には、高濃度の不純物イオンが注入され、ソース側高濃度領域１８及びドレイン側高濃度領域１９が形成される。一方、ゲート電極２４ａに被覆されゲート電極２４ａの直下に位置する多結晶半導体膜１４ａ領域には、不純物イオンが遮断されるため、チャネル領域２０とその両端部にソース側低濃度領域２６及びドレイン側低濃度領域２７が形成される。本実施形態は上記第１実施形態と異なり、ソース側低濃度領域２６及びドレイン側低濃度領域２７がゲート電極２４ａの直下にオーバーラップした状態となっており、いわゆるＧＯＬＤ構造を有する半導体装置を形成している。
以上説明したように、上記第１実施形態において説明した工程を採用することによって、不純物イオンの注入工程の順番を変更し、ソース側低濃度領域１８及びドレイン側低濃度領域１９をゲート電極２４ａにまでオーバーラップして形成することにより、ＧＯＬＤ構造を有する半導体装置を形成することができる。
［第３の実施形態］
次に、同一基板上にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を同一基板に同時に形成する方法について図７（ａ）〜（ｃ）を参照して以下に説明する。なお、上記第１又は第２実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
次に、同一基板上にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を同一基板に同時に形成する方法について図７（ａ）〜（ｃ）を参照して以下に説明する。なお、上記第１又は第２実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
図７（ａ）〜（ｃ）は、本実施形態におけるＬＤＤ構造とＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。ここで、図７中右側に図示するＬＤＤ構造を有するＴＦＴ領域をＬＤＤ形成領域とし、図７中左側に図示するＧＯＬＤ構造を有するＴＦＴ領域をＧＯＬＤ形成領域とする。
図７（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２を形成する。次に、非結晶半導体膜をアニール処理することにより多結晶半導体膜４４に変換し、この多結晶半導体膜４４上にフォトレジストを成膜する。次に、フォトレジストを上述したようにハーフトーンマスクを用いて所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト４６のパターニング形状としては、図７（ａ）に示すように、ソース側高濃度領域４８及びドレイン側高濃度４９に対応するフォトレジスト４６の膜厚を薄く形成する。ソース側高濃度領域４８及びドレイン側高濃度領域４９に対応するフォトレジスト４６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。一方、多結晶半導体膜４４のチャネル領域５０ａに対応するフォトレジスト４６の膜厚としては、多結晶半導体膜４４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト４６領域内で遮断される程度の膜厚である。フォトレジスト４６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記チャネル領域５０ａは、後述においてソース側低濃度領域５６、ドレイン側低濃度領域５７及びチャネル領域５０に対応する領域である。
図７（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２を形成する。次に、非結晶半導体膜をアニール処理することにより多結晶半導体膜４４に変換し、この多結晶半導体膜４４上にフォトレジストを成膜する。次に、フォトレジストを上述したようにハーフトーンマスクを用いて所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト４６のパターニング形状としては、図７（ａ）に示すように、ソース側高濃度領域４８及びドレイン側高濃度４９に対応するフォトレジスト４６の膜厚を薄く形成する。ソース側高濃度領域４８及びドレイン側高濃度領域４９に対応するフォトレジスト４６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。一方、多結晶半導体膜４４のチャネル領域５０ａに対応するフォトレジスト４６の膜厚としては、多結晶半導体膜４４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト４６領域内で遮断される程度の膜厚である。フォトレジスト４６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記チャネル領域５０ａは、後述においてソース側低濃度領域５６、ドレイン側低濃度領域５７及びチャネル領域５０に対応する領域である。
また、図７（ａ）〜（ｃ）に示すように、ＧＯＬＤ領域において、フォトレジスト７６のパターニング形状としては、ソース領域７８ａ及びドレイン領域７９ａに対応するフォトレジスト７６の領域の膜厚を薄く形成する。具体的には、上記ＬＤＤ領域において用いたフォトレジスト４６の薄く形成した膜厚部分よりも厚くなおかつチャネル領域８０よりも薄く形成する。このとき、フォトレジスト７６のソース領域７８ａ及びドレイン領域７９ａに対応する領域のフォトレジスト７６の膜厚は、多結晶半導体膜７４に高濃度の不純物イオン注入を行った場合に、照射された低濃度の不純物イオンがフォトレジスト７６を低濃度の状態で通過し、上記所定領域に注入されるようなフォトレジスト７６の膜厚に形成する。即ち、高濃度の不純物イオンの一部がレジスト７６で遮断されて低濃度になり、多結晶半導体膜１４ａに到達するようになっている。
一方、多結晶半導体膜７４のチャネル領域８０に対応するフォトレジスト７６の膜厚としては、多結晶半導体膜７４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト７６領域内で遮断される程度の膜厚である。フォトレジスト７６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記ソース領域７８ａは、後述においてソース側高濃度領域７８及びソース側低濃度領域８６に対応する領域である。また、ドレイン領域７９ａは、後述においてドレイン側高濃度領域７９及びドレイン側低濃度領域８７に対応する領域である。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
一方、多結晶半導体膜７４のチャネル領域８０に対応するフォトレジスト７６の膜厚としては、多結晶半導体膜７４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト７６領域内で遮断される程度の膜厚である。フォトレジスト７６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記ソース領域７８ａは、後述においてソース側高濃度領域７８及びソース側低濃度領域８６に対応する領域である。また、ドレイン領域７９ａは、後述においてドレイン側高濃度領域７９及びドレイン側低濃度領域８７に対応する領域である。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、図７（ａ）に示すように、上記フォトレジスト４６、７６の各々をマスクとして、多結晶半導体膜４４に対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。これによって、ＬＤＤ領域において、上記フォトレジスト４６の膜厚が薄い領域には、高濃度の不純物を注入し、上記フォトレジスト４６をマスクとして自己整合的（セルフアライン）に多結晶半導体膜４４の領域にソース側高濃度領域４８及びドレイン側高濃度領域４９を形成する。また、フォトレジスト４６の直下の多結晶半導体膜４４領域には、フォトレジスト４６マスクにより不純物イオンを遮断するため、不純物イオンは上記多結晶半導体膜４４に注入されず、チャネル領域５０ａを形成する。
一方、ＧＯＬＤ領域においては、上記フォトレジスト７６の膜厚が薄い領域については、高濃度の不純物イオンがフォトレジスト７６の膜厚によって、低濃度の状態でフォトレジスト７６を通過し、多結晶半導体膜７４に注入される。このようにして、フォトレジスト７６をマスクとして自己整合的（セルフアライン）に多結晶半導体膜７４に低濃度不純物領域であるソース領域７８ａ及びドレイン領域７９ａを形成する。また、フォトレジスト７６の直下の多結晶半導体膜７４領域には、フォトレジスト７６マスクにより不純物イオンが遮断されるため、不純物イオンは上記多結晶半導体膜７４に注入されず、チャネル領域８０が形成される。
次に、図７（ｂ）に示すように、多結晶半導体膜４４、７４への不純物注入工程の後、多結晶半導体膜４４、７４上に形成されたフォトレジスト４６、７６の各々を剥離する。
次に、多結晶半導体膜４４、７４上にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを成膜し、このフォトレジストを所定形状にパターニングする。そして、所定形状にパターニングしたフォトレジストをマスクとして下層に形成される導電膜をエッチングする。エッチング後、ＬＤＤ形成領域においてはチャネル領域５０に対応する位置にゲート電極５４が形成される。また、ＧＯＬＤ形成領域においては、後述するチャネル領域８０とソース側低濃度領域８６及びゲート側低濃度領域８７に対応する位置にゲート電極８４が形成される。
次に、多結晶半導体膜４４、７４上にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを成膜し、このフォトレジストを所定形状にパターニングする。そして、所定形状にパターニングしたフォトレジストをマスクとして下層に形成される導電膜をエッチングする。エッチング後、ＬＤＤ形成領域においてはチャネル領域５０に対応する位置にゲート電極５４が形成される。また、ＧＯＬＤ形成領域においては、後述するチャネル領域８０とソース側低濃度領域８６及びゲート側低濃度領域８７に対応する位置にゲート電極８４が形成される。
次に、図７（ｂ）に示すように、ゲート電極５４、８４をマスクとして、例えば、０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を多結晶半導体膜４４、７４の各々に注入する。
これにより、ＬＤＤ形成領域においては、チャネル領域５０の両端部にソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。これにより、ＬＤＤ構造を有する半導体装置を形成することができる。一方、ＧＯＬＤ構造領域においては、低濃度の不純物が再注入されるので、不純物が注入されるソース領域７８ａ及びドレイン領域７９ａは低濃度不純物領域である。
これにより、ＬＤＤ形成領域においては、チャネル領域５０の両端部にソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。これにより、ＬＤＤ構造を有する半導体装置を形成することができる。一方、ＧＯＬＤ構造領域においては、低濃度の不純物が再注入されるので、不純物が注入されるソース領域７８ａ及びドレイン領域７９ａは低濃度不純物領域である。
次に、図７（ｃ）に示すように、ＬＤＤ形成領域においては、高濃度不純物注入から保護するため、上記形成されたＬＤＤ構造を有する半導体装置の全面を被覆するようにフォトレジスト６０を形成する。次に、ＧＯＬＤ形成領域においては、ゲート電極８４をマスクとして、例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で高濃度の不純物イオン（リンイオン）を多結晶半導体膜７４に注入する。これにより、低濃度不純物領域であるソース領域７８ａ及びドレイン領域７９ａのゲート電極８４に被覆されていない領域は、高濃度不純物からなるソース側高濃度領域７８及びドレイン側高濃度領域７９となる。そして、ゲート電極８４の直下には、ソース側低濃度領域８６及びドレイン側低濃度領域８７がオーバーラップした状態となり、ＧＯＬＤ構造を有する半導体装置を形成している。
本実施形態によれば、液晶表示装置のＴＦＴアレイ基板１００には、種々の回路が搭載されているが、要求される機能に応じてＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。例えば、画素電極を駆動させるスイッチング素子としてのＴＦＴには、オフ電流値の小さいＬＤＤ構造を有する半導体装置を形成し、画素周辺部に設けられる駆動回路を構成するＴＦＴには、ホットキャリア対策効果に優れたＧＯＬＤ構造を有する半導体装置を形成することができる。
また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてソース領域及びドレイン領域に対応するフォトレジストを薄く形成したマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板上にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてソース領域及びドレイン領域に対応するフォトレジストを薄く形成したマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板上にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
［第４の実施形態］
次に、上記第３実施形態と同様に、同一基板上に同時にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図８（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第３実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
次に、上記第３実施形態と同様に、同一基板上に同時にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図８（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第３実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
図８（ａ）及び（ｂ）は、本実施形態におけるＬＤＤ構造とＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。ここで、図８中右側に図示するＬＤＤ構造を有するＴＦＴ領域をＬＤＤ形成領域とし、図８中左側に図示するＧＯＬＤ構造を有するＴＦＴ領域をＧＯＬＤ形成領域とする。
図８（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２を形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜４４に変換し、この多結晶半導体膜４４上にフォトレジスト４６を成膜する。次に、フォトレジスト４６を所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト４６は、ハーフトーン露光により、多結晶半導体膜４４の端部からチャネル領域５０方向に向かってフォトレジスト４６の膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成する。さらに具体的には、上記テーパー状のフォトレジスト４６は、中央を平坦状に形成し、端部をテーパー状に形成する。
一方、ＧＯＬＤ形成領域においても同様に、フォトレジスト７６は、ハーフトーン露光により、フォトレジスト７６を多結晶半導体膜７４の端部からチャネル領域８０方向に向かってフォトレジスト７６の膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
図８（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２を形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜４４に変換し、この多結晶半導体膜４４上にフォトレジスト４６を成膜する。次に、フォトレジスト４６を所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト４６は、ハーフトーン露光により、多結晶半導体膜４４の端部からチャネル領域５０方向に向かってフォトレジスト４６の膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成する。さらに具体的には、上記テーパー状のフォトレジスト４６は、中央を平坦状に形成し、端部をテーパー状に形成する。
一方、ＧＯＬＤ形成領域においても同様に、フォトレジスト７６は、ハーフトーン露光により、フォトレジスト７６を多結晶半導体膜７４の端部からチャネル領域８０方向に向かってフォトレジスト７６の膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、図８（ａ）に示すように、上記フォトレジスト４６、７６をマスクとして、多結晶半導体膜４４、７４の各々に対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。
注入により、ＬＤＤ形成領域において、フォトレジスト４６をテーパー状に形成している領域は、多結晶半導体膜４４のソース側高濃度領域４８及びドレイン側高濃度領域４９からチャネル領域５０に向かってフォトレジスト４６の膜厚が徐々に厚くなるにつれ、注入される不純物の濃度が低くなる。このように、濃度勾配を有する濃度勾配領域を形成している。この結果、図８（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト４６の直下領域には、高濃度の不純物イオンが多結晶半導体膜４４に注入され、多結晶半導体膜４４の領域にソース側高濃度領域４８及びドレイン側低濃度領域４９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト４６の直下領域には、低濃度の不純物イオンが多結晶半導体膜４４に注入され、ソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。上記フォトレジスト４６の膜厚が最も厚い領域の直下には、チャネル領域５０が形成されている。
なお、上記多結晶半導体膜４４は、上述したように多結晶半導体膜４４の両端部からチャネル領域５０に向かって濃度勾配領域を形成しているが、本実施形態においては上記実施形態と整合性を図るため、所定の不純物濃度を境界として、便宜的に多結晶半導体膜を高濃度不純物領域と低濃度不純物領域とに分けて説明している。
注入により、ＬＤＤ形成領域において、フォトレジスト４６をテーパー状に形成している領域は、多結晶半導体膜４４のソース側高濃度領域４８及びドレイン側高濃度領域４９からチャネル領域５０に向かってフォトレジスト４６の膜厚が徐々に厚くなるにつれ、注入される不純物の濃度が低くなる。このように、濃度勾配を有する濃度勾配領域を形成している。この結果、図８（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト４６の直下領域には、高濃度の不純物イオンが多結晶半導体膜４４に注入され、多結晶半導体膜４４の領域にソース側高濃度領域４８及びドレイン側低濃度領域４９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト４６の直下領域には、低濃度の不純物イオンが多結晶半導体膜４４に注入され、ソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。上記フォトレジスト４６の膜厚が最も厚い領域の直下には、チャネル領域５０が形成されている。
なお、上記多結晶半導体膜４４は、上述したように多結晶半導体膜４４の両端部からチャネル領域５０に向かって濃度勾配領域を形成しているが、本実施形態においては上記実施形態と整合性を図るため、所定の不純物濃度を境界として、便宜的に多結晶半導体膜を高濃度不純物領域と低濃度不純物領域とに分けて説明している。
同様に、ＧＯＬＤ領域においても、図８（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト７６の直下領域には、高濃度の不純物イオンを多結晶半導体膜７４に注入し、多結晶半導体膜７４の領域にソース側高濃度領域７８及びドレイン側高濃度領域７９を形成する。一方、低濃度の不純物が通過することができるフォトレジスト７６の直下領域には、低濃度の不純物イオンを多結晶半導体膜７４に注入し、ソース側低濃度領域８６及びドレイン側低濃度領域８７を形成している。また、上記フォトレジスト７６の膜厚が最も厚い領域の直下には、チャネル領域８０を形成する。
次に、図８（ｂ）に示すように、多結晶半導体膜４４、７４への不純物注入工程の後、多結晶半導体膜４４、７４上に形成されたフォトレジスト４６、７６の各々を剥離する。
次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。このフォトレジストのパターニング形状として、ＬＤＤ形成領域においては、上記多結晶半導体膜４４のチャネル領域５０の領域幅と等しくなるようにフォトレジストをパターニングする。一方、ＧＯＬＤ形成領域においては、図８（ｂ）に示すように、上記多結晶半導体膜７４のチャネル領域８０とこの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度領域８７の領域幅と等しい、もしくは一部ソース側低濃度領域８６及びドレイン側低濃度領域８７の領域にオーバーラップするようにフォトレジストをパターニングする。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。この結果、ＬＤＤ構造領域においてはゲート電極５４が形成され、ＧＯＬＤ構造領域においてはゲート電極８４が形成される。
このようにして、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。このフォトレジストのパターニング形状として、ＬＤＤ形成領域においては、上記多結晶半導体膜４４のチャネル領域５０の領域幅と等しくなるようにフォトレジストをパターニングする。一方、ＧＯＬＤ形成領域においては、図８（ｂ）に示すように、上記多結晶半導体膜７４のチャネル領域８０とこの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度領域８７の領域幅と等しい、もしくは一部ソース側低濃度領域８６及びドレイン側低濃度領域８７の領域にオーバーラップするようにフォトレジストをパターニングする。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。この結果、ＬＤＤ構造領域においてはゲート電極５４が形成され、ＧＯＬＤ構造領域においてはゲート電極８４が形成される。
このようにして、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
以上説明したように、ＬＤＤ及びＧＯＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板上にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
［第５の実施形態］
次に、上記第４実施形態と同様に、同一基板上に同時にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図９（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第４実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
次に、上記第４実施形態と同様に、同一基板上に同時にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図９（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第４実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
図９（ａ）及び（ｂ）は、本実施形態におけるＬＤＤ構造とＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。ここで、図９中右側に図示するＬＤＤ構造を有するＴＦＴ領域をＬＤＤ形成領域とし、図９中左側に図示するＧＯＬＤ構造を有するＴＦＴ領域をＧＯＬＤ形成領域とする。
図９（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２を形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜４４に変換し、この多結晶半導体膜４４上にフォトレジスト４６を成膜する。次に、フォトレジスト４６を所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト４６は、ハーフトーン露光により、図９（ａ）に示すように、チャンネル領域８０に相当する中央が平坦部であり、その外側に濃度勾配領域に相当するテーパー部を形成し、さらにその外側に高濃度注入領域に相当する所定の薄膜化された部分を形成する。
一方、ＧＯＬＤ形成領域においても同様に、フォトレジスト７６は、チャンネル領域８０に相当する中央が平坦部であり、その外側に濃度勾配領域に相当するテーパー部を形成し、さらにその外側に高濃度注入領域に相当する所定の薄膜化された部分を形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
図９（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２を形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜４４に変換し、この多結晶半導体膜４４上にフォトレジスト４６を成膜する。次に、フォトレジスト４６を所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト４６は、ハーフトーン露光により、図９（ａ）に示すように、チャンネル領域８０に相当する中央が平坦部であり、その外側に濃度勾配領域に相当するテーパー部を形成し、さらにその外側に高濃度注入領域に相当する所定の薄膜化された部分を形成する。
一方、ＧＯＬＤ形成領域においても同様に、フォトレジスト７６は、チャンネル領域８０に相当する中央が平坦部であり、その外側に濃度勾配領域に相当するテーパー部を形成し、さらにその外側に高濃度注入領域に相当する所定の薄膜化された部分を形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、図９（ａ）に示すように、上記フォトレジスト４６、７６をマスクとして、多結晶半導体膜４４、７４の各々に対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。
注入により、ＬＤＤ形成領域において、フォトレジスト４６をテーパー状に形成している領域は、多結晶半導体膜４４のソース側高濃度領域４８及びドレイン側高濃度領域４９からチャネル領域５０に向かってフォトレジスト４６の膜厚が徐々に厚くなるにつれ、注入される不純物の濃度が低くなる。このように、濃度勾配を有する濃度勾配領域を形成している。この結果、図９（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト４６の直下領域には、高濃度の不純物イオンが多結晶半導体膜４４に注入され、多結晶半導体膜４４の領域にはソース側高濃度領域４８及びドレイン側低濃度領域４９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト４６のテーパー部直下領域には、低濃度の不純物イオンが多結晶半導体膜４４に注入され、ソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。上記フォトレジスト４６の膜厚が最も厚い領域の直下には、チャネル領域５０が形成されている。
なお、上記多結晶半導体膜４４は、上述したように多結晶半導体膜４４の高濃度領域からチャネル領域２０に向かって濃度勾配領域を形成しているが、本実施形態においては上記実施形態と整合性を図るため、所定の不純物濃度を境界として便宜的に多結晶半導体膜を高濃度不純物領域と低濃度不純物領域とに分けて説明している。従って、本実施形態におけるフォトレジスト４６のテーパー部直下の濃度勾配領域は、便宜上低濃度不純物領域と称している。
注入により、ＬＤＤ形成領域において、フォトレジスト４６をテーパー状に形成している領域は、多結晶半導体膜４４のソース側高濃度領域４８及びドレイン側高濃度領域４９からチャネル領域５０に向かってフォトレジスト４６の膜厚が徐々に厚くなるにつれ、注入される不純物の濃度が低くなる。このように、濃度勾配を有する濃度勾配領域を形成している。この結果、図９（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト４６の直下領域には、高濃度の不純物イオンが多結晶半導体膜４４に注入され、多結晶半導体膜４４の領域にはソース側高濃度領域４８及びドレイン側低濃度領域４９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト４６のテーパー部直下領域には、低濃度の不純物イオンが多結晶半導体膜４４に注入され、ソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。上記フォトレジスト４６の膜厚が最も厚い領域の直下には、チャネル領域５０が形成されている。
なお、上記多結晶半導体膜４４は、上述したように多結晶半導体膜４４の高濃度領域からチャネル領域２０に向かって濃度勾配領域を形成しているが、本実施形態においては上記実施形態と整合性を図るため、所定の不純物濃度を境界として便宜的に多結晶半導体膜を高濃度不純物領域と低濃度不純物領域とに分けて説明している。従って、本実施形態におけるフォトレジスト４６のテーパー部直下の濃度勾配領域は、便宜上低濃度不純物領域と称している。
同様に、ＧＯＬＤ領域においても、図９（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト７６の直下領域には、高濃度の不純物イオンが多結晶半導体膜７４に注入され、多結晶半導体膜７４の領域にソース側高濃度領域７８及びドレイン側高濃度領域７９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト７６のテーパー部直下領域には、低濃度の不純物イオンが多結晶半導体膜７４に注入され、ソース側低濃度領域８６及びドレイン側低濃度領域８７が形成される。また、上記フォトレジスト７６の膜厚が最も厚い領域の直下には、チャネル領域８０が形成される。
次に、図９（ｂ）に示すように、多結晶半導体膜４４、７４への不純物注入工程の後、多結晶半導体膜４４、７４上に形成されたフォトレジスト４６、７６の各々を剥離する。
次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。このフォトレジストのパターニング形状として、ＬＤＤ形成領域においては、上記多結晶半導体膜４４のチャネル領域５０の領域幅と等しくなるようにフォトレジストをパターニングする。一方、ＧＯＬＤ形成領域においては、図９（ｂ）に示すように、上記多結晶半導体膜７４のチャネル領域８０とこの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度領域８７の領域幅と等しくもしくは一部ソース側低濃度領域８６及びドレイン側低濃度領域８７の領域にオーバーラップするようにフォトレジストをパターニングする。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。この結果、ＬＤＤ構造領域においてはゲート電極５４を形成し、ＧＯＬＤ構造領域においてはゲート電極８４を形成する。
このようにして、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。このフォトレジストのパターニング形状として、ＬＤＤ形成領域においては、上記多結晶半導体膜４４のチャネル領域５０の領域幅と等しくなるようにフォトレジストをパターニングする。一方、ＧＯＬＤ形成領域においては、図９（ｂ）に示すように、上記多結晶半導体膜７４のチャネル領域８０とこの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度領域８７の領域幅と等しくもしくは一部ソース側低濃度領域８６及びドレイン側低濃度領域８７の領域にオーバーラップするようにフォトレジストをパターニングする。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。この結果、ＬＤＤ構造領域においてはゲート電極５４を形成し、ＧＯＬＤ構造領域においてはゲート電極８４を形成する。
このようにして、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
以上説明したように、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
［第６の実施形態］
次に、上記第３〜第５実施形態と同様に、同一基板上にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図１０（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第５実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
次に、上記第３〜第５実施形態と同様に、同一基板上にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図１０（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第５実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
図１０（ａ）及び（ｂ）は、本実施形態におけるＬＤＤ構造とＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。ここで、図１０中右側に図示するＬＤＤ構造を有するＴＦＴ領域をＬＤＤ形成領域とし、図１０中左側に図示するＧＯＬＤ構造を有するＴＦＴ領域をＧＯＬＤ形成領域とする。
図１０（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２を形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜４４に変換し、この多結晶半導体膜４４上にフォトレジスト４６を成膜する。次に、フォトレジスト４６を所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト４６は、ハーフトーン露光により、ソース領域４８及びドレイン領域４９に対応するフォトレジスト４６の膜厚を薄く形成する。フォトレジスト４６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。また、多結晶半導体膜４４のチャネル領域５０ａに対応するフォトレジスト４６の膜厚としては、多結晶半導体膜４４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト４６領域内で遮断される程度の膜厚である。フォトレジスト４６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。なお、上記チャネル領域５０ａは、後述においてソース側低濃度領域５６、ドレイン側低濃度領域５７及びチャネル領域５０に対応する領域である。
一方、ＧＯＬＤ形成領域において、フォトレジスト７６は、ハーフトーン露光により、フォトレジスト７６を多結晶半導体膜７４の端部からチャネル領域８０方向に向かってフォトレジスト７６の膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
一方、ＧＯＬＤ形成領域において、フォトレジスト７６は、ハーフトーン露光により、フォトレジスト７６を多結晶半導体膜７４の端部からチャネル領域８０方向に向かってフォトレジスト７６の膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、図１０（ａ）に示すように、上記フォトレジスト４６、７６をマスクとして、多結晶半導体膜４４、７４の各々に対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。そして、ＬＤＤ領域においては、上記フォトレジスト４６の膜厚が薄い領域には、高濃度の不純物が注入される。このように、上記フォトレジスト４６をマスクとして自己整合的（セルフアライン）に多結晶半導体膜４４の領域にソース側高濃度領域４８及びドレイン側高濃度領域４９を形成する。また、フォトレジスト４６の直下の多結晶半導体膜４４領域には、フォトレジスト４６マスクにより不純物イオンが遮断されるため、不純物イオンは上記多結晶半導体膜４４に注入されず、チャネル領域５０ａを形成する。
一方、ＧＯＬＤ形成領域において、フォトレジスト７６は、フォトレジスト７６をテーパー状に形成しているため、多結晶半導体膜７４の両端のソース側高濃度領域７８及びドレイン側高濃度領域７９からチャネル領域８０に向かって、フォトレジスト７６の膜厚が徐々に厚くなるにつれて、注入される不純物の濃度が低くなる濃度勾配を持っている。このようにして、図１０（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト７６の直下領域には、高濃度の不純物イオンが多結晶半導体膜７４に注入され、多結晶半導体膜７４の領域にソース領域７８、７９を自己整合的（セルフアライメント）に形成する。一方、低濃度の不純物が通過することができるフォトレジスト７６の直下領域には、低濃度の不純物イオンが多結晶半導体膜７４に注入され、ソース側低濃度領域８６及びドレイン側低濃度領域８７を形成している。上記フォトレジスト７６の膜厚が最も厚い領域の直下には、チャネル領域８０が形成されている。
次に、図１０（ｂ）に示すように、多結晶半導体膜４４、７４への不純物注入工程の後、多結晶半導体膜４４、７４上に形成されたフォトレジスト４６、７６の各々を剥離する。次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト（図示省略）は、下層に形成される図１０（ａ）のチャネル領域５０ａの領域幅よりも小さく、かつ、チャネル領域５０ａの両端部にソース側低濃度領域５６及びドレイン側低濃度５７を形成することができるように位置合わせして形成する。
一方、ＧＯＬＤ形成領域において、フォトレジスト（図示省略）は、上記多結晶半導体膜７４のチャネル領域８０及びこれの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度８７の領域幅と等しくなるように形成する。このときソース側低濃度領域８６及びドレイン側低濃度８７の領域の一部にオーバーラップする形でも構わない。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。このように、ＬＤＤ構造領域においてはゲート電極５４を形成し、ＧＯＬＤ構造領域においてはゲート電極８４を形成する。
次に、ＬＤＤ形成領域において、ゲート電極５４をマスクとして、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入する。このようにして、多結晶半導体膜４４のチャネル領域５０の両端部に、ソース側低濃度領域５６及びドレイン側低濃度領域５７を自己整合的（セルフアライメント）に形成する。
以上説明したように、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
本実施形態によれば、ＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース領域及びドレイン領域に対応するフォトレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
本実施形態によれば、ＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース領域及びドレイン領域に対応するフォトレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
［第７の実施形態］
次に、本実施形態について図面を参照して説明する。
上記実施形態では、フォトレジストを加工して、膜厚の薄い領域では不純物イオンを透過させて多結晶半導体膜に不純物領域を形成し、膜厚の厚い領域では不純物イオンを遮断させて多結晶半導体膜に非不純物領域を形成した。この場合、フォトレジストの膜厚の厚い領域の側面は、基板に対して垂直に形成することで、不純物透過領域と不純物非透過領域との境界を構成している。しかし、露光装置の精度上の問題によりフォトレジストの側面がテーパー状の傾斜面となってしまう場合がある。これにより、テーパー状の傾斜面は段階的に膜厚が薄くなるため、図１１に示すように、本来では不純物が注入されないフォトレジストの傾斜面直下の領域１４ｂ（一点鎖線で囲まれた領域）に不純物が注入されてしまう場合があった。その結果、チャネル領域の両側に形成されるソース領域１８，２６とドレイン領域１９，２７とが、チャネル領域の周縁部に形成された上記不純物領域１４ｂにより接続され、ソース領域１８，２６からドレイン領域１９，２７への電子のパスが形成される。これにより、ソース領域１８，２６からドレイン領域１９，２７へ、ゲート電極２４ａのオン／オフに関わらず電子がリークしてしまい、ＴＦＴが正確にスイッチングしないという問題があった。そこで、本実施形態では、上記不純物領域をオーバーエッチング処理により除去することにより、上記問題を解決する。
なお、ＬＤＤ構造を有する半導体装置の製造方法の基本構成は、上記第１実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
次に、本実施形態について図面を参照して説明する。
上記実施形態では、フォトレジストを加工して、膜厚の薄い領域では不純物イオンを透過させて多結晶半導体膜に不純物領域を形成し、膜厚の厚い領域では不純物イオンを遮断させて多結晶半導体膜に非不純物領域を形成した。この場合、フォトレジストの膜厚の厚い領域の側面は、基板に対して垂直に形成することで、不純物透過領域と不純物非透過領域との境界を構成している。しかし、露光装置の精度上の問題によりフォトレジストの側面がテーパー状の傾斜面となってしまう場合がある。これにより、テーパー状の傾斜面は段階的に膜厚が薄くなるため、図１１に示すように、本来では不純物が注入されないフォトレジストの傾斜面直下の領域１４ｂ（一点鎖線で囲まれた領域）に不純物が注入されてしまう場合があった。その結果、チャネル領域の両側に形成されるソース領域１８，２６とドレイン領域１９，２７とが、チャネル領域の周縁部に形成された上記不純物領域１４ｂにより接続され、ソース領域１８，２６からドレイン領域１９，２７への電子のパスが形成される。これにより、ソース領域１８，２６からドレイン領域１９，２７へ、ゲート電極２４ａのオン／オフに関わらず電子がリークしてしまい、ＴＦＴが正確にスイッチングしないという問題があった。そこで、本実施形態では、上記不純物領域をオーバーエッチング処理により除去することにより、上記問題を解決する。
なお、ＬＤＤ構造を有する半導体装置の製造方法の基本構成は、上記第１実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図１２〜図１５は、本実施形態におけるＬＤＤ構造を有するｎチャネル型のＴＦＴの製造工程図を示す。また、図１２〜図１５中の（ａ）は製造工程の平面図であり、図１２〜図１５中の（ｂ）は（ａ）に示す製造工程図のＢ−Ｂ’線に沿った断面図である。
図１２（ｂ）に示すように、まず、ガラス基板１０上の全面にシリコン酸化膜からなる下地保護膜１２をプラズマＣＶＤ法により形成する。次に、下地保護膜１２上の全面に非晶質半導体膜をプラズマＣＶＤ法により成膜し、その後レーザーアニール処理により非晶質半導体膜を多結晶化し、下地保護膜１２上に多結晶半導体膜１４ａを形成する。
次に、上記第１実施形態と同様に、多結晶半導体膜１４ａ上にフォトレジスト１６を成膜し、フォトリソグラフィー処理によりフォトレジスト１６を所定形状にパターニングする。フォトレジスト１６は、上述したように、照射された不純物イオンが透過する膜厚の薄い領域と、照射された不純物イオンが遮断される膜厚の厚い領域とを有するように形成する。このとき、フォトレジスト１６の膜厚を厚く形成する領域の側面は、不純物イオンを注入させないために、ガラス基板１０に対して９０度に形成することが好ましい。しかし、露光装置の精度の関係上、図１２（ｂ）に示すように、フォトレジスト１６の側面は、ガラス基板１０に対してテーパー状の例えば８０度の傾斜面１６ａに形成されることがある。なお、本実施形態において、フォトレジスト１６の膜厚の厚い領域には、テーパー状の傾斜面１６ａとなる領域も含むものとする。
次に、図１３（ａ）及び（ｂ）に示すように、所定形状にパターニングしたフォトレジストをマスクとして、多結晶半導体膜１４ａに高濃度の不純物イオンを注入する。これにより、フォトレジスト１６の膜厚が薄い領域では、高濃度の不純物イオンがフォトレジスト１６を通過し、多結晶半導体膜１４ａに注入される。一方、フォトレジスト１６の膜厚が厚い領域では、高濃度の不純物イオンがフォトレジスト１６の領域内において遮断される。ここで、フォトレジスト１６の側面のテーパー状に形成される傾斜面１６ａでは、図１３（ｂ）に示すように、フォトレジスト１６の膜厚が段階的に薄くなるため高濃度の不純物イオンが通過し、多結晶半導体膜１４ａに高濃度の不純物イオンが注入される。図１３（ａ）において、斜線部分が高濃度の不純物イオンが注入された領域であり、網掛け部分が本来高濃度の不純物イオンが注入されない領域１４ｂを示す。これにより、本実施形態では、図１３（ａ）及び（ｂ）に示すように、フォトレジスト１６の膜厚の薄い直下領域に加えて、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂにまで不純物イオンが注入される。
次に、図１４（ａ）及び（ｂ）に示すように、上記所定形状にパターニングしたフォトレジスト１６をマスクとして、多結晶半導体膜１４ａをエッチング処理する。エッチング方法としては、ドライエッチング（ＲＩＥ）又はウエットエッチング等の各種方法が適用可能である。まず、エッチング処理により、フォトレジスト１６の直下領域以外（フォトレジスト１６に被覆されていない領域）の多結晶半導体膜１４ａを除去する。さらに、本実施形態では、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂに不純物イオンが注入されているため、この不純物領域１４ｂをエッチング処理により除去する。このように、フォトレジスト１６の直下領域以外をエッチングした後もオーバーエッチング処理し、図１４（ｂ）に示すように、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂ（図１４（ａ）では破線部分まで）の高濃度の不純物イオンを除去する。オーバーエッチング処理した際、フォトレジスト１６の膜厚の薄い直下領域では、フォトレジスト１６の膜厚の厚い直下領域よりもエッチングが進行する。図１４（ａ）において、フォトレジスト１６の膜厚の薄い直下領域の多結晶半導体膜１４ａの線幅Ｗ１’は、フォトレジスト１６の膜厚の厚い直下領域の多結晶半導体膜１４ａの線幅Ｗ２’よりも狭くなっている。なお、オーバーエッチング処理した際、エッチング処理速度を制御することにより、フォトレジスト１６の膜厚の薄い直下領域の多結晶半導体膜１４ａの線幅Ｗ１’が、フォトレジスト１６の膜厚の厚い直下領域の多結晶半導体膜１４ａの線幅Ｗ２’と等しくなる段階でエッチングを終了することも可能である。以上から、本実施形態では、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂ（膜厚を厚く形成する領域の直下領域）で、かつ、チャネル領域のチャネル長Ｌに平行に延在する多結晶半導体膜１４ａの不純物領域をエッチング処理により除去する。
次に、図１５（ａ）及び（ｂ）に示すように、多結晶半導体膜１４ａ上のフォトレジスト１６を剥離し、剥離した多結晶半導体膜１４ａ上を含むガラス基板１０全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上に所定形状にパターニングしたゲート電極２４ａを形成する。
次に、ゲート電極２４ａをマスクとして低濃度の不純物イオンを注入する。これにより、図１５（ａ）に示すように、ゲート電極２４ａの直下領域を除いた多結晶半導体膜１４ａには、ソース側低濃度領域２６及びドレイン側低濃度領域２７が形成されるとともに、ゲート電極２４ａの直下領域にはチャネル領域２０ａが形成される。なお、フォトレジスト１６の膜厚の薄い直下領域はソース側高濃度領域１８及びドレイン側高濃度領域１９に対応し、フォトレジスト１６の膜厚の厚い直下領域はソース側低濃度領域２６及びドレイン側低濃度領域２７に対応している。
このとき、図１５（ａ）に示すように、半導体装置を平面的に視認すると、ソース側高濃度領域１８及びドレイン側高濃度領域１９の線幅Ｗ１は、ソース側低濃度領域２６及びドレイン側低濃度領域２７の線幅Ｗ２よりも狭くなっている。なお、ソース側高濃度領域１８及びドレイン側高濃度領域１９の線幅Ｗ１は、ソース側低濃度領域２６及びドレイン側低濃度領域２７の線幅Ｗ２以下となっていれば良い。
本実施形態によれば、フォトレジストのテーパー状の傾斜面の直下領域で、かつ、チャネル領域のチャネル長Ｌに平行に延在する不純物をオーバーエッチング処理により除去することができる。これにより、電子のパスとなる上記不純物領域を除去することで、ソース領域からドレイン領域への電子のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、ＴＦＴの正確なスイッチングが可能となる。
［第７の実施形態の変形例］
次に、本実施形態について図面を参照して説明する。
なお、本実施形態は、ＧＯＬＤ構造を有する半導体装置である点において上記第７の実施形態と異なるのみで、半導体装置の製造方法の基本構成は上記第７の実施形態と同様である。従って、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
次に、本実施形態について図面を参照して説明する。
なお、本実施形態は、ＧＯＬＤ構造を有する半導体装置である点において上記第７の実施形態と異なるのみで、半導体装置の製造方法の基本構成は上記第７の実施形態と同様である。従って、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図１６〜図１９は、本実施形態におけるＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。また、図１６〜図１９中（ａ）は製造工程の平面図であり、図１６〜図１９中の（ｂ）は（ａ）に示す製造工程図のＣ−Ｃ’線に沿った断面図である。
まず、図１６（ｂ）に示すように、ガラス基板１０上の全面に下地保護膜１２を形成し、下地保護膜１２上に多結晶半導体膜１４ａを成膜する。次に、多結晶半導体膜１４ａ上にフォトレジスト１６を成膜し、所定形状にパターニングする。フォトレジスト１６は、上述したように、照射された不純物イオンが透過する膜厚の薄い領域と、照射された不純物イオンが遮断される膜厚の厚い領域とを有するように形成する。このとき、フォトレジスト１６の膜厚を厚く形成する領域の側面は、露光装置の精度の関係上、図１６（ｂ）に示すように、ガラス基板１０に対してテーパー状の例えば８０度の傾斜面１６ａに形成されることがある。
まず、図１６（ｂ）に示すように、ガラス基板１０上の全面に下地保護膜１２を形成し、下地保護膜１２上に多結晶半導体膜１４ａを成膜する。次に、多結晶半導体膜１４ａ上にフォトレジスト１６を成膜し、所定形状にパターニングする。フォトレジスト１６は、上述したように、照射された不純物イオンが透過する膜厚の薄い領域と、照射された不純物イオンが遮断される膜厚の厚い領域とを有するように形成する。このとき、フォトレジスト１６の膜厚を厚く形成する領域の側面は、露光装置の精度の関係上、図１６（ｂ）に示すように、ガラス基板１０に対してテーパー状の例えば８０度の傾斜面１６ａに形成されることがある。
次に、図１７（ａ）及び（ｂ）に示すように、所定形状にパターニングしたフォトレジストをマスクとして、多結晶半導体膜１４ａに低濃度の不純物イオンを注入する。これにより、フォトレジスト１６の膜厚が薄い領域では低濃度の不純物イオンが多結晶半導体膜１４ａに注入され、フォトレジスト１６の膜厚が厚い領域では低濃度の不純物イオンがフォトレジスト１６の領域内において遮断される。ここで、フォトレジスト１６の側面のテーパー状に形成される傾斜面１６ａでは、図１７（ｂ）に示すように、フォトレジスト１６の膜厚が段階的に薄くなるため低濃度の不純物イオンが通過し、多結晶半導体膜１４ａに低濃度の不純物イオンが注入される。図１７（ａ）において、斜線部分が低濃度の不純物イオンが注入された領域であり、網掛け部分が本来低濃度の不純物イオンが注入されない領域１４ｂを示す。これにより、本実施形態では、図１７（ａ）及び（ｂ）に示すように、フォトレジスト１６の膜厚の薄い直下領域に加えて、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂにまで不純物イオンが注入される。
次に、図１８（ａ）及び（ｂ）に示すように、上記所定形状にパターニングしたフォトレジスト１６をマスクとして、多結晶半導体膜１４ａをエッチング処理する。まず、エッチング処理により、フォトレジスト１６の直下領域以外の多結晶半導体膜１４ａを除去する。さらに、本実施形態では、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂに低濃度の不純物イオンが注入されているため、この不純物領域１４ｂをエッチング処理により除去する。このように本実施形態では、フォトレジスト１６の直下領域以外をエッチングした後もオーバーエッチング処理し、図１８（ｂ）に示すように、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂ（図１８（ａ）中では破線部分まで）の低濃度の不純物イオンを除去する。オーバーエッチング処理した際、フォトレジスト１６の膜厚の薄い直下領域では、フォトレジスト１６の膜厚の厚い直下領域よりもエッチングが進行する。図１８（ａ）において、フォトレジスト１６の膜厚の薄い直下領域の多結晶半導体膜１４ａの線幅Ｗ１’は、フォトレジスト１６の膜厚の厚い直下領域の多結晶半導体膜１４ａの線幅Ｗ２’よりも狭くなっている。以上から、本実施形態では、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂ（膜厚を厚く形成する領域の直下領域）で、かつ、チャネル領域のチャネル長Ｌに平行に延在する多結晶半導体膜１４ａの不純物領域をエッチング処理により除去する。
次に、多結晶半導体膜１４ａ上に成膜されたフォトレジスト１６を剥離する。次に、図１９（ａ）及び（ｂ）に示すように、剥離した多結晶半導体膜１４ａ上を含むガラス基板１０全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上にゲート電極２４ａを形成する。このとき、ゲート電極２４ａは、ゲート電極２４ａの両端が上記多結晶半導体膜１４ａに注入した低濃度の不純物領域と重なる（オーバーラップ）ように形成する。
次に、ゲート電極２４ａをマスクとして、高濃度の不純物イオンを多結晶半導体膜１４ａに注入する。これにより、図１９（ａ）に示すように、ゲート電極２４ａに被覆されていない多結晶半導体膜１４ａ領域には、高濃度の不純物イオンが注入され、ソース側高濃度領域１８及びドレイン側高濃度領域１９が形成される。一方、ゲート電極２４ａに被覆されゲート電極２４ａの直下に位置する多結晶半導体膜１４ａ領域には、チャネル領域２０とその両側にソース側低濃度領域２６及びドレイン側低濃度領域２７が形成される。
本実施形態によれば、上記実施形態と同様の作用効果を奏することができる。つまり、フォトレジストのテーパー状の傾斜面の直下領域で、かつ、チャネル領域のチャネル長Ｌに平行に延在する低濃度の不純物をオーバーエッチング処理により除去することができる。これにより、電子のパスとなる上記不純物領域を除去することで、ソース領域からドレイン領域への電子のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、ＴＦＴの正確なスイッチングが可能となる。
［電子機器］
以下、本発明の上記実施形態の液晶表示装置を備えた電子機器の具体例について説明する。
図２０は、液晶表示テレビジョン１２００の一例を示した斜視図である。図２０において、符号１２０２はテレビジョン本体、符号１２０３はスピーカーを示し、符号１２０１は上記表示装置を用いた表示部を示している。なお、上述した液晶表示装置１は、上記液晶表示テレビジョン以外にも種々の電子機器に適用することができる。例えば、プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
以下、本発明の上記実施形態の液晶表示装置を備えた電子機器の具体例について説明する。
図２０は、液晶表示テレビジョン１２００の一例を示した斜視図である。図２０において、符号１２０２はテレビジョン本体、符号１２０３はスピーカーを示し、符号１２０１は上記表示装置を用いた表示部を示している。なお、上述した液晶表示装置１は、上記液晶表示テレビジョン以外にも種々の電子機器に適用することができる。例えば、プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
例えば、上記実施形態では、所定領域に対応するレジストの膜厚を他の領域の膜厚より薄く形成したレジストをマスクとして、多結晶半導体膜に不純物イオン注入を行っていた。これに対して、上記所定領域に対応するレジストの膜厚を薄く形成したレジストを再露光（ハーフトーン露光等）することにより、上記レジストの薄く形成した領域に対応する多結晶半導体膜を露出させた後、多結晶半導体膜に直接的に不純物を注入することも好ましい。これにより、多結晶半導体膜に不純物を均一に注入することができる。なお、この場合には、直接、多結晶半導体膜に不純物注入を行うため、不純物イオン注入装置の加速電圧等を上記実施形態よりも低く設定して、不純物イオン注入を行うことが好ましい。
また、本発明は液晶表示装置を用い詳細な説明を行ったが、基板１０側の半導体装置部分については、発光型の有機ＥＬ表示装置、あるいは、有機ＥＬを光源とするラインヘッド、記録装置等にも応用が可能である。
例えば、上記実施形態では、所定領域に対応するレジストの膜厚を他の領域の膜厚より薄く形成したレジストをマスクとして、多結晶半導体膜に不純物イオン注入を行っていた。これに対して、上記所定領域に対応するレジストの膜厚を薄く形成したレジストを再露光（ハーフトーン露光等）することにより、上記レジストの薄く形成した領域に対応する多結晶半導体膜を露出させた後、多結晶半導体膜に直接的に不純物を注入することも好ましい。これにより、多結晶半導体膜に不純物を均一に注入することができる。なお、この場合には、直接、多結晶半導体膜に不純物注入を行うため、不純物イオン注入装置の加速電圧等を上記実施形態よりも低く設定して、不純物イオン注入を行うことが好ましい。
また、本発明は液晶表示装置を用い詳細な説明を行ったが、基板１０側の半導体装置部分については、発光型の有機ＥＬ表示装置、あるいは、有機ＥＬを光源とするラインヘッド、記録装置等にも応用が可能である。
１４ａ、４４、７４…多結晶半導体膜、 １６、４６、７６…フォトレジスト、 １８、４８、７８…ソース側高濃度領域、 １９、４９、７９…ドレイン側高濃度領域、 ２０、５０、８０…チャネル領域、 ２２、５２、…ゲート絶縁膜、 ２４ａ、５４、８４…ゲート電極、 ２６、５６、８６…ソース側低濃度領域、 ２７、５７、８７…ドレイン側低濃度領域、 Ｌ…チャネル長
Claims (19)
- ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上に前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応するレジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記レジスト形成工程において、露光時に、局所的に透過率の異なるフォトマスクを用いることによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記レジスト形成工程において、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応するレジストの膜厚を、５０ｎｍ〜２００ｎｍに形成することを特徴とする請求項１又は２のいずれかに記載の半導体装置の製造方法。
- 前記高濃度不純物領域形成工程において、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する部分の前記半導体膜を露出させ、前記半導体膜に前記高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程を有する請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上にレジストを形成するとともに、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、
前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有し、
前記エッチング工程において、膜厚を厚く形成した前記レジストの下方の前記半導体膜に前記高濃度不純物が注入された不純物領域で、かつ、前記チャネル領域のチャネル長に平行に延在する不純物領域の前記半導体膜を除去することを特徴とする半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法により製造された半導体装置であって、
前記ソース側高濃度領域と前記ドレイン側高濃度領域の幅は、前記ソース側低濃度領域と前記ドレイン側低濃度領域の幅よりも狭いことを特徴とする半導体装置。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上にレジストを形成するとともに、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記低濃度不純物より高濃度の不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記レジスト形成工程において、露光時に、局所的に透過率の異なるフォトマスクを用いることによって、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記レジスト形成工程において、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応するレジストの膜厚を、５０ｎｍ〜２００ｎｍに形成することを特徴とする請求項７又は８に記載の半導体装置の製造方法。
- 前記低濃度不純物領域形成工程において、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ドレイン側低濃度領域及び前記ソース側低濃度領域に対応する部分の前記半導体膜を露出させ、前記半導体膜に前記低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程を有する請求項７〜９のいずれか１項に記載の半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上にレジストを形成するとともに、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、
前記レジストの薄い部分を通して前記半導体膜に低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記低濃度不純物より高濃度の不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有し、
前記エッチング工程において、膜厚を厚く形成した前記レジストの下方の前記半導体膜に前記低濃度不純物が注入された不純物領域で、かつ、前記チャネル領域のチャネル長に平行に延在する不純物領域の前記半導体膜を除去することを特徴とする半導体装置の製造方法。 - 請求項１１に記載の半導体装置の製造方法により製造された半導体装置であって、
前記ソース側高濃度領域と前記ドレイン側高濃度領域の幅は、前記ソース側低濃度領域と前記ドレイン側低濃度領域の幅よりも狭いことを特徴とする半導体装置。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上に、中央が平坦部であり、両端がテーパー部となるように前記レジストを形成する工程と、
前記レジストのテーパー部を通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に濃度勾配領域及び前記チャネル領域を形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
第１及び第２半導体装置形成領域において、前記半導体膜上に、中央が平坦部であり、両端がテーパー部となるようにレジストを形成する工程と、
前記レジストのテーパー部を通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に濃度勾配領域及び前記チャネル領域を形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記第１半導体装置形成領域において前記ゲート絶縁膜上の前記チャネル領域に対応する位置に前記ゲート電極を形成するとともに、前記第２半導体装置形成領域において前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
第１半導体装置形成領域において、前記半導体膜上に、中央が平坦部であり、両端がテーパー部となるようにレジストを形成する工程と、
第２半導体装置形成領域において、前記半導体膜上にレジストを形成するとともに、不純物を注入する領域の前記レジストの膜厚を薄く形成する工程と、
前記レジストのテーパー部又は薄い部分を通して、前記半導体膜に高濃度不純物を注入することで、前記第１半導体装置形成領域の前記半導体膜に濃度勾配領域及び前記チャネル領域を形成するとともに、前記第２半導体装置形成領域の前記半導体膜に前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記第１半導体装置形成領域の前記ゲート絶縁膜上の前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成するとともに、前記第２半導体装置形成領域の前記ゲート絶縁膜上の前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上に、後でチャネル領域となる中央が平坦部であり、後で高濃度注入領域となる端部の膜厚が前記平坦部よりも薄く、後で濃度勾配領域となる、前記平坦部と膜厚が薄い前記端部との間が、テーパー形状となるようにレジストを形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に前記チャネル領域、前記高濃度注入領域及び前記濃度勾配領域を形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
第１及び第２半導体装置形成領域において、前記半導体膜上に、後でチャネル領域となる中央が平坦部であり、後で高濃度注入領域となる端部の膜厚が前記平坦部よりも薄く、後で濃度勾配領域となる、前記平坦部と膜厚が薄い前記端部との間が、テーパー形状となるようにレジストを形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に前記チャネル領域、前記高濃度注入領域及び前記濃度勾配領域を形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記第１半導体装置形成領域において前記ゲート絶縁膜上の前記チャネル領域に対応する位置に前記ゲート電極を形成するとともに、前記第２半導体装置形成領域において前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
第１半導体装置形成領域において、前記半導体膜上に、後でチャネル領域となる中央が平坦部であり、後で高濃度注入領域となる端部の膜厚が前記平坦部よりも薄く、後で濃度勾配領域となる、前記平坦部と膜厚が薄い前記端部との間が、テーパー形状となるようにレジストを形成する工程と、
第２半導体装置形成領域において、前記半導体膜上にレジストを形成するとともに、不純物を注入する領域の前記レジストの膜厚を薄く形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを通して、前記半導体膜に高濃度不純物を注入し、前記第１半導体装置形成領域の前記半導体膜に前記チャネル領域、前記高濃度注入領域及び前記濃度勾配領域を形成するとともに、前記第２半導体装置形成領域の前記半導体膜に前記ソース側高濃度領域と前記ドレイン側高濃度領域とを形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記第１半導体装置形成領域の前記ゲート絶縁膜上の前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成するとともに、前記第２半導体装置形成領域の前記ゲート絶縁膜上の前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
第１半導体装置形成領域において、前記半導体膜上にレジストを形成するとともに、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記チャネル領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚より薄くなるように形成する工程と、
第２半導体装置形成領域において、前記半導体膜上にレジストを形成するとともに、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く、かつ、前記第１半導体装置形成領域における前記ソース側高濃度領域、前記ドレイン側高濃度領域に対応する前記レジストの膜厚よりも厚くなるように形成する工程と、
前記第１及び第２半導体装置形成領域各々の前記半導体膜を前記レジストをマスクとしてエッチングするとともに、前記半導体膜に高濃度不純物を注入し、前記第１半導体装置形成領域には前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成し、前記第２半導体装置形成領域には前記ソース側低濃度領域、ドレイン側低濃度領域及び前記チャネル領域を形成する工程と、
前記第１及び第２半導体装置形成領域各々に形成された前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記第１半導体装置形成領域において、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記第２半導体装置形成領域において、前記ゲート絶縁膜上に前記チャネル領域、ソース側低濃度領域及びドレイン側低濃度領域に対応する位置に前記ゲート電極を形成する工程と、
前記第１及び第２半導体装置形成領域各々の前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記第１半導体装置形成領域にソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、
前記第１半導体装置形成領域の全面をレジストで被覆するとともに、前記第２半導体装置形成領域の前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005117115A JP4321486B2 (ja) | 2004-07-12 | 2005-04-14 | 半導体装置及び半導体装置の製造方法 |
| US11/168,857 US7344931B2 (en) | 2004-07-12 | 2005-06-29 | Semiconductor device, method of manufacturing the same, and electro-optical device |
| KR1020050056778A KR100670991B1 (ko) | 2004-07-12 | 2005-06-29 | 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004204574 | 2004-07-12 | ||
| JP2005117115A JP4321486B2 (ja) | 2004-07-12 | 2005-04-14 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006054424A JP2006054424A (ja) | 2006-02-23 |
| JP4321486B2 true JP4321486B2 (ja) | 2009-08-26 |
Family
ID=35541887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005117115A Active JP4321486B2 (ja) | 2004-07-12 | 2005-04-14 | 半導体装置及び半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7344931B2 (ja) |
| JP (1) | JP4321486B2 (ja) |
| KR (1) | KR100670991B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4063266B2 (ja) * | 2004-09-30 | 2008-03-19 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器 |
| US7807516B2 (en) * | 2005-06-30 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| KR101267499B1 (ko) * | 2005-08-18 | 2013-05-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 |
| KR100796609B1 (ko) * | 2006-08-17 | 2008-01-22 | 삼성에스디아이 주식회사 | Ｃｍｏｓ 박막 트랜지스터의 제조방법 |
| JP2008305882A (ja) * | 2007-06-06 | 2008-12-18 | Seiko Epson Corp | レジストパターンの形成方法及び半導体装置の製造方法 |
| JP4930324B2 (ja) | 2007-10-29 | 2012-05-16 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JP4968011B2 (ja) | 2007-11-19 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置 |
| JP5369501B2 (ja) * | 2008-06-04 | 2013-12-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2010087333A (ja) * | 2008-10-01 | 2010-04-15 | Seiko Epson Corp | フォトマスク、半導体装置の製造方法、及び半導体装置 |
| KR101825053B1 (ko) * | 2011-01-11 | 2018-02-05 | 삼성디스플레이 주식회사 | 유기발광표시장치의 제조방법 |
| US20130078801A1 (en) * | 2011-09-22 | 2013-03-28 | Shenzhen China Star Optoelectronics Technology Co.,Ltd. | Manufacture methods of double layer gate electrode and relevant thin film transistor |
| TW201413825A (zh) * | 2012-09-17 | 2014-04-01 | Ying-Jia Xue | 薄膜電晶體的製作方法 |
| CN102881571B (zh) | 2012-09-28 | 2014-11-26 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
| CN103413783B (zh) | 2013-07-31 | 2016-02-24 | 北京京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
| JP2015204351A (ja) | 2014-04-14 | 2015-11-16 | セイコーエプソン株式会社 | 感光膜の設置方法、半導体装置の製造方法、電気光学装置および電子機器 |
| CN105161459B (zh) * | 2015-09-07 | 2019-01-29 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
| CN105655359A (zh) * | 2016-03-31 | 2016-06-08 | 武汉华星光电技术有限公司 | Tft基板的制作方法 |
| CN107706115A (zh) * | 2017-10-09 | 2018-02-16 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制作方法 |
| CN112103245B (zh) * | 2020-09-22 | 2023-08-11 | 成都京东方显示科技有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW297142B (ja) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| JPH10229197A (ja) * | 1997-02-17 | 1998-08-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
| US6617644B1 (en) * | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4954401B2 (ja) | 2000-08-11 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US7223643B2 (en) * | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| TW494580B (en) * | 2001-04-30 | 2002-07-11 | Hannstar Display Corp | Manufacturing method of thin film transistor and its driving devices |
-
2005
- 2005-04-14 JP JP2005117115A patent/JP4321486B2/ja active Active
- 2005-06-29 US US11/168,857 patent/US7344931B2/en active Active
- 2005-06-29 KR KR1020050056778A patent/KR100670991B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060048671A (ko) | 2006-05-18 |
| US20060008955A1 (en) | 2006-01-12 |
| JP2006054424A (ja) | 2006-02-23 |
| KR100670991B1 (ko) | 2007-01-17 |
| US7344931B2 (en) | 2008-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4321486B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4850057B2 (ja) | 液晶表示装置及びその製造方法 | |
| US8035103B2 (en) | Circuit board, electronic device, and method for producing circuit board | |
| US20040206956A1 (en) | Thin film transistor device and method of manufacturing the same | |
| US7847295B2 (en) | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device | |
| JP2007103418A (ja) | 半導体装置、半導体装置の製造方法、並びに電気光学装置 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| JP2008177457A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク | |
| US20060061701A1 (en) | Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof | |
| JP5221082B2 (ja) | Ｔｆｔ基板 | |
| JP2009130016A (ja) | 半導体装置の製造方法及び電子機器 | |
| CN100470736C (zh) | 半导体装置、半导体装置的制造方法及电光学装置 | |
| JP4019461B2 (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| JP2015204351A (ja) | 感光膜の設置方法、半導体装置の製造方法、電気光学装置および電子機器 | |
| JP2002164543A (ja) | 半導体装置、電気光学装置およびそれらの製造方法 | |
| JP2009210681A (ja) | 表示装置及びその製造方法 | |
| JP3966024B2 (ja) | 薄膜半導体装置の製造方法、及び電気光学装置の製造方法 | |
| JP3832213B2 (ja) | 半導体装置の製造方法および電気光学装置の製造方法 | |
| JP2004343050A (ja) | 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置の製造方法、電気光学装置、並びに電子機器 | |
| JP2005033009A (ja) | 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置の製造方法、電気光学装置、並びに電子機器 | |
| KR100852831B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| JP2008003201A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2012191105A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 | |
| CN117631389A (zh) | 显示面板及其制作方法 | |
| JP2001127297A (ja) | 半導体装置、電気光学装置、およびそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090525 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4321486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |