CN107706115A - 一种薄膜晶体管及其制作方法 - Google Patents
一种薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN107706115A CN107706115A CN201710929560.9A CN201710929560A CN107706115A CN 107706115 A CN107706115 A CN 107706115A CN 201710929560 A CN201710929560 A CN 201710929560A CN 107706115 A CN107706115 A CN 107706115A
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- photoresist layer
- sub
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000000956 alloy Substances 0.000 description 12
- 239000011651 chromium Substances 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011149 active material Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制作方法。该方法包括：在基板上依次形成栅极、位于基板上的第一子绝缘层、位于栅极上的第二子绝缘层、位于第一子绝缘层上的第一子有源层、位于第二子绝缘层上的第二子有源层，然后沉积光阻材料层，并进行图形化处理，形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层；去除第一子有源层，形成有源层图案；去除第一光阻层，将第二光阻层作为刻蚀阻挡结构；在有源层图案的两端形成源极和漏极。该方案对制备有源层的光阻掩膜进行复用，将剩余的光阻作为源漏极的刻蚀阻挡结构，有效简化了刻蚀阻挡结构的制作工艺，节约了制作成本。
Description
技术领域
本发明涉及液晶面板制作领域，特别是涉及一种薄膜晶体管及其制作方法。
背景技术
在信息社会的当代，作为可视信息传输媒介的显示器的重要性在进一步加强，为了在未来占据主导地位，显示器正朝着更轻、更薄、更低能耗、更低成本以及更好图像质量的趋势发展。
近年来，随着新型面板显示产业的发展，消费者对于大尺寸、高分辨率的面板显示的需求不断增加，薄膜晶体管(Thin Film Transistor，简称TFT)作为面板显示产业的核心技术得到了显著发展。
金属氧化物薄膜晶体管，由于其具有高迁移率、制作工艺简单、制造成本低且具有大面积均匀性而备受瞩目。目前，金属氧化物TFT主要使用的结构主要有背沟道刻蚀结构(Back Channal Etch Type，简称BCE)和刻蚀阻挡结构(Etch Stop Type，简称ESL)。其中，刻蚀阻挡结构的金属氧化物薄膜晶体管的稳定性较好。但其需要增加额外的光刻掩膜版制作刻蚀阻挡结构，导致工艺复杂，使得制作成本偏高。
因此，现有技术存在缺陷，急需改进。
发明内容
本发明的目的在于提供一种改进的薄膜晶体管及其制作方法。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种薄膜晶体管及其制作方法，包括以下步骤：
提供一基板，在该基板上形成栅极；
在该基板上形成绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
在该绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层；
在该有源层上沉积光阻材料层，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度；
对该有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案；
去除第一光阻层，使有源层图案的两端露出，将该有源层图案外表面上保留的第二光阻层作为刻蚀阻挡结构；
在该有源层图案的两端形成源极和漏极。
在一些实施例中，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层的步骤包括：
对位于第一子有源层上表面的光阻材料层进行全曝光，以去除第一子有源层上表面的光阻材料层；对位于第二子有源层两端的光阻材料层进行半曝光，以在第二子有源层的两端上形成具有第一厚度的第一光阻层；对位于第二子有源层上剩余的光阻材料层不曝光，以在第二子有源层上表面形成具有第二厚度的第二光阻层。
在一些实施例中，采用半色调掩模板或灰阶色调掩模板对光阻材料层进行曝光处理。
在一些实施例中，去除第一光阻层，使有源层图案的两端露出的步骤包括：
对第一光阻层进行灰化处理，去除第一光阻层，以使有源层图案的两端露出。
在一些实施例中，在该有源层图案的两端形成源极和漏极的步骤包括：
沉积第一金属层，以覆盖第一子绝缘层、有源层图案露出的两端以及该刻蚀阻挡结构；
对该第一金属层进行图形化处理，去除位于该刻蚀阻挡结构上的第一金属层，以在该有源层图案的两端形成源极和漏极。
在一些实施例中，所述有源层为半导体性质的金属氧化物薄膜。
在一些实施例中，该金属氧化物薄膜的制备材料为铟镓锌氧化物。
在一些实施例中，在该基板上形成栅极的步骤包括：
在该基板上沉积第二金属层，并涂布厚度均匀的光阻；
通过曝光、显影、刻蚀在该基板上形成栅极。
在一些实施例中，该基板为透明玻璃。
相应地，本发明实施例还提供一种薄膜晶体管，包括：
基板；
栅极，其设置在基板上；
绝缘层，其设置在基板及栅极上，其中，所述绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
有源层，其设置在第二子绝缘层上；
光阻层，其设置在有源层两端之间的上表面，以使有源层的两端露出；
源极，其设置在有源层的一端以及第一子绝缘层上；
漏极，其设置在有源层的另一端以及第一子绝缘层上。
相较于现有的薄膜晶体管的制作方法，本发明提供的薄膜晶体管的制作方法包括：提供一基板，在该基板上依次形成栅极、绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；在绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层；在有源层上沉积光阻材料层，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度；对有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案；去除第一光阻层，使有源层图案的两端露出，将该有源层图案的外表面上保留的第二光阻层作为刻蚀阻挡结构；在该有源层图案的两端形成源极和漏极。该方案对制备有源层的光阻掩膜进行复用，将剩余的光阻薄膜作为源漏电极的刻蚀阻挡结构，不需要额外增加一道光罩工艺以制作刻蚀阻挡结构，节约了制作成本。
附图说明
图1为本发明优选实施例中薄膜晶体管的制作方法的流程示意图。
图2为图1所示薄膜晶体管的制作方法对应的制程示意图。
图3为本发明优选实施例中薄膜晶体管的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在附图中，组件相似的模块是以相同标号表示。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
本发明实施例提供一种薄膜晶体管的制作方法。参阅图1和图2。图1为本发明优选实施例中薄膜晶体管的制作方法的流程示意图；图2为图1所示薄膜晶体管的制作方法对应的制程示意图。下面将结合图1和图2对本实施例提供的薄膜晶体管的制作方法进行详细描述。
如图1所示，本优选实施例的薄膜晶体管的制作方法，包括以下步骤：
S101、提供一基板，在该基板上形成栅极。
其中，基板100可以为透明的硬性基板或柔性基板，比如，该基板100可以是玻璃、石英、PI(Polyimide Film，聚酰亚胺纤维)层等。
在一些实施例中，步骤S101包括：在该基板上沉积金属层11，并涂布厚度均匀的光阻；通过曝光、显影、刻蚀在该基板100上形成栅极111。
具体地，首先可以采用化学气相沉积工艺(Chemical Vapor Deposition，简称CVD)在基板100上形成金属层11，该金属层11可以由铬(Cr)、铬的合金材料或者钼钽(MoTa)合金、铝(Al)以及铝合金材料制作。然后，在金属层11上涂布厚度均匀的光阻，通过黄光工艺对涂布的光阻进行曝光、显影，然后采用刻蚀工艺将未被光阻保护的金属层11刻蚀掉，以形成薄膜晶体管的栅极111。
S102、在该基板上形成绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层。
具体地，可采用CVD法在该基板100上沉积形成绝缘层12。其中，该绝缘层12包括位于基板100上表面的第一子绝缘层121和位于栅极111上表面的第二子绝缘层122。该绝缘层12可以是一层结构，也可以是两层结构。第一层结构可以为SiO、SiNx或AIO。第二层结构一般可采用SiNx制成。
S103、在绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层。
具体地，可整面沉积半导体材料形成有源层13，其中，有源层13包括位于第一子绝缘层121上表面的第一子有源层131和位于第二子绝缘层122上表面的第二子有源层132。
在一些实施例中，该有源层13可为半导体性质的金属氧化物薄膜。具体地，该金属氧化物薄膜的制备材料具体可为铟镓锌氧化物(IGZO)。
S104、在该有缘层上沉积光阻材料层，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度。
首先整面沉积光阻材料层14，光阻材料层14的厚度远远大于有源层13的厚度。然后对该光阻材料层14进行图形化处理，在第二子有源层132上表面形成具有第一厚度的第一光阻层141以及具有第二厚度的第二光阻层142，其中，第一光阻层141分布在第二光阻层142两侧，第二厚度大于第一厚度。该光阻材料层14具体可以为光刻胶。
在一些实施例中，可通过半曝光工艺对光阻材料层14图形化处理，如采用半色调掩模板(Half Tone)或灰阶色调掩模板(Gray Tone)对光阻材料层14进行曝光。也即，对该光阻材料层14进行图形化处理的步骤包括：
对位于第一子有源层131上表面的光阻材料进行全曝光，以去除第一子有源层131上表面的光阻材料；对位于第二子有源层132两端(A端和B端)的光阻材料半曝光，以在第二子有源层132的两端(A端和B端)上形成具有第一厚度的第一光阻层；对位于第二子有源层132上剩余的光阻材料层不曝光，以在第二子有源层132的上表面形成具有第二厚度的第二光阻层142。从而在有源层13上形成阶梯状的光阻层图案。
S105、对该有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案。
具体地，可采用湿法刻蚀工艺对该基板整体进行刻蚀处理，去除第一子有源层131，将保留的第二子有源层132作为有源层图案。
S106、去除第一光阻层，使有源层图案的两端露出，将该有源层图案的外表面上保留的第二光阻层作为刻蚀阻挡结构。
去除第一光阻层141，使有源层图案(即第二子有源层132)的两端(即A端和B端)露出，将该有源层图案的外表面上保留的第二光阻层142作为刻蚀阻挡结构。本发明实施例中，去除第一光阻层131的方式可以有多种：
比如，可对第一光阻层进行灰化处理，去除第一光阻层141，以使有源层图案的两端(即第二子有源层132的两端)露出。该过程中，第二光阻层142的厚度也会相应变薄。具体实施时，可高温通入O2对光阻层图案进行灰化处理，使光阻层图案整体减薄，从而将第一光阻层141全部反应掉。
S107、在该有源层图案的两端形成源极和漏极。
具体地，可整面沉积金属层15，以覆盖第一子绝缘层121、有源层图案(即第二子有源层132)露出的两端(即A端和B端)以及该刻蚀阻挡结构(即变薄后的第二光阻层142)；
在一些实施方式中，可对该金属层15层进行图形化处理，去除位于该刻蚀阻挡结构(即变薄后的第二光阻层142)上的金属层，以在该有源层图案(即第二子有源层132)的两端形成间隔设置的源极151和漏极152。
其中，该金属层15可以由铬(Cr)、铬的合金材料或者钼钽(Mo Ta)合金、铝(Al)以及铝合金材料制作。
由上可知，本发明实施例提供的薄膜晶体管的制作方法，通过在制作有源层的光阻掩膜时，在TFT有源层的沟道区形成光阻薄膜全保留区，有源层与源漏电极接触区形成光阻薄膜部分保留区，而其他区域无光阻薄膜，随后刻蚀有源层形成有源层图案，接着直接对光阻掩膜进行图案化处理，去除半保留区的光阻，同时在有源层的沟道区残留一层光阻薄膜，并以此光阻薄膜为源漏电极的刻蚀阻挡结构。该方案对制备有源层的光阻掩膜进行复用，将剩余的光阻薄膜作为源漏电极的刻蚀阻挡结构，从而省去了有源层额外的刻蚀阻挡结构的制备操作,有效简化了刻蚀阻挡结构的制作工艺，节约了制作成本。
本发明实施例还提供一种薄膜晶体管，该薄膜晶体管可采用上述实施例中任一薄膜晶体管的制备方案制作而成。参考图3，图3为本发明优选实施例中薄膜晶体管的结构示意图。如图3所示，本优选实施例的薄膜晶体管，包括：
基板200；
栅极21，其设置在基板上；
绝缘层22，其设置在基板200及栅极21上，其中，绝缘层22包括位于基板200上表面的第一子绝缘层221和位于栅极21上表面的第二子绝缘层222；
有源层23，其设置在第二子绝缘层222上；
光阻层24，其设置在有源层23两端之间的上表面，以使有源层23的两端露出；
源极251，其设置在有源层23的一端以及第一子绝缘层21上；
漏极252，其设置在有源层23的另一端以及第一子绝缘层上21。
其中，基板200可以为透明的硬性基板或柔性基板，比如，该基板200可以是玻璃、石英、PI层等。
在一些实施例中，该栅极21可通过在该基板200上沉积金属层后涂布厚度均匀的光阻，再经过曝光、显影、刻蚀等工艺制备而成。其中，该金属层可以由铬(Cr)、铬的合金材料或者钼钽(Mo Ta)合金、铝(Al)以及铝合金材料制作，在沉积金属层时，可采用CVD工艺进行沉积。
在一些实施例中，该绝缘层22可以是一层结构，也可以是两层结构。第一层结构可以为SiO、SiNx或AIO。第二层结构一般可采用SiNx制成。
在一些实施例中，有源层23为半导体性质的金属氧化物薄膜。更进一步地，该金属氧化物薄膜的制备材料可为铟镓锌氧化物。
本发明实施例中，光阻层24可由制备有源层23的光阻掩膜制成。具体地，可在基板200上沉积有源材料层后，再整面沉积光阻材料层，其中，光阻材料层的厚度远远大于有源材料层的厚度。通过半曝光工艺对光阻材料层进行图形化处理，即第一子绝缘层221上的光阻材料进行全曝光，对位于第二子绝缘层222上的有源材料层两端上的光阻材料半曝光，而对位于第二子绝缘层222上两端之间的有源材料层上的光阻材料层不曝光，从而在有源材料层上形成阶梯状的光阻材料层图案。通过图案光阻为掩膜对有源材料层进行刻蚀，以形成图案化的有源材料层(即有源层23)。而光阻层24，则可通过等离子去胶工艺对呈阶梯状的光阻材料层图案进行图形化处理，去除第一厚度的光阻材料而得到，同时露出有源层23两端的上表面。该光阻层24则可作为薄膜晶体管的刻蚀阻挡结构(ESL)，进而在源极251和漏极252的制程中，可保证有源层23不会被氧化，以保证其特性。
其中，该源极251和漏极252可以由铬(Cr)、铬的合金材料或者钼钽(Mo Ta)合金、铝(Al)以及铝合金材料制作。
由上可知，该方案对制备有源层的光阻掩膜进行复用，将剩余的光阻薄膜作为源漏电极的刻蚀阻挡结构，不需要额外增加一道光罩工艺以制作刻蚀阻挡结构，有效简化了制作工艺，节约了制作成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括以下步骤：
提供一基板，在该基板上形成栅极；
在该基板上形成绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
在该绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层；
在该有源层上沉积光阻材料层，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度；
对该有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案；
去除第一光阻层，使有源层图案的两端露出，将该有源层图案外表面上保留的第二光阻层作为刻蚀阻挡结构；
在该有源层图案的两端形成源极和漏极。
2.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层的步骤包括：
对位于第一子有源层上表面的光阻材料层进行全曝光，以去除第一子有源层上表面的光阻材料层；对位于第二子有源层两端的光阻材料层进行半曝光，以在第二子有源层的两端上形成具有第一厚度的第一光阻层；对位于第二子有源层上剩余的光阻材料层不曝光，以在第二子有源层上表面形成具有第二厚度的第二光阻层。
3.如权利要求2所述的薄膜晶体管的制作方法，其特征在于，采用半色调掩模板或灰阶色调掩模板对光阻材料层进行曝光处理。
4.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，去除第一光阻层，使有源层图案的两端露出的步骤包括：
对第一光阻层进行灰化处理，去除第一光阻层，以使有源层图案的两端露出。
5.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，在该有源层图案的两端形成源极和漏极的步骤包括：
沉积第一金属层，以覆盖第一子绝缘层、有源层图案露出的两端以及该刻蚀阻挡结构；
对该第一金属层进行图形化处理，去除位于该刻蚀阻挡结构上的第一金属层，以在该有源层图案的两端形成源极和漏极。
6.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述有源层为半导体性质的金属氧化物薄膜。
7.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，该金属氧化物薄膜的制备材料为铟镓锌氧化物。
8.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，在该基板上形成栅极的步骤包括：
在该基板上沉积第二金属层，并涂布厚度均匀的光阻；
通过曝光、显影、刻蚀在该基板上形成栅极。
9.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，该基板为透明玻璃。
10.一种薄膜晶体管，其特征在于，包括：
基板；
栅极，其设置在基板上；
绝缘层，其设置在基板及栅极上，其中，所述绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
有源层，其设置在第二子绝缘层上；
光阻层，其设置在有源层两端之间的上表面，以使有源层的两端露出；
源极，其设置在有源层的一端以及第一子绝缘层上；
漏极，其设置在有源层的另一端以及第一子绝缘层上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710929560.9A CN107706115A (zh) | 2017-10-09 | 2017-10-09 | 一种薄膜晶体管及其制作方法 |
| PCT/CN2017/109512 WO2019071675A1 (zh) | 2017-10-09 | 2017-11-06 | 一种薄膜晶体管及其制作方法 |
| US15/736,393 US20190109237A1 (en) | 2017-10-09 | 2017-11-06 | Thin film transistor and method manufacturing for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710929560.9A CN107706115A (zh) | 2017-10-09 | 2017-10-09 | 一种薄膜晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107706115A true CN107706115A (zh) | 2018-02-16 |
Family
ID=61184722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710929560.9A Pending CN107706115A (zh) | 2017-10-09 | 2017-10-09 | 一种薄膜晶体管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107706115A (zh) |
| WO (1) | WO2019071675A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108508521A (zh) * | 2018-03-30 | 2018-09-07 | 武汉华星光电技术有限公司 | 具有遮光层的偏振光栅及其制作方法、阵列基板、显示面板、显示模组及终端 |
| CN109148303A (zh) * | 2018-07-23 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制备方法 |
| CN111370311A (zh) * | 2020-03-17 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060008955A1 (en) * | 2004-07-12 | 2006-01-12 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, and electro-optical device |
| CN104409413A (zh) * | 2014-11-06 | 2015-03-11 | 京东方科技集团股份有限公司 | 阵列基板制备方法 |
| KR20150068746A (ko) * | 2013-12-12 | 2015-06-22 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이 |
| CN104851910A (zh) * | 2015-04-13 | 2015-08-19 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
| CN105655257A (zh) * | 2016-01-13 | 2016-06-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管结构的制造方法 |
| CN106298523A (zh) * | 2015-05-22 | 2017-01-04 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4896671B2 (ja) * | 2006-11-06 | 2012-03-14 | 三菱電機株式会社 | ハーフトーンマスク及びこれを用いたパターン基板の製造方法 |
| CN105489502B (zh) * | 2016-01-19 | 2018-04-20 | 深圳市华星光电技术有限公司 | 薄膜晶体管结构的制造方法 |
| CN105655359A (zh) * | 2016-03-31 | 2016-06-08 | 武汉华星光电技术有限公司 | Tft基板的制作方法 |
-
2017
- 2017-10-09 CN CN201710929560.9A patent/CN107706115A/zh active Pending
- 2017-11-06 WO PCT/CN2017/109512 patent/WO2019071675A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060008955A1 (en) * | 2004-07-12 | 2006-01-12 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, and electro-optical device |
| KR20150068746A (ko) * | 2013-12-12 | 2015-06-22 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이 |
| CN104409413A (zh) * | 2014-11-06 | 2015-03-11 | 京东方科技集团股份有限公司 | 阵列基板制备方法 |
| CN104851910A (zh) * | 2015-04-13 | 2015-08-19 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
| CN106298523A (zh) * | 2015-05-22 | 2017-01-04 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN105655257A (zh) * | 2016-01-13 | 2016-06-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管结构的制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108508521A (zh) * | 2018-03-30 | 2018-09-07 | 武汉华星光电技术有限公司 | 具有遮光层的偏振光栅及其制作方法、阵列基板、显示面板、显示模组及终端 |
| CN109148303A (zh) * | 2018-07-23 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制备方法 |
| WO2020019364A1 (zh) * | 2018-07-23 | 2020-01-30 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制备方法 |
| CN109148303B (zh) * | 2018-07-23 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制备方法 |
| US11121228B2 (en) | 2018-07-23 | 2021-09-14 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method of thin film transistor |
| CN111370311A (zh) * | 2020-03-17 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN111370311B (zh) * | 2020-03-17 | 2021-08-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019071675A1 (zh) | 2019-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7635616B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| US9523895B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| US8289463B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| EP3054483B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| US20070246707A1 (en) | Thin film transistor liquid crystal display array substrate and manufacturing method thereof | |
| US20080003726A1 (en) | Method for fabricating a thin film transistor for use with a flat panel display device | |
| US20090321740A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| US20080164472A1 (en) | Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof | |
| KR20100126228A (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조방법 | |
| US20090176325A1 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
| US20070264736A1 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| JP5568317B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法 | |
| KR20190077570A (ko) | 어레이 기판, 그 제조 방법 및 표시 장치 | |
| CN102902111B (zh) | 形成透明电极以及制造液晶显示装置的阵列基板的方法 | |
| CN107706115A (zh) | 一种薄膜晶体管及其制作方法 | |
| KR20150084254A (ko) | 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 | |
| US8003451B2 (en) | Method of manufacturing array substrate of liquid crystal display device | |
| US20050142704A1 (en) | Method for fabricating liquid crystal display device | |
| KR101050899B1 (ko) | 액정표시소자 및 그 제조방법 | |
| CN109037348B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| US20070145436A1 (en) | Thin film transistor substrate of liquid crystal display and method for fabricating same | |
| CN106684039B (zh) | 一种阵列基板制造方法及阵列基板 | |
| US20190109237A1 (en) | Thin film transistor and method manufacturing for same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180216 |