JPH04196328A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH04196328A JPH04196328A JP32267990A JP32267990A JPH04196328A JP H04196328 A JPH04196328 A JP H04196328A JP 32267990 A JP32267990 A JP 32267990A JP 32267990 A JP32267990 A JP 32267990A JP H04196328 A JPH04196328 A JP H04196328A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- source
- impurity concentration
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 14
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 20
- 229920005591 polysilicon Polymers 0.000 abstract description 20
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 33
- 150000002500 ions Chemical class 0.000 description 9
- 239000000758 substrate Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
二の発明は電界効果型トランジスタに関する。
[従来の技術]
電界効果型トランジスタには、通常のMO3構造の素子
と比較して、耐圧の向上等を図って高信頼性化した素子
として、LDD(いghtlyDopedDrain)
構造と呼ばれているものがある。従来のこのような電界
効果型トランジスタは、例えば第3図および第4図に示
すように製造されている。
と比較して、耐圧の向上等を図って高信頼性化した素子
として、LDD(いghtlyDopedDrain)
構造と呼ばれているものがある。従来のこのような電界
効果型トランジスタは、例えば第3図および第4図に示
すように製造されている。
すなわち、まず第3図に示すよつに、セラミックなどか
らなる基板1上にポリシリコン層(半導体層)2をパタ
ーン形成し、このポリシリコン層2をゲート絶縁膜3で
覆い、ポリシリコン層2の中央部に対応する部分のゲー
ト絶縁膜3上にフォトレジスト4をパターン形成し、二
の状態で高濃度イオン注入によりフォトレジスト4の両
側におけるポリシリコン層2に不純物濃度の高いnプラ
スまたはnプラスのソース・ドレイン領域2aを形成す
る。この後、フォトレジスト4を除去する。
らなる基板1上にポリシリコン層(半導体層)2をパタ
ーン形成し、このポリシリコン層2をゲート絶縁膜3で
覆い、ポリシリコン層2の中央部に対応する部分のゲー
ト絶縁膜3上にフォトレジスト4をパターン形成し、二
の状態で高濃度イオン注入によりフォトレジスト4の両
側におけるポリシリコン層2に不純物濃度の高いnプラ
スまたはnプラスのソース・ドレイン領域2aを形成す
る。この後、フォトレジスト4を除去する。
次に、第4図に示すように、ポリシリコン層2のチャン
ネル領域2bに対応する部分のゲート絶縁膜3上にゲー
ト電極5をパターン形成し、二の状態で低濃度イオン注
入によりチャンネル領域2bの両側で不純物濃度の高い
ソース・ドレイン領域2aの内側におけるポリシリコン
層2に不純物濃度の低いnマイナスまたはnマイナスの
ソース・ドレイン領域2Cを形成する。この不純物濃度
の低いソース・ドレイン領域2Cは高電界を緩和するた
めの領域であり、これにより通常のMO3構造の素子に
比較して、耐圧の向上等を図って高信頼性化した素子が
得られることになる。
ネル領域2bに対応する部分のゲート絶縁膜3上にゲー
ト電極5をパターン形成し、二の状態で低濃度イオン注
入によりチャンネル領域2bの両側で不純物濃度の高い
ソース・ドレイン領域2aの内側におけるポリシリコン
層2に不純物濃度の低いnマイナスまたはnマイナスの
ソース・ドレイン領域2Cを形成する。この不純物濃度
の低いソース・ドレイン領域2Cは高電界を緩和するた
めの領域であり、これにより通常のMO3構造の素子に
比較して、耐圧の向上等を図って高信頼性化した素子が
得られることになる。
この後、図示していないが、活性化を行ってイオンを拡
散し、次いで層間絶縁膜を形成し、次いでコンタクトホ
ールを形成し、次いでソース・ドレイン電極を形成し、
かくしてLDD)#l造の電界効果型トランジスタが製
造される。
散し、次いで層間絶縁膜を形成し、次いでコンタクトホ
ールを形成し、次いでソース・ドレイン電極を形成し、
かくしてLDD)#l造の電界効果型トランジスタが製
造される。
[発明が解決しようとする課題]
しかじなかCつ、従来のこのような電界効果型トランジ
スタでは、不純物濃度の高いソース・トレイン領域2a
を形成するための高濃度イオン注入工程と不純物濃度の
低いソース・ドレイン領域2Cを形成するための低濃度
イオン注入工程の2回のイオン注入工程を行うことにな
るので、製造工程が複雑でコスト高になるという開運が
あった。
スタでは、不純物濃度の高いソース・トレイン領域2a
を形成するための高濃度イオン注入工程と不純物濃度の
低いソース・ドレイン領域2Cを形成するための低濃度
イオン注入工程の2回のイオン注入工程を行うことにな
るので、製造工程が複雑でコスト高になるという開運が
あった。
この発明は上述の如き事情に鑑みてなされたも・ので、
その目的とするところは、製造工程が簡星てコストダウ
ンを図ることのできる電界効果型l・ランシスタを提供
することにある。
その目的とするところは、製造工程が簡星てコストダウ
ンを図ることのできる電界効果型l・ランシスタを提供
することにある。
[課題を解決するための手段]
この発明は上記課題を解決するために、半導体層上にゲ
ート絶縁膜を形成し、半導体層の中央部に対応する部分
のゲート絶縁膜上に補助ケート絶縁膜を形成し、半導体
層のチャンネル領域に対応する部分の補助ゲート絶縁膜
上に該補助ゲート絶縁膜よりも小さめのゲート絶縁膜を
形成し、]回のイオン注入により半導体層のチャンネル
領域の両側に不純物濃度の低いソース・ドレイン領域を
形成すると共にこれらのソース・トレイン領域の外側に
不純物濃度の高いソース・ドレイン領域を形成したもの
である。
ート絶縁膜を形成し、半導体層の中央部に対応する部分
のゲート絶縁膜上に補助ケート絶縁膜を形成し、半導体
層のチャンネル領域に対応する部分の補助ゲート絶縁膜
上に該補助ゲート絶縁膜よりも小さめのゲート絶縁膜を
形成し、]回のイオン注入により半導体層のチャンネル
領域の両側に不純物濃度の低いソース・ドレイン領域を
形成すると共にこれらのソース・トレイン領域の外側に
不純物濃度の高いソース・ドレイン領域を形成したもの
である。
[作用]
この発明によれば、半導体層のゲート絶縁膜のみに対応
する領域とゲート絶縁膜および補助ゲート絶縁膜が重な
った部分に対応する領域とは、イオンを遮断する膜厚が
異なるから、ドーズ量や加速電圧等のイオン注入条件を
適宜に選定することにより、1回のイオン注入によって
、補助ゲート絶縁膜およびゲート絶縁膜を介して半導体
層にドープされる不純物濃度をゲート絶縁膜のみを介し
て半導体層にドープされる不純物濃度よりも低くするこ
とができる。従って、1回のイオン注入により、半導体
層のチャンネル領域の両側に不純物濃度の低いnマイナ
スまたはnマイナスのソース・ドレイン領域を形成する
と共に、これらのソース・ドレイン領域の外側に不純物
濃度の高いnプラスまたはnプラスのソース・ドレイン
領域を形成することができ、製造工程が簡単でコストダ
ウンを図ることができる。
する領域とゲート絶縁膜および補助ゲート絶縁膜が重な
った部分に対応する領域とは、イオンを遮断する膜厚が
異なるから、ドーズ量や加速電圧等のイオン注入条件を
適宜に選定することにより、1回のイオン注入によって
、補助ゲート絶縁膜およびゲート絶縁膜を介して半導体
層にドープされる不純物濃度をゲート絶縁膜のみを介し
て半導体層にドープされる不純物濃度よりも低くするこ
とができる。従って、1回のイオン注入により、半導体
層のチャンネル領域の両側に不純物濃度の低いnマイナ
スまたはnマイナスのソース・ドレイン領域を形成する
と共に、これらのソース・ドレイン領域の外側に不純物
濃度の高いnプラスまたはnプラスのソース・ドレイン
領域を形成することができ、製造工程が簡単でコストダ
ウンを図ることができる。
[実施例]
以下、実施例につきこの発明の詳細な説明する。
第1図および第2図はそれぞれ二の発明の一実施例にお
ける電界効果型トランジスタの各製造工程を示したもの
である。そこで、これらの図を順に参照しながら、電界
効果型トランジスタの構造についてその製造方法と併せ
説明する。
ける電界効果型トランジスタの各製造工程を示したもの
である。そこで、これらの図を順に参照しながら、電界
効果型トランジスタの構造についてその製造方法と併せ
説明する。
まず、第1図に示すように、セラミック、ガラス、石英
などからなる基板11上にポリシリコン層(半導体層)
〕2をパターン形成し、このポリシリコン層12を酸化
シリコンからなるゲート絶縁膜13で覆い、ポリシリコ
ン層〕2の中央部に対応する部分のゲート絶縁膜13上
に窒化シリコンからなる補助ゲート絶縁膜】4を設け、
この補助ゲート絶縁膜14上の中央部に該補助ゲート絶
縁M14よりも小さめのアルミニウム等からなるゲート
電極15を設ける。
などからなる基板11上にポリシリコン層(半導体層)
〕2をパターン形成し、このポリシリコン層12を酸化
シリコンからなるゲート絶縁膜13で覆い、ポリシリコ
ン層〕2の中央部に対応する部分のゲート絶縁膜13上
に窒化シリコンからなる補助ゲート絶縁膜】4を設け、
この補助ゲート絶縁膜14上の中央部に該補助ゲート絶
縁M14よりも小さめのアルミニウム等からなるゲート
電極15を設ける。
そして、この状態で、ゲート絶縁膜]3と補助ゲート絶
縁膜14の各膜厚を考慮して、ドーズ量や加速電圧等の
イオン注入条件を適宜に選定し、1回のイオン注入を行
う。ポリシリコン層12は、第1図に図示される如く、
中央部がゲート電極15、補助ゲート絶縁膜14および
ゲート絶縁膜13が積層された部分に対応し、中央部面
外側に補助ゲート絶縁膜14およびゲート絶縁膜13に
対応する領域が存在し、さらにその両外側にゲート絶縁
膜13のみに対応する領域が存在する。従って、これら
各膜厚の差に基づくイオンの遮断効率の差により、ポリ
シリコン層12の中央部では、すべてのイオンが遮断さ
れ、中央部の両外側の領域では、イオンの一部が遮断さ
れ、さらにその両外側の領域では、イオンは殆んど遮断
されずにポリシリコン層12にドープされる。このため
、1回のイオン注入により、ポリシリコン層12のチャ
ンネル領域12aの両側に不純物濃度の低いnマイナス
またはpマイナスのソース・ドレイン領域12bが形成
されると共に、これらのソース・ドレイン領域+2bの
外側に不純物濃度の高いnプラスまたはpプラスのソー
ス・ドレイン領域12cが形成される。
縁膜14の各膜厚を考慮して、ドーズ量や加速電圧等の
イオン注入条件を適宜に選定し、1回のイオン注入を行
う。ポリシリコン層12は、第1図に図示される如く、
中央部がゲート電極15、補助ゲート絶縁膜14および
ゲート絶縁膜13が積層された部分に対応し、中央部面
外側に補助ゲート絶縁膜14およびゲート絶縁膜13に
対応する領域が存在し、さらにその両外側にゲート絶縁
膜13のみに対応する領域が存在する。従って、これら
各膜厚の差に基づくイオンの遮断効率の差により、ポリ
シリコン層12の中央部では、すべてのイオンが遮断さ
れ、中央部の両外側の領域では、イオンの一部が遮断さ
れ、さらにその両外側の領域では、イオンは殆んど遮断
されずにポリシリコン層12にドープされる。このため
、1回のイオン注入により、ポリシリコン層12のチャ
ンネル領域12aの両側に不純物濃度の低いnマイナス
またはpマイナスのソース・ドレイン領域12bが形成
されると共に、これらのソース・ドレイン領域+2bの
外側に不純物濃度の高いnプラスまたはpプラスのソー
ス・ドレイン領域12cが形成される。
次に、活性化を行ってイオンを拡散した後、第2図に示
すように、全表面に窒化シリコンからなる層間絶縁膜1
6を形成し、この層間絶縁膜16をエツチングして各不
純物濃度の高いソース・ドレイン領域12cと対応する
部分にコンタクトホール】7をそれぞれ形成し、各コン
タクトホール17を通して各不純物濃度の高いソース・
ドレイン領域12cに接続されるソース・ドレイン電極
18を形成する。かくして、LDD構造の電界効果型ト
ランジスタが製造される。
すように、全表面に窒化シリコンからなる層間絶縁膜1
6を形成し、この層間絶縁膜16をエツチングして各不
純物濃度の高いソース・ドレイン領域12cと対応する
部分にコンタクトホール】7をそれぞれ形成し、各コン
タクトホール17を通して各不純物濃度の高いソース・
ドレイン領域12cに接続されるソース・ドレイン電極
18を形成する。かくして、LDD構造の電界効果型ト
ランジスタが製造される。
このように、この電界効果型トランジスタでは、ポリシ
リコン層12の中央部に対応する部分のゲート絶縁膜1
3上に補助ゲート絶縁膜14を形成し、この補助ゲート
絶縁膜14上にこれより小さめのゲート電極15を形成
したので、1回のイオン注入によって、補助ゲート絶縁
膜14およびゲート絶縁膜13を介してポリシリコン層
12にドープされる不純物濃度をゲート絶縁膜13のみ
を介してポリシリコレ層12にドープされる不純物濃度
よりも低くすることができる。従って、1回のイオン注
入により、ポリシリコン層12のチャンネル領域+2a
の両側に不純物濃度の低いソース・ドレイン領域12b
を形成することができると共に、これらのソース・ドレ
イン領域12bの外側に不純物濃度の高いソース・ドレ
イン領域12Cを形成することができ、製造工程が簡単
でコストダウンを図ることができる。なお、基板11上
にポリシリコン層12ではなく、単結晶シリコン層を形
成した場合も同様である。
リコン層12の中央部に対応する部分のゲート絶縁膜1
3上に補助ゲート絶縁膜14を形成し、この補助ゲート
絶縁膜14上にこれより小さめのゲート電極15を形成
したので、1回のイオン注入によって、補助ゲート絶縁
膜14およびゲート絶縁膜13を介してポリシリコン層
12にドープされる不純物濃度をゲート絶縁膜13のみ
を介してポリシリコレ層12にドープされる不純物濃度
よりも低くすることができる。従って、1回のイオン注
入により、ポリシリコン層12のチャンネル領域+2a
の両側に不純物濃度の低いソース・ドレイン領域12b
を形成することができると共に、これらのソース・ドレ
イン領域12bの外側に不純物濃度の高いソース・ドレ
イン領域12Cを形成することができ、製造工程が簡単
でコストダウンを図ることができる。なお、基板11上
にポリシリコン層12ではなく、単結晶シリコン層を形
成した場合も同様である。
[発明の効果コ
以上説明したように、この発明によれば、半導体層のゲ
ート絶縁膜のみに対応する領域とゲート絶縁膜および補
助ゲート絶縁膜が重なった部分に対応する領域とは、イ
オンを遮断する膜厚が異なるから、ドーズ量や加速電圧
等のイオン注入条件を適宜に選定することにより、1回
のイオン注入によって、補助ゲート絶縁膜およびゲート
絶縁膜を介して半導体層にドープされる不純物濃度をゲ
ート絶縁膜のみを介して半導体層にドープされる不純物
濃度よりも低くすることができ、従って1回のイオン注
入により、半導体層のチャンネル領域の両側に不純物濃
度の低いソース・ドレイン領域を形成することができる
と共に、これらのソース・ドレイン領域の外側に不純物
濃度の高いソース・ドレイン領域を形成することができ
、製造工程が簡単でコストダウンを図ることができる。
ート絶縁膜のみに対応する領域とゲート絶縁膜および補
助ゲート絶縁膜が重なった部分に対応する領域とは、イ
オンを遮断する膜厚が異なるから、ドーズ量や加速電圧
等のイオン注入条件を適宜に選定することにより、1回
のイオン注入によって、補助ゲート絶縁膜およびゲート
絶縁膜を介して半導体層にドープされる不純物濃度をゲ
ート絶縁膜のみを介して半導体層にドープされる不純物
濃度よりも低くすることができ、従って1回のイオン注
入により、半導体層のチャンネル領域の両側に不純物濃
度の低いソース・ドレイン領域を形成することができる
と共に、これらのソース・ドレイン領域の外側に不純物
濃度の高いソース・ドレイン領域を形成することができ
、製造工程が簡単でコストダウンを図ることができる。
第1図および第2図はそれぞれこの発明の一実施例にお
ける電界効果型トランジスタの各製造工程を示す断面図
、第3図および第4図はそれぞれ従来の電界効果型トラ
ンジスタの各製造工程を示す断面図である。 11・・・・基板、]2・・ポリシリコン層、12a・
・・・・・チャンネル領域、12b・・・・・・不純物
濃度の低いソース・ドレイン領域、12c・・・・・・
不純物濃度の高いソース・ドレイン領域、13・−ゲー
ト絶縁膜、14・・・・補助ゲート絶縁膜、15 ・ゲ
ート電極。 特許出願人 カシオ計算機株式会社12a+17ク
ノし←・ 第1図 第2図
ける電界効果型トランジスタの各製造工程を示す断面図
、第3図および第4図はそれぞれ従来の電界効果型トラ
ンジスタの各製造工程を示す断面図である。 11・・・・基板、]2・・ポリシリコン層、12a・
・・・・・チャンネル領域、12b・・・・・・不純物
濃度の低いソース・ドレイン領域、12c・・・・・・
不純物濃度の高いソース・ドレイン領域、13・−ゲー
ト絶縁膜、14・・・・補助ゲート絶縁膜、15 ・ゲ
ート電極。 特許出願人 カシオ計算機株式会社12a+17ク
ノし←・ 第1図 第2図
Claims (1)
- 半導体層上にゲート絶縁膜が形成され、前記半導体層
の中央部に対応する部分の前記ゲート絶縁膜上に補助ゲ
ート絶縁膜が形成され、前記半導体層のチャンネル領域
に対応する部分の前記補助ゲート絶縁膜上に該補助ゲー
ト絶縁膜よりも小さめのゲート電極が形成され、1回の
イオン注入により前記半導体層のチャンネル領域の両側
に不純物濃度の低いソース・ドレイン領域が形成される
と共にこれらのソース・ドレイン領域の外側に不純物濃
度の高いソース・ドレイン領域が形成されてなることを
特徴とする電界効果型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32267990A JPH04196328A (ja) | 1990-11-28 | 1990-11-28 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32267990A JPH04196328A (ja) | 1990-11-28 | 1990-11-28 | 電界効果型トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04196328A true JPH04196328A (ja) | 1992-07-16 |
Family
ID=18146406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32267990A Pending JPH04196328A (ja) | 1990-11-28 | 1990-11-28 | 電界効果型トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04196328A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135462A (ja) * | 1996-10-28 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2003519917A (ja) * | 2000-01-07 | 2003-06-24 | セイコーエプソン株式会社 | 半導体トランジスタ |
JP2007013145A (ja) * | 2005-06-30 | 2007-01-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
US7170138B2 (en) | 1993-10-01 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7414288B2 (en) | 1996-06-04 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
-
1990
- 1990-11-28 JP JP32267990A patent/JPH04196328A/ja active Pending
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6867431B2 (en) * | 1993-09-20 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US7170138B2 (en) | 1993-10-01 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7301209B2 (en) | 1993-10-01 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8928081B2 (en) | 1996-06-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
US7414288B2 (en) | 1996-06-04 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
US8405149B2 (en) | 1996-06-04 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
JPH10135462A (ja) * | 1996-10-28 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
JP2003519917A (ja) * | 2000-01-07 | 2003-06-24 | セイコーエプソン株式会社 | 半導体トランジスタ |
US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2007013145A (ja) * | 2005-06-30 | 2007-01-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2707977B2 (ja) | Mos型半導体装置およびその製造方法 | |
US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
KR970004078A (ko) | 반도체소자 및 그 제조방법 | |
JPH0645603A (ja) | Mos型薄膜トランジスタ | |
JPH04196328A (ja) | 電界効果型トランジスタ | |
JP3528422B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH08288303A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
JPS6116573A (ja) | Mis型半導体装置の製造方法 | |
JPH06177376A (ja) | Mos電界効果半導体装置の製造方法 | |
JPS61154172A (ja) | 半導体装置の製造方法 | |
JP3088556B2 (ja) | 半導体装置の製法 | |
JP2000332255A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3092186B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3116436B2 (ja) | 薄膜トランジスタの製造方法 | |
KR19990026302A (ko) | 박막트랜지스터의 제조방법 | |
JPH11186557A (ja) | 半導体装置及びその製造方法 | |
JPH10209429A (ja) | Tft型半導体装置及びその製造方法 | |
JPH10261795A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
JP2658163B2 (ja) | Mis型半導体装置の製造方法 | |
JPS6314502B2 (ja) | ||
JPS61166154A (ja) | Mis型半導体装置の製造方法 | |
JPH03171673A (ja) | 半導体装置 | |
JPH01145863A (ja) | 半導体装置の製造方法 | |
JPS6254959A (ja) | Mis型半導体装置の製造方法 | |
JPH06151453A (ja) | 高耐圧トランジスタおよびその製造方法 |