JPH08288303A - 縦型電界効果トランジスタ及びその製造方法 - Google Patents
縦型電界効果トランジスタ及びその製造方法Info
- Publication number
- JPH08288303A JPH08288303A JP7085159A JP8515995A JPH08288303A JP H08288303 A JPH08288303 A JP H08288303A JP 7085159 A JP7085159 A JP 7085159A JP 8515995 A JP8515995 A JP 8515995A JP H08288303 A JPH08288303 A JP H08288303A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion region
- film
- epitaxial layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 83
- 238000009792 diffusion process Methods 0.000 claims abstract description 64
- 239000010408 film Substances 0.000 claims description 104
- 238000000034 method Methods 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 40
- 239000011229 interlayer Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Abstract
(57)【要約】
【目的】工程数増加を招くことなく、高速動作化及び低
オン抵抗化を同時に実現することができる縦型電界効果
トランジスタ及びその製造方法を提供する。 【構成】本発明に係る縦型電界効果トランジスタは、一
導電型高濃度のシリコン基板１上に形成された一導電型
低濃度のエピタキシャル層２上にゲート絶縁膜３を介し
たうえでゲート電極４が形成され、このゲート絶縁膜３
が中央部３ａの厚みが厚くて側部３ｂの厚みが薄くなっ
た断面形状を有するものであり、ゲート絶縁膜３の側部
３ｂにおける端側部分直下のエピタキシャル層２内に
は、一導電型高濃度の第１不純物拡散領域５と、該第１
不純物拡散領域５を取り囲む他導電型高濃度の第２不純
物拡散領域６とを形成している一方、同じ側部３ｂにお
ける中央側部分直下のエピタキシャル層２内には、一導
電型高濃度の第３不純物拡散領域１５を第２不純物拡散
領域６と接する状態で形成したものである。
オン抵抗化を同時に実現することができる縦型電界効果
トランジスタ及びその製造方法を提供する。 【構成】本発明に係る縦型電界効果トランジスタは、一
導電型高濃度のシリコン基板１上に形成された一導電型
低濃度のエピタキシャル層２上にゲート絶縁膜３を介し
たうえでゲート電極４が形成され、このゲート絶縁膜３
が中央部３ａの厚みが厚くて側部３ｂの厚みが薄くなっ
た断面形状を有するものであり、ゲート絶縁膜３の側部
３ｂにおける端側部分直下のエピタキシャル層２内に
は、一導電型高濃度の第１不純物拡散領域５と、該第１
不純物拡散領域５を取り囲む他導電型高濃度の第２不純
物拡散領域６とを形成している一方、同じ側部３ｂにお
ける中央側部分直下のエピタキシャル層２内には、一導
電型高濃度の第３不純物拡散領域１５を第２不純物拡散
領域６と接する状態で形成したものである。
Description
【０００１】
【産業上の利用分野】本発明は、電力用デバイスとして
知られる縦型電界効果トランジスタ及びその製造方法に
関する。
知られる縦型電界効果トランジスタ及びその製造方法に
関する。
【０００２】
【従来の技術】従来から、この種の縦型電界効果トラン
ジスタとしては図６及び図７でそれぞれ示すような構造
とされたものがあり、図６でもって第１従来例として示
す縦型電界効果トランジスタは、Ｎ型高濃度（Ｎ+）の
シリコン基板１上にＮ型低濃度（Ｎ-）のエピタキシャ
ル層２が形成され、かつ、このエピタキシャル層２上に
ゲート絶縁膜３を介したうえでゲート電極４が屈曲した
形状で形成されたものとなっている。
ジスタとしては図６及び図７でそれぞれ示すような構造
とされたものがあり、図６でもって第１従来例として示
す縦型電界効果トランジスタは、Ｎ型高濃度（Ｎ+）の
シリコン基板１上にＮ型低濃度（Ｎ-）のエピタキシャ
ル層２が形成され、かつ、このエピタキシャル層２上に
ゲート絶縁膜３を介したうえでゲート電極４が屈曲した
形状で形成されたものとなっている。
【０００３】そして、ここでのゲート絶縁膜３は中央部
３ａの厚みが厚くて側部３ｂの厚みが薄くなった断面形
状を有しており、ゲート絶縁膜３の厚みが薄くなった側
部３ｂにおける端側部分直下のエピタキシャル層２内に
は、ソースとなるＮ+の第１不純物拡散領域５と、この
第１不純物拡散領域５を取り囲むＰ型高濃度（Ｐ+）の
第２不純物拡散領域６との各々が互いに離間して対向す
る位置ごとに形成されている。すなわち、このトランジ
スタは、ゲート絶縁膜３の中央部３ａが厚膜化されてい
るためにゲート容量が低減することになる結果、高速動
作を実現し得るものである。
３ａの厚みが厚くて側部３ｂの厚みが薄くなった断面形
状を有しており、ゲート絶縁膜３の厚みが薄くなった側
部３ｂにおける端側部分直下のエピタキシャル層２内に
は、ソースとなるＮ+の第１不純物拡散領域５と、この
第１不純物拡散領域５を取り囲むＰ型高濃度（Ｐ+）の
第２不純物拡散領域６との各々が互いに離間して対向す
る位置ごとに形成されている。すなわち、このトランジ
スタは、ゲート絶縁膜３の中央部３ａが厚膜化されてい
るためにゲート容量が低減することになる結果、高速動
作を実現し得るものである。
【０００４】一方、図７で示す第２従来例としての縦型
電界効果トランジスタは、Ｎ+のシリコン基板１上にＮ-
のエピタキシャル層２が形成されるとともに、このエピ
タキシャル層２上にゲート絶縁膜７を介したうえでフラ
ット形状のゲート電極８が形成されたものであり、ここ
でのゲート絶縁膜７は同一厚みを有している。そして、
このトランジスタにおけるエピタキシャル層２内にも、
Ｎ+の第１不純物拡散領域５と、これを取り囲むＰ+の第
２不純物拡散領域６との各々が互いに離間した状態で形
成されており、ゲート絶縁膜７直下のエピタキシャル層
２内には第２不純物拡散領域６の各々に接するＮ+の不
純物拡散領域９が形成されている。
電界効果トランジスタは、Ｎ+のシリコン基板１上にＮ-
のエピタキシャル層２が形成されるとともに、このエピ
タキシャル層２上にゲート絶縁膜７を介したうえでフラ
ット形状のゲート電極８が形成されたものであり、ここ
でのゲート絶縁膜７は同一厚みを有している。そして、
このトランジスタにおけるエピタキシャル層２内にも、
Ｎ+の第１不純物拡散領域５と、これを取り囲むＰ+の第
２不純物拡散領域６との各々が互いに離間した状態で形
成されており、ゲート絶縁膜７直下のエピタキシャル層
２内には第２不純物拡散領域６の各々に接するＮ+の不
純物拡散領域９が形成されている。
【０００５】その結果、このトランジスタは、ゲート絶
縁膜７直下に所定深さでＮ+の不純物拡散領域９が設け
られていることにより、低オン抵抗化を実現し得るもの
となる。なお、図６及び図７中の符号１０は層間絶縁
膜、１１はソース電極であり、１２はドレイン電極を示
している。
縁膜７直下に所定深さでＮ+の不純物拡散領域９が設け
られていることにより、低オン抵抗化を実現し得るもの
となる。なお、図６及び図７中の符号１０は層間絶縁
膜、１１はソース電極であり、１２はドレイン電極を示
している。
【０００６】
【発明が解決しようとする課題】ところで、縦型電界効
果トランジスタの高速動作化と低オン抵抗化とは相反す
る特性であり、図６で示したトランジスタでは、高速動
作化が実現可能となる反面、ゲート絶縁膜３直下にＮ-
のエピタキシャル層２が広く存在しているため、低オン
抵抗化を実現することが困難となってしまう。これに対
し、図７で示したトランジスタでは、ゲート絶縁膜７の
厚みが薄いため、ゲート容量の低容量化を実現すること
ができず、高速動作化を図ることが困難となる。
果トランジスタの高速動作化と低オン抵抗化とは相反す
る特性であり、図６で示したトランジスタでは、高速動
作化が実現可能となる反面、ゲート絶縁膜３直下にＮ-
のエピタキシャル層２が広く存在しているため、低オン
抵抗化を実現することが困難となってしまう。これに対
し、図７で示したトランジスタでは、ゲート絶縁膜７の
厚みが薄いため、ゲート容量の低容量化を実現すること
ができず、高速動作化を図ることが困難となる。
【０００７】そこで、これら両方の利点を兼ね備えたト
ランジスタを実現すべく、図８で第３従来例として示す
ような構造、つまり、中央部３ａの厚みが厚くて側部３
ｂの厚みが薄くなった断面形状を有するゲート絶縁膜３
と、このゲート絶縁膜３直下のエピタキシャル層２内に
Ｎ+の不純物拡散領域９が形成された構造を採用するこ
とも考えられているが、このような構造を実現するため
には、他の従来例よりもフォトリソグラフィ技術を多用
する必要があることになる結果、大幅な工程数増加を招
くという不都合が生じる。
ランジスタを実現すべく、図８で第３従来例として示す
ような構造、つまり、中央部３ａの厚みが厚くて側部３
ｂの厚みが薄くなった断面形状を有するゲート絶縁膜３
と、このゲート絶縁膜３直下のエピタキシャル層２内に
Ｎ+の不純物拡散領域９が形成された構造を採用するこ
とも考えられているが、このような構造を実現するため
には、他の従来例よりもフォトリソグラフィ技術を多用
する必要があることになる結果、大幅な工程数増加を招
くという不都合が生じる。
【０００８】本発明は、このような不都合に鑑みて創案
されたものであって、工程数増加を招くことなく、高速
動作化及び低オン抵抗化を同時に実現することができる
縦型電界効果トランジスタ及びその製造方法の提供を目
的としている。
されたものであって、工程数増加を招くことなく、高速
動作化及び低オン抵抗化を同時に実現することができる
縦型電界効果トランジスタ及びその製造方法の提供を目
的としている。
【０００９】
【課題を解決するための手段】本発明に係る縦型電界効
果トランジスタは、一導電型高濃度のシリコン基板上に
形成された一導電型低濃度のエピタキシャル層上にゲー
ト絶縁膜を介したうえでゲート電極が形成され、かつ、
このゲート絶縁膜が中央部の厚みが厚くて側部の厚みが
薄くなった断面形状を有するものであり、ゲート絶縁膜
の側部における端側部分直下のエピタキシャル層内に
は、一導電型高濃度の第１不純物拡散領域と、該第１不
純物拡散領域を取り囲む他導電型高濃度の第２不純物拡
散領域とを形成している一方、ゲート絶縁膜の側部にお
ける中央側部分直下のエピタキシャル層内には、一導電
型高濃度の第３不純物拡散領域を第２不純物拡散領域と
接する状態で形成している構造を特徴とするものであ
る。
果トランジスタは、一導電型高濃度のシリコン基板上に
形成された一導電型低濃度のエピタキシャル層上にゲー
ト絶縁膜を介したうえでゲート電極が形成され、かつ、
このゲート絶縁膜が中央部の厚みが厚くて側部の厚みが
薄くなった断面形状を有するものであり、ゲート絶縁膜
の側部における端側部分直下のエピタキシャル層内に
は、一導電型高濃度の第１不純物拡散領域と、該第１不
純物拡散領域を取り囲む他導電型高濃度の第２不純物拡
散領域とを形成している一方、ゲート絶縁膜の側部にお
ける中央側部分直下のエピタキシャル層内には、一導電
型高濃度の第３不純物拡散領域を第２不純物拡散領域と
接する状態で形成している構造を特徴とするものであ
る。
【００１０】そして、本発明に係る製造方法は、一導電
型高濃度のシリコン基板上に一導電型低濃度のエピタキ
シャル層を形成し、かつ、該エピタキシャル層上に酸化
膜を形成したうえでのパターニングを行った後、パター
ニングされた酸化膜をマスクとしてエピタキシャル層内
の互いに離間した対向位置ごとに他導電型高濃度の不純
物領域を形成する工程と、厚みの厚い酸化膜を形成し、
かつ、他導電型高濃度の不純物領域上及びこれら不純物
領域間の中央部上に厚膜部分をそれぞれ残す一方で厚膜
部分同士間には薄膜部分を形成する酸化膜のパターニン
グを行った後、パターニングされた酸化膜をマスクとし
て酸化膜の薄膜部分直下のエピタキシャル層内に一導電
型の不純物を注入する工程と、酸化膜上に導電膜を形成
する工程とからなる前段プロセスと、酸化膜の厚膜部分
及び該厚膜部分と連続する薄膜部分の一端側、並びに、
これら上に形成された導電膜とを残すパターニングを行
った後、これら上に残ったレジスト層をマスクとして他
導電型の不純物をエピタキシャル層内に注入する工程
と、熱拡散処理を行って第２不純物拡散領域と第３不純
物拡散領域とを同時に形成する工程と、残った酸化膜及
び導電膜をマスクとしたうえで第２不純物拡散領域内に
一導電型高濃度の第１不純物拡散領域を形成した後、第
２不純物拡散領域上に残った酸化膜の厚膜部分を除去す
る工程とからなる後段プロセスとを含むことを特徴とし
ている。
型高濃度のシリコン基板上に一導電型低濃度のエピタキ
シャル層を形成し、かつ、該エピタキシャル層上に酸化
膜を形成したうえでのパターニングを行った後、パター
ニングされた酸化膜をマスクとしてエピタキシャル層内
の互いに離間した対向位置ごとに他導電型高濃度の不純
物領域を形成する工程と、厚みの厚い酸化膜を形成し、
かつ、他導電型高濃度の不純物領域上及びこれら不純物
領域間の中央部上に厚膜部分をそれぞれ残す一方で厚膜
部分同士間には薄膜部分を形成する酸化膜のパターニン
グを行った後、パターニングされた酸化膜をマスクとし
て酸化膜の薄膜部分直下のエピタキシャル層内に一導電
型の不純物を注入する工程と、酸化膜上に導電膜を形成
する工程とからなる前段プロセスと、酸化膜の厚膜部分
及び該厚膜部分と連続する薄膜部分の一端側、並びに、
これら上に形成された導電膜とを残すパターニングを行
った後、これら上に残ったレジスト層をマスクとして他
導電型の不純物をエピタキシャル層内に注入する工程
と、熱拡散処理を行って第２不純物拡散領域と第３不純
物拡散領域とを同時に形成する工程と、残った酸化膜及
び導電膜をマスクとしたうえで第２不純物拡散領域内に
一導電型高濃度の第１不純物拡散領域を形成した後、第
２不純物拡散領域上に残った酸化膜の厚膜部分を除去す
る工程とからなる後段プロセスとを含むことを特徴とし
ている。
【００１１】
【作用】上記した構造によれば、中央部の厚みが厚くて
側部の厚みが薄くなった断面形状を有するゲート絶縁膜
がエピタキシャル層上に形成されており、かつ、ゲート
絶縁膜の厚みが薄くなった側部における中央側部分直下
のエピタキシャル層内には、このエピタキシャル層と同
一導電型で高濃度の第３不純物拡散領域を形成している
ので、ゲート容量の低減による高速動作化を図ると同時
に、低オン抵抗化を図ることが可能となる。また、上記
した製造方法によれば、工程数増加を招くことなく、容
易に上記構造のトランジスタを製造することが可能とな
る。
側部の厚みが薄くなった断面形状を有するゲート絶縁膜
がエピタキシャル層上に形成されており、かつ、ゲート
絶縁膜の厚みが薄くなった側部における中央側部分直下
のエピタキシャル層内には、このエピタキシャル層と同
一導電型で高濃度の第３不純物拡散領域を形成している
ので、ゲート容量の低減による高速動作化を図ると同時
に、低オン抵抗化を図ることが可能となる。また、上記
した製造方法によれば、工程数増加を招くことなく、容
易に上記構造のトランジスタを製造することが可能とな
る。
【００１２】
【実施例】以下、本発明に係る縦型電界効果トランジス
タ及びその製造方法の実施例を図面に基づいて説明す
る。
タ及びその製造方法の実施例を図面に基づいて説明す
る。
【００１３】図１は本実施例に係る縦型電界効果トラン
ジスタの概略構造を示す断面図、図２は本実施例に係る
トランジスタの前段プロセスにおける製造手順を示す工
程断面図であり、図３は該トランジスタの後段プロセス
における製造手順を示す工程断面図である。なお、図１
ないし図３において、従来例を示す図６ないし図８と互
いに同一もしくは相当する部品、部分には同一符号を付
している。また、本実施例では縦型電界効果トランジス
タがＮチャネル型であるとして説明するが、Ｐチャネル
型のトランジスタであっても同様となることは勿論であ
る。
ジスタの概略構造を示す断面図、図２は本実施例に係る
トランジスタの前段プロセスにおける製造手順を示す工
程断面図であり、図３は該トランジスタの後段プロセス
における製造手順を示す工程断面図である。なお、図１
ないし図３において、従来例を示す図６ないし図８と互
いに同一もしくは相当する部品、部分には同一符号を付
している。また、本実施例では縦型電界効果トランジス
タがＮチャネル型であるとして説明するが、Ｐチャネル
型のトランジスタであっても同様となることは勿論であ
る。
【００１４】本実施例に係る縦型電界効果トランジスタ
は、図１で簡略化して示すように、Ｎ型高濃度（Ｎ+）
のシリコン基板１上にＮ型低濃度（Ｎ-）のエピタキシ
ャル層２が形成されているとともに、このエピタキシャ
ル層２上にゲート絶縁膜３を介したうえでゲート電極４
が屈曲した形状で形成されたものである。そして、この
トランジスタが具備するゲート絶縁膜３は中央部３ａの
厚みが厚くて側部３ｂの厚みが薄くなった断面形状を有
しており、ゲート絶縁膜３の側部３ｂにおける端側部分
直下のエピタキシャル層２内には、ソースとなるＮ+の
第１不純物拡散領域５と、この第１不純物拡散領域５を
取り囲むＰ型高濃度（Ｐ+）の第２不純物拡散領域６と
の各々が互いに離間した対向位置ごとに形成されてい
る。
は、図１で簡略化して示すように、Ｎ型高濃度（Ｎ+）
のシリコン基板１上にＮ型低濃度（Ｎ-）のエピタキシ
ャル層２が形成されているとともに、このエピタキシャ
ル層２上にゲート絶縁膜３を介したうえでゲート電極４
が屈曲した形状で形成されたものである。そして、この
トランジスタが具備するゲート絶縁膜３は中央部３ａの
厚みが厚くて側部３ｂの厚みが薄くなった断面形状を有
しており、ゲート絶縁膜３の側部３ｂにおける端側部分
直下のエピタキシャル層２内には、ソースとなるＮ+の
第１不純物拡散領域５と、この第１不純物拡散領域５を
取り囲むＰ型高濃度（Ｐ+）の第２不純物拡散領域６と
の各々が互いに離間した対向位置ごとに形成されてい
る。
【００１５】また、この際、ゲート絶縁膜３の側部３ｂ
における中央側部分直下のエピタキシャル層２内にはＮ
+となった第３不純物拡散領域１５の各々が互いに離間
して形成されており、各第３不純物拡散領域１５はＰ+
の第２不純物拡散領域６のそれぞれと接する状態となっ
ている。つまり、この実施例に係るトランジスタは、ゲ
ート絶縁膜３の厚みが厚い中央部３ａ直下にＮ-のエピ
タキシャル層２が存在し、かつ、ゲート絶縁膜３の厚み
が薄くなった側部３ｂの中央側部分直下にＮ+の第３不
純物拡散領域１５が存在する構成とされており、これら
第３不純物拡散領域１５の各々がＮ-のエピタキシャル
層２を介したうえで対向配置された構造を有しているこ
とになる。そして、このようなトランジスタ構造が、図
８で示した第３従来例であるところの縦型電界効果トラ
ンジスタの構造と似通っていることは明らかである。な
お、図１中の符号１０は層間絶縁膜、１１はソース電極
であり、１２はドレイン電極である。
における中央側部分直下のエピタキシャル層２内にはＮ
+となった第３不純物拡散領域１５の各々が互いに離間
して形成されており、各第３不純物拡散領域１５はＰ+
の第２不純物拡散領域６のそれぞれと接する状態となっ
ている。つまり、この実施例に係るトランジスタは、ゲ
ート絶縁膜３の厚みが厚い中央部３ａ直下にＮ-のエピ
タキシャル層２が存在し、かつ、ゲート絶縁膜３の厚み
が薄くなった側部３ｂの中央側部分直下にＮ+の第３不
純物拡散領域１５が存在する構成とされており、これら
第３不純物拡散領域１５の各々がＮ-のエピタキシャル
層２を介したうえで対向配置された構造を有しているこ
とになる。そして、このようなトランジスタ構造が、図
８で示した第３従来例であるところの縦型電界効果トラ
ンジスタの構造と似通っていることは明らかである。な
お、図１中の符号１０は層間絶縁膜、１１はソース電極
であり、１２はドレイン電極である。
【００１６】次に、本実施例に係る縦型電界効果トラン
ジスタの製造手順を、前段プロセスを示す図２と、前段
プロセスに引き続いて実行される後段プロセスを示す図
３とに基づいて説明する。
ジスタの製造手順を、前段プロセスを示す図２と、前段
プロセスに引き続いて実行される後段プロセスを示す図
３とに基づいて説明する。
【００１７】まず、図２（ａ）で示すように、Ｎ+のシ
リコン基板１上にＮ-のエピタキシャル層２を形成し、
かつ、このエピタキシャル層２上に所定厚みの酸化膜１
６を形成する。そして、フォトリソグラフィ技術を利用
して酸化膜１６のパターニングを行った後、パターニン
グされた酸化膜１６をマスクとしたうえでのＰ型不純物
のイオン注入または拡散を行ってエピタキシャル層２内
におけるセル範囲の互いに離間した対向位置ごと、すな
わち、酸化膜１６に形成された薄膜部分１６ａ直下にＰ
+の不純物領域１７を形成する。なお、この酸化膜１６
の薄膜部分１６ａは、酸化膜１６の開口窓形成を行った
うえで再度形成されたものである。次に、酸化膜１６の
膜厚を厚くすることにより、厚みの厚い酸化膜１６を形
成する。
リコン基板１上にＮ-のエピタキシャル層２を形成し、
かつ、このエピタキシャル層２上に所定厚みの酸化膜１
６を形成する。そして、フォトリソグラフィ技術を利用
して酸化膜１６のパターニングを行った後、パターニン
グされた酸化膜１６をマスクとしたうえでのＰ型不純物
のイオン注入または拡散を行ってエピタキシャル層２内
におけるセル範囲の互いに離間した対向位置ごと、すな
わち、酸化膜１６に形成された薄膜部分１６ａ直下にＰ
+の不純物領域１７を形成する。なお、この酸化膜１６
の薄膜部分１６ａは、酸化膜１６の開口窓形成を行った
うえで再度形成されたものである。次に、酸化膜１６の
膜厚を厚くすることにより、厚みの厚い酸化膜１６を形
成する。
【００１８】引き続き、図２（ｂ）で示すように、厚み
の厚くなった酸化膜１６のパターニングを行うことによ
り、Ｐ+の不純物領域１７上及びこれら不純物領域１７
間の中央部上に酸化膜１６の厚膜部分１６ｂをそれぞれ
残す一方で、厚膜部分１６ｂ同士間には薄膜部分１６ｃ
を形成する。その後、パターニングされた酸化膜１６を
マスクとしたうえ、酸化膜１６の薄膜部分１６ｃ直下の
エピタキシャル層２内にＮ型不純物をイオン注入する
（図中では、注入されたＮ型不純物を×印で示してい
る）。そして、図２（ｃ）で示すように、パターニング
された酸化膜１６上に所定厚みとされたポリシリコンな
どからなる導電膜１９を全面的に形成する。さらに、図
３（ａ）で示すように、フォトリソグラフィ技術を用い
ることにより、酸化膜１６の厚膜部分１６ｂ及び厚膜部
分１６ｂと連続する薄膜部分１６ｃの一端側、並びに、
これら上に形成された導電膜１９とを残すパターニン
グ、つまり、ゲート絶縁膜３及びゲート電極４を形成す
るためのパターニングを行った後、これら上に残ったレ
ジスト層１８をマスクとしたうえでＰ型不純物をエピタ
キシャル層２内にイオン注入する（図中では、注入され
たＰ型不純物を△印で示している）。その後、残ってい
たレジスト層１８を除去したうえでの熱拡散処理を行う
と、図３（ｂ）で示すように、エピタキシャル層２内に
注入されていたＮ型及びＰ型の不純物がそれぞれ拡散す
る結果、Ｐ+の第２不純物拡散領域６とＮ+の第３不純物
拡散領域１５とが同時に形成される。引き続き、所定厚
みの酸化膜を形成したうえでのパターニングを行うこと
により、残った導電膜１９（ゲート電極４）上に層間絶
縁膜１０を形成する。
の厚くなった酸化膜１６のパターニングを行うことによ
り、Ｐ+の不純物領域１７上及びこれら不純物領域１７
間の中央部上に酸化膜１６の厚膜部分１６ｂをそれぞれ
残す一方で、厚膜部分１６ｂ同士間には薄膜部分１６ｃ
を形成する。その後、パターニングされた酸化膜１６を
マスクとしたうえ、酸化膜１６の薄膜部分１６ｃ直下の
エピタキシャル層２内にＮ型不純物をイオン注入する
（図中では、注入されたＮ型不純物を×印で示してい
る）。そして、図２（ｃ）で示すように、パターニング
された酸化膜１６上に所定厚みとされたポリシリコンな
どからなる導電膜１９を全面的に形成する。さらに、図
３（ａ）で示すように、フォトリソグラフィ技術を用い
ることにより、酸化膜１６の厚膜部分１６ｂ及び厚膜部
分１６ｂと連続する薄膜部分１６ｃの一端側、並びに、
これら上に形成された導電膜１９とを残すパターニン
グ、つまり、ゲート絶縁膜３及びゲート電極４を形成す
るためのパターニングを行った後、これら上に残ったレ
ジスト層１８をマスクとしたうえでＰ型不純物をエピタ
キシャル層２内にイオン注入する（図中では、注入され
たＰ型不純物を△印で示している）。その後、残ってい
たレジスト層１８を除去したうえでの熱拡散処理を行う
と、図３（ｂ）で示すように、エピタキシャル層２内に
注入されていたＮ型及びＰ型の不純物がそれぞれ拡散す
る結果、Ｐ+の第２不純物拡散領域６とＮ+の第３不純物
拡散領域１５とが同時に形成される。引き続き、所定厚
みの酸化膜を形成したうえでのパターニングを行うこと
により、残った導電膜１９（ゲート電極４）上に層間絶
縁膜１０を形成する。
【００１９】その後、図３（ｃ）で示すように、層間絶
縁膜１０で覆われた酸化膜１６及び導電膜１９をマスク
として第２不純物拡散領域６内にＮ型の不純物をイオン
注入したうえ、熱拡散処理によって第２不純物拡散領域
６内にＮ+の第１不純物拡散領域５を形成する。さら
に、エピタキシャル層２内の第２不純物拡散領域６上に
残っていた酸化膜１６の厚膜部分１６ｂを除去したうえ
でソース電極１１及びドレイン電極１２を形成すると、
図１で示した構造の縦型電界効果トランジスタが完成す
る。そして、以上説明した工程からなる本実施例に係る
製造方法においては、前述した従来例の場合と比べてフ
ォトリソグラフィ技術の適用頻度が増えることなく、図
１の構造を有する縦型電界効果トランジスタが構成され
たことになる。
縁膜１０で覆われた酸化膜１６及び導電膜１９をマスク
として第２不純物拡散領域６内にＮ型の不純物をイオン
注入したうえ、熱拡散処理によって第２不純物拡散領域
６内にＮ+の第１不純物拡散領域５を形成する。さら
に、エピタキシャル層２内の第２不純物拡散領域６上に
残っていた酸化膜１６の厚膜部分１６ｂを除去したうえ
でソース電極１１及びドレイン電極１２を形成すると、
図１で示した構造の縦型電界効果トランジスタが完成す
る。そして、以上説明した工程からなる本実施例に係る
製造方法においては、前述した従来例の場合と比べてフ
ォトリソグラフィ技術の適用頻度が増えることなく、図
１の構造を有する縦型電界効果トランジスタが構成され
たことになる。
【００２０】ところで、本発明の発明者らがシュミレー
ションによって検討してみた結果によれば、本実施例に
係る縦型電界効果トランジスタでは、ゲート絶縁膜３の
中央部３ａが厚膜化されているのでゲート容量の低減に
伴う高速動作化を実現し得ると同時に、ゲート絶縁膜３
の側部３ｂにおける中央側部分直下にＮ+の第３不純物
拡散領域１５が形成されているために低オン抵抗化をも
実現し得ることが確認されている。なお、このシュミレ
ーションにおいては、セル幅が３７μｍでセル厚みが１
μｍであるとともに、ゲート絶縁膜３（ゲート電極４）
の総幅が１７μｍであり、ゲート絶縁膜３における中央
部３ａの厚みが３５００オングストローム、側部３ｂの
厚みが１０００オングストロームであることを条件とし
ている。
ションによって検討してみた結果によれば、本実施例に
係る縦型電界効果トランジスタでは、ゲート絶縁膜３の
中央部３ａが厚膜化されているのでゲート容量の低減に
伴う高速動作化を実現し得ると同時に、ゲート絶縁膜３
の側部３ｂにおける中央側部分直下にＮ+の第３不純物
拡散領域１５が形成されているために低オン抵抗化をも
実現し得ることが確認されている。なお、このシュミレ
ーションにおいては、セル幅が３７μｍでセル厚みが１
μｍであるとともに、ゲート絶縁膜３（ゲート電極４）
の総幅が１７μｍであり、ゲート絶縁膜３における中央
部３ａの厚みが３５００オングストローム、側部３ｂの
厚みが１０００オングストロームであることを条件とし
ている。
【００２１】さらに、この際の検討結果によっては、ゲ
ート絶縁膜３の厚膜化幅とゲート容量との関係が図４の
説明図で示すようになり、また、厚膜化幅とオン抵抗と
の関係が図５の説明図で示すようになることも分かって
いる。そこで、これらの図で示された検討結果を利用す
るならば、ゲート絶縁膜３の中央部３ａの幅のみに変更
する、つまりは、工程を変更せずにマスクを変更するだ
けの手立てにより、ゲート絶縁膜３の厚膜化によるゲー
ト容量の低減と、第３不純物拡散領域１５によるオン抵
抗の低減との割合を制御し得ることになり、用途に応じ
た特性を有する縦型電界効果トランジスタの提供が可能
となる。なお、ここでは説明を省略するが、第３不純物
拡散領域１５における不純物の濃度を調整することによ
り、縦型電界効果トランジスタの有する耐圧特性を向上
させることも可能である。
ート絶縁膜３の厚膜化幅とゲート容量との関係が図４の
説明図で示すようになり、また、厚膜化幅とオン抵抗と
の関係が図５の説明図で示すようになることも分かって
いる。そこで、これらの図で示された検討結果を利用す
るならば、ゲート絶縁膜３の中央部３ａの幅のみに変更
する、つまりは、工程を変更せずにマスクを変更するだ
けの手立てにより、ゲート絶縁膜３の厚膜化によるゲー
ト容量の低減と、第３不純物拡散領域１５によるオン抵
抗の低減との割合を制御し得ることになり、用途に応じ
た特性を有する縦型電界効果トランジスタの提供が可能
となる。なお、ここでは説明を省略するが、第３不純物
拡散領域１５における不純物の濃度を調整することによ
り、縦型電界効果トランジスタの有する耐圧特性を向上
させることも可能である。
【００２２】
【発明の効果】以上説明したように、本発明に係る縦型
電界効果トランジスタによれば、中央部の厚みが厚くて
側部の厚みが薄くなった断面形状を有するゲート絶縁膜
がエピタキシャル層上に形成され、かつ、ゲート絶縁膜
の厚みが薄くなった側部における中央側部分直下のエピ
タキシャル層内には、このエピタキシャル層と同一導電
型で高濃度の第３不純物拡散領域を形成している結果、
ゲート容量の低減による高速動作化を図るとともに、低
オン抵抗化を図ることができる。また、本発明に係る製
造方法によれば、工程数増加を招くことなく、容易に上
記構造を有する縦型電界効果トランジスタを製造するこ
とが可能になるという効果が得られる。
電界効果トランジスタによれば、中央部の厚みが厚くて
側部の厚みが薄くなった断面形状を有するゲート絶縁膜
がエピタキシャル層上に形成され、かつ、ゲート絶縁膜
の厚みが薄くなった側部における中央側部分直下のエピ
タキシャル層内には、このエピタキシャル層と同一導電
型で高濃度の第３不純物拡散領域を形成している結果、
ゲート容量の低減による高速動作化を図るとともに、低
オン抵抗化を図ることができる。また、本発明に係る製
造方法によれば、工程数増加を招くことなく、容易に上
記構造を有する縦型電界効果トランジスタを製造するこ
とが可能になるという効果が得られる。
【図１】本実施例に係る縦型電界効果トランジスタの概
略構造を示す断面図である。
略構造を示す断面図である。
【図２】本実施例に係る縦型電界効果トランジスタの前
段プロセスにおける製造手順を示す工程断面図である。
段プロセスにおける製造手順を示す工程断面図である。
【図３】本実施例に係る縦型電界効果トランジスタの後
段プロセスにおける製造手順を示す工程断面図である。
段プロセスにおける製造手順を示す工程断面図である。
【図４】厚膜化幅とゲート容量との関係を示す説明図で
ある。
ある。
【図５】厚膜化幅とオン抵抗との関係を示す説明図であ
る。
る。
【図６】第１従来例に係る縦型電界効果トランジスタの
概略構造を示す断面図である。
概略構造を示す断面図である。
【図７】第２従来例に係る縦型電界効果トランジスタの
概略構造を示す断面図である。
概略構造を示す断面図である。
【図８】第３従来例に係る縦型電界効果トランジスタの
概略構造を示す断面図である。
概略構造を示す断面図である。
１ シリコン基板 ２ エピタキシャル層 ３ ゲート絶縁膜 ３ａ 中央部 ３ｂ 側部 ４ ゲート電極 ５ 第１不純物拡散領域 ６ 第２不純物拡散領域 １５ 第３不純物拡散領域
Claims (2)
- 【請求項１】一導電型高濃度のシリコン基板上に形成さ
れた一導電型低濃度のエピタキシャル層上にはゲート絶
縁膜を介したうえでゲート電極が形成されており、ゲー
ト絶縁膜は中央部の厚みが厚くて側部の厚みが薄くなっ
た断面形状を有するものである縦型電界効果トランジス
タであって、 ゲート絶縁膜の側部における端側部分直下のエピタキシ
ャル層内には、一導電型高濃度の第１不純物拡散領域
と、該第１不純物拡散領域を取り囲む他導電型高濃度の
第２不純物拡散領域とを形成している一方、 ゲート絶縁膜の側部における中央側部分直下のエピタキ
シャル層内には、一導電型高濃度の第３不純物拡散領域
を第２不純物拡散領域と接する状態で形成していること
を特徴とする縦型電界効果トランジスタ。 - 【請求項２】一導電型高濃度のシリコン基板上に一導電
型低濃度のエピタキシャル層を形成し、かつ、該エピタ
キシャル層上に酸化膜を形成したうえでのパターニング
を行った後、パターニングされた酸化膜をマスクとして
エピタキシャル層内の互いに離間した対向位置ごとに他
導電型高濃度の不純物領域を形成する工程と、 厚みの厚い酸化膜を形成し、かつ、他導電型高濃度の不
純物領域上及びこれら不純物領域間の中央部上に厚膜部
分をそれぞれ残す一方で厚膜部分同士間には薄膜部分を
形成する酸化膜のパターニングを行った後、パターニン
グされた酸化膜をマスクとして酸化膜の薄膜部分直下の
エピタキシャル層内に一導電型の不純物を注入する工程
と、 酸化膜上に導電膜を形成する工程と、 酸化膜の厚膜部分及び該厚膜部分と連続する薄膜部分の
一端側、並びに、これら上に形成された導電膜とを残す
パターニングを行った後、これら上に残ったレジスト層
をマスクとして他導電型の不純物をエピタキシャル層内
に注入する工程と、 熱拡散処理を行って第２不純物拡散領域と第３不純物拡
散領域とを同時に形成する工程と、 残った酸化膜及び導電膜をマスクとしたうえで第２不純
物拡散領域内に一導電型高濃度の第１不純物拡散領域を
形成した後、第２不純物拡散領域上に残った酸化膜の厚
膜部分を除去する工程とを含むことを特徴とする縦型電
界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08515995A JP3170610B2 (ja) | 1995-04-11 | 1995-04-11 | 縦型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08515995A JP3170610B2 (ja) | 1995-04-11 | 1995-04-11 | 縦型電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288303A true JPH08288303A (ja) | 1996-11-01 |
| JP3170610B2 JP3170610B2 (ja) | 2001-05-28 |
Family
ID=13850899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08515995A Expired - Fee Related JP3170610B2 (ja) | 1995-04-11 | 1995-04-11 | 縦型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3170610B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008081225A1 (en) * | 2007-01-04 | 2008-07-10 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming a semiconductor device |
| DE102008015690A1 (de) | 2007-09-14 | 2009-04-02 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| JP2011204711A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2014107420A (ja) * | 2012-11-28 | 2014-06-09 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| WO2015033406A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社日立製作所 | 半導体装置およびその製造方法、電力変換装置ならびに鉄道車両 |
| JP2015061018A (ja) * | 2013-09-20 | 2015-03-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN106409915A (zh) * | 2016-11-25 | 2017-02-15 | 东莞市联洲知识产权运营管理有限公司 | 一种垂直双扩散金属氧化物半导体场效应晶体管 |
| JP2020031133A (ja) * | 2018-08-22 | 2020-02-27 | トヨタ自動車株式会社 | スイッチング素子 |
-
1995
- 1995-04-11 JP JP08515995A patent/JP3170610B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008081225A1 (en) * | 2007-01-04 | 2008-07-10 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming a semiconductor device |
| US8217448B2 (en) | 2007-01-04 | 2012-07-10 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming a semiconductor device |
| TWI456695B (zh) * | 2007-01-04 | 2014-10-11 | Freescale Semiconductor Inc | 半導體裝置及其形成之方法 |
| DE102008015690A1 (de) | 2007-09-14 | 2009-04-02 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| US7741655B2 (en) | 2007-09-14 | 2010-06-22 | Mitsubishi Electric Corporation | Semiconductor device |
| DE102008015690B4 (de) * | 2007-09-14 | 2012-12-13 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| JP2011204711A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2014107420A (ja) * | 2012-11-28 | 2014-06-09 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| WO2015033406A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社日立製作所 | 半導体装置およびその製造方法、電力変換装置ならびに鉄道車両 |
| JP2015061018A (ja) * | 2013-09-20 | 2015-03-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN106409915A (zh) * | 2016-11-25 | 2017-02-15 | 东莞市联洲知识产权运营管理有限公司 | 一种垂直双扩散金属氧化物半导体场效应晶体管 |
| JP2020031133A (ja) * | 2018-08-22 | 2020-02-27 | トヨタ自動車株式会社 | スイッチング素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3170610B2 (ja) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| JPH11121739A (ja) | 半導体装置及びその製造方法 | |
| JPH08264766A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0878672A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| KR100377130B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3170610B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH0851207A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JP2673384B2 (ja) | 半導体装置およびその製造方法 | |
| KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH06177376A (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| JP3394562B2 (ja) | Ｍｏｓｆｅｔ製造方法 | |
| KR20050108201A (ko) | 고전압 트랜지스터 제조방법 | |
| JPS621276A (ja) | Ｍｏｓ型半導体装置 | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| KR100390153B1 (ko) | 반도체소자및그반도체소자의제조방법 | |
| JPH06163890A (ja) | 半導体装置の製造方法 | |
| JP2002289845A (ja) | 半導体装置の製造方法 | |
| KR0172256B1 (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH10275912A (ja) | 半導体装置及びその製造方法 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 | |
| KR100194655B1 (ko) | 반도체 장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |