JP2007013145A - 薄膜トランジスタ基板及びその製造方法 - Google Patents
薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007013145A JP2007013145A JP2006174684A JP2006174684A JP2007013145A JP 2007013145 A JP2007013145 A JP 2007013145A JP 2006174684 A JP2006174684 A JP 2006174684A JP 2006174684 A JP2006174684 A JP 2006174684A JP 2007013145 A JP2007013145 A JP 2007013145A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- region
- gate
- transistor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 133
- 239000010409 thin film Substances 0.000 title claims abstract description 133
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 318
- 239000010410 layer Substances 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 239000011229 interlayer Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims description 44
- 150000002500 ions Chemical class 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 238000003860 storage Methods 0.000 description 16
- 230000000903 blocking effect Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】基板;その上に形成された、チャネル領域、その両側にそれぞれ隣接した低濃度ドーピング領域、それに各々隣接したソース及びドレーン領域を含む半導体層;そのチャネル領域上に形成されたゲート電極;半導体層とゲート電極との間に形成された第1のゲート絶縁膜;第1のゲート絶縁膜とゲート電極の間に形成された、低濃度ドーピング領域と、ソース及びドレーン領域と境界部に各々実質的に整列される第1及び第2の側壁を備える第2のゲート絶縁膜;ゲート電極、第1及び第2のゲート絶縁膜上に形成された層間絶縁膜;その上に形成され、層間絶縁膜の第1及び第2のコンタクトホールを通じて各々ソース及びドレーン領域と電気的に連結されるソース及びドレーン電極;を含む。
【選択図】図3
Description
薄膜トランジスタは、ゲート線を通じて伝達される走査信号に応じて、データ線を通じて伝達される画像信号を画素電極に伝達又は遮断するスイッチング素子である。
多結晶珪素薄膜トランジスタの場合、ゲート電極が半導体層の上部に設けられるトップゲート方式が主に用いられる。
そこで半導体層のチャネル領域とソース領域及びドレーン領域の間に低濃度ドーピング領域を形成することが好ましい。
しかしながら、一回のフォトエッチング工程において、二つの導電膜を異なるパターンに形成しなければならないなど工程が複雑であり、低濃度ドーピング領域の幅を精度よく限定し難い。
また、それにより工程時間が長くなり製造収率が低下する。
しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものである。
即ち、本実施形態は単に、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものである。
従って、本発明の権利範囲は、本実施形態ではなく特許請求の範囲の記載に基づいて決められなければならない。
なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
図1は、本発明の第1の実施形態による薄膜トランジスタ基板の概略構成図である。
薄膜トランジスタ基板は、図1に示されているように、画素部10と、ゲート駆動部20及びデータ駆動部30と、を含む。
そして、スイッチング素子(M)は三端子素子として、制御端子はゲート線(G1〜Gn)に連結されており、入力端子はデータ線(D1〜Dm)に連結されており、出力端子は液晶キャパシタ(Clc)及びストレージキャパシタ(Cst)の一つの端子に連結されている。
液晶キャパシタ(Clc)は、スイッチング素子(M)の出力端子と共通電極(図示せず)との間に連結され、ストレージキャパシタ(Cst)はスイッチング素子(M)の出力端子と共通電極との間に連結(独立配線方式)されるか、或いはスイッチング素子(M)の出力端子と真上の(直近に隣接する)ゲート線(G1〜Gn)との間に連結(前端(前段)ゲート方式)できる。
そして、ゲート駆動部20やデータ駆動部30もMOSトランジスタから構成され、このようなMOSトランジスタは多結晶珪素をチャネル領域とする薄膜トランジスタで実現できる。
図2は、本発明の第1の実施形態による薄膜トランジスタ基板の画素部の構造を示したレイアウト図であり、図3は図2の薄膜トランジスタ基板をIII−III’線に沿って切って示した断面図である。
そして、ソース領域153とチャネル領域154の間、ドレーン領域155とチャネル領域154との間には、例えばn型不純物イオンが低濃度に注入されている低濃度ドーピング領域152がそれぞれ形成されている。
ここで、遮断層111は、基板110から半導体層150に不純物などが拡散することを防止するためのものであり、省略する場合もある。
多結晶珪素からなる半導体層を含む薄膜トランジスタのスレッショルド電圧(Vth)を減少するためにはゲート絶縁膜パターンの厚さを薄くすることが必要である。
従来、酸化珪素膜の単一膜によりゲート絶縁膜パターンを形成する場合、酸化珪素膜の誘電定数は3.9程度に過ぎないので、Vthの減少に限界があり、さらにVthを減少するためにゲート絶縁膜パターンの厚さを縮小すると降伏電圧が減少するので、静電気による不良の増加の恐れがあった。
これに対して本発明の一実施形態による薄膜トランジスタでは、ゲート絶縁パターンとして二重膜構造、すなわち第1のゲート絶縁膜401として酸化珪素膜を、第2のゲート絶縁膜402として酸化珪素膜の誘電定数の約2倍値を有する窒化珪素膜を、各々使用することによってスレッショルド電圧(Vth)の減少及び薄膜トランジスタの性能向上が可能である。
この時、第1のゲート絶縁膜401には、半導体層150のソース領域153及びドレーン領域155と、後述するソース電極及びドレーン電極をそれぞれ電気的に連結するための通路としての第1及び第2のコンタクトホール141、142が形成されている。
また、第2のゲート絶縁膜402は、両側壁が各々、半導体層150の低濃度ドーピング領域152とソース領域及びドレーン領域153、155の境界部に実質的に整列して形成される。
このようにして、各々、第1、第2のゲート絶縁膜401、402からなるゲート絶縁膜パターン140d、140qが形成される。
第2のゲート絶縁膜402は、多結晶珪素からなる半導体層150とゲート電極124及び維持電極133をそれぞれ絶縁する役割を果たす。
また第2のゲート絶縁膜402は、後述するソース領域及びドレーン領域を形成するための不純物イオンの注入の際のイオン注入マスクの役割も果たす。
従って、第2のゲート絶縁膜402の両側壁を境界として半導体層150の低濃度ドーピング領域152とソース領域及びドレーン領域153、155が分けられるので、工程上必然的に第2のゲート絶縁膜402の両側壁が半導体層150の低濃度ドーピング領域152とソース領域及びドレーン領域153、155の境界部に実質的に整列して形成される。
また、ゲート絶縁膜パターン140q上には、画素の維持容量を増加させるための維持電極線131が、ゲート線121と同一の層において同一の材質から、ゲート線121と概ね平行に形成されている。
多結晶珪素からなる半導体層150と重畳する維持電極線131の一部分は、維持電極133になり、維持電極133と重畳する多結晶珪素からなる半導体層150は、維持電極領域157になり、維持電極領域157の両側にも低濃度ドーピング領域152がそれぞれ形成されており、維持電極領域157の一側には高濃度ドーピング領域158が設けられる。
ゲート線121の一側端部分(図示せず)は、外部回路と連結するためにゲート線121(の図示した部分の)幅より広く形成され、ゲート駆動部20の出力端に直接連結され、図1のゲート線G1〜Gnとなる。
第1の層間絶縁膜601は、ソース領域及びドレーン領域153、155をそれぞれ露出する第1及び第2のコンタクトホール141、142を含んでいる。
データ線171の一部分又は分枝形部分(本実施例(図2)は、分枝形がない場合である)は、第1のコンタクトホール141を通じてソース領域153と連結されており、ソース領域153と連結されている部分は、薄膜トランジスタ基板のソース電極173として使用される。
データ線171の一側端部分(図示せず)は、外部回路と連結するためにデータ線171(の図示した部分の)幅より広く形成され、データ駆動部30の出力端に直接連結され、図1のデータ線D1〜Dmとなる。
第2の層間絶縁膜602は、ドレーン電極175を露出する第3のコンタクトホール143を有する。
第2の層間絶縁膜602上には、第3のコンタクトホール143を通じてドレーン電極175と連結されている画素電極190がそれぞれの画素領域に形成されている。
図4は、本発明の第2の実施形態による薄膜トランジスタ基板の断面図である。
本発明の第2の実施形態による薄膜トランジスタ基板は、第2のゲート絶縁膜402の両側壁の上部がゲート電極124の両側壁に実質的に整列され、両側壁の下部が各々、半導体層150の低濃度ドーピング領域152とソース領域及びドレーン領域153、155の境界部、低濃度ドーピング領域152と高濃度ドーピング領域158の境界部に実質的に整列されていることを除外すると、本発明の第1の実施形態による薄膜トランジスタ基板と同一であるので、重複する部分については便宜上説明を省略する。
前述したように、第2のゲート絶縁膜402の両側壁の上部124は、ゲート電極124の両側壁に実質的に整列され、両側壁の下部は各々、低濃度ドーピング領域152とソース領域及びドレーン領域153、155の境界部、低濃度ドーピング領域152と高濃度ドーピング領域158の境界部に実質的に整列されることによって、第2のゲート絶縁膜402の両側壁の上部と下部とを連結する面は傾斜を成す。
このような傾斜面を含む傾斜部の下部に対応する半導体層150領域である低濃度ドーピング領域152の不純物イオンの濃度は、低濃度ドーピング領域152とチャネル領域154の境界部から、低濃度ドーピング領域152とソース領域、ドレーン領域153、155の境界部に向かって、及び、低濃度ドーピング領域152とチャネル領域(維持電極領域157)の境界部から、低濃度ドーピング領域152とドレーン領域155、高濃度ドーピング領域158の境界部に向かって、各々、漸進的に増加する。
これについては、後述の薄膜トランジスタ基板の製造方法で詳しく説明する。
図5は、本発明の第3の実施形態による薄膜トランジスタ基板の断面図である。
本発明の第3の実施形態による薄膜トランジスタ基板は、第2のゲート絶縁膜402の両側壁が各々、半導体層150の低濃度ドーピング領域152とソース領域及びドレーン領域153、155の境界部、低濃度ドーピング領域152と高濃度ドーピング領域158の境界部に実質的に整列され、第1のゲート絶縁膜401の両側壁が第2のゲート絶縁膜402の両側壁に実質的に整列されていることを除外すると、本発明の第1の実施形態による薄膜トランジスタ基板と同一であるので、重複する部分については便宜上説明を省略する。
図6は、本発明の第4の実施形態による薄膜トランジスタ基板を含む薄膜トランジスタ基板の断面図である。
本発明の第4の実施形態による薄膜トランジスタ基板は、第2のゲート絶縁膜402の両側壁の上部がゲート電極124の両側壁に実質的に整列され、両側壁の下部が各々、半導体層150の低濃度ドーピング領域152とソース領域及びドレーン領域153、155の境界部、低濃度ドーピング領域152と高濃度ドーピング領域158の境界部に実質的に整列され、第1のゲート絶縁膜401の両側壁が第2のゲート絶縁膜402の両側壁の下部に実質的に整列されていることを除外すると、本発明の第1の実施形態による薄膜トランジスタ基板と同一であるので、重複する部分については便宜上説明を省略する。
図7は、本発明の第5の実施形態による薄膜トランジスタ基板の断面図である。
本発明の第5の実施形態による薄膜トランジスタ基板は、第2のゲート絶縁膜402の両側壁が各々、半導体層150の低濃度ドーピング領域152とソース領域及びドレーン領域153、155の境界部、低濃度ドーピング領域152と高濃度ドーピング領域158の境界部に実質的に整列され、第1のゲート絶縁膜401の両側壁が第2のゲート絶縁膜402の両側壁に実質的に整列され、さらに、このような構造上にキャッピング膜501がさらに形成されていることを除外すると、本発明の第1の実施形態による薄膜トランジスタと同一であるので、重複される部分については便宜上説明を省略する。
キャッピング膜501は、第1の層間絶縁膜601の第1及び第2のコンタクトホール141、142が形成されている位置と実質的に同一な位置に形成されているコンタクトホールを含む。
キャッピング膜の役割についても、後述の薄膜トランジスタ基板の製造方法で詳しく説明する。
一方、図9及び図10は図8の薄膜トランジスタ基板をIX−IX’線に沿って切って示した断面図であり、図12〜図16は、図11の薄膜トランジスタ基板をXII−XII’線に沿って切って示した断面図であり、図18は図17の薄膜トランジスタ基板をXVIII−XVIII’線に沿って切って示した断面図であり、図20は図19の薄膜トランジスタ基板をXX−XX’線に沿って切って示した断面図であり、図22は図21の薄膜トランジスタ基板をXXII−XXII’線に沿って切って示した断面図である。
この時使用される透明絶縁基板110としてはガラス、石英又はサファイアなどを使用し、遮断層111は酸化珪素(SiO2)又は窒化珪素(SiNx)を蒸着して形成する。このような遮断層111は、基板110から半導体層150に不純物などが拡散することを防止するためのものであり、省略する場合もある。
そして遮断層111上に非晶質珪素を蒸着して非晶質珪素膜を形成する。
そして第2のゲート絶縁膜402上にアルミニウム、クロム、モリブデン又はこれらの合金からなる単一膜又は多層膜を蒸着してゲート用金属膜120を形成する。
この時、第1のゲート絶縁膜401と第2のゲート絶縁膜402及びゲート用金属膜120の厚さは特に限定されておらず、素子特性によって多様な厚さを有することができる。
次に、ゲート用金属膜120上に感光膜を形成し、フォトマスクを用いてフォトリソグラフィにより、感光膜を選択的に露光及び現像して感光膜パターン53、54を形成する。
このような感光膜パターン53、54は、ゲート用金属膜120をゲート電極にパターニングするためのエッチングマスクとして使用されるだけではなく、後述するように、第2のゲート絶縁膜又は第1のゲート絶縁膜を各々パターニングするためのエッチングマスクとして使用できる。
感光膜パターン53、54は、例えば感光膜を所定の形状にパターニングした後、加熱収縮してその断面が梯形になるようにしてもよく、また、溶融形感光膜を使用して加過熱してその断面が半球形とするなど目的に沿って多様な形状を有するように形成できる。
一つの膜は、走査信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、アルミニウム(Al)やアルミニウム合金、例えばアルミニウム−ネオジム(AlNd)合金などのアルミニウム系列の金属にすることができるが、これに限定されない。
これとは違って、他の膜は異なる物質、酸化インジウム亜鉛(Indium Zinc Oxide;IZO)又は酸化インジウム錫(Indium Tin Oxide;ITO)との物理的、化学的、電気的接触特性に優れた物質、モリブデン(Mo)、モリブデン合金、例えばモリブデン−タングステン(MoW)合金、クロム(Cr)などにすることができるが、これに限定されない。
例えば、アルミニウム−ネオジム(AlNd)の金属膜は、アルミニウムについて側面傾斜を形成できるエッチングができるアルミニウムエッチング液であるCH3COOH(8%〜15%)/HNO3(5%〜8%)/H3PO4(50%〜60%)/H2O(残り)を使用した湿式エッチングにより処理できる。
このようなエッチング液は、モリブデン−タングステン(MoW)の導電膜についても同一なエッチング条件で側面傾斜を形成できるエッチングができるので、二つの導電膜を連続して側面傾斜を形成しながらエッチングできる。
ゲート線121及び維持電極線131の切断面側壁は、以後に形成される上部層との密着性を増加させるために傾斜するように形成することが好ましい。
この時、第2のゲート絶縁膜402は、多結晶珪素からなる半導体層150とゲート電極124及び維持電極133の間にそれぞれ設けられて、多結晶珪素からなる半導体層150とゲート電極124及び維持電極133をそれぞれ絶縁する役割を果たすと同時に、後述するように、ソース領域及びドレーン領域を形成するための不純物イオンを注入する場合のイオン注入マスクの役割も果たす。
これらは一回の不純物イオン注入によって形成してもよく、低濃度不純物イオン注入と高濃度不純物イオン注入とを順次に行って形成してもよい。
図14に示すように、感光膜パターン53、54を除去した後、ゲート電極124、維持電極133及びゲート絶縁膜パターン140d、140qをマスクとして例えば、プラズマイマージョン方法を使用して例えば、n型不純物イオン注入を実施する。
ドーズ量は、例えば単位cm2当たり1.0×1015〜5.0×1015粒子にすることができるが、これに限定されずゲート絶縁膜の厚さ、素子の特性などによってドーズ量を変えることができる。
これにより一回のイオン注入のみで、低濃度ドーピング領域152、ソース領域及びドレーン領域153、155を含む薄膜トランジスタ構造を形成できる。
すなわち、第2のゲート絶縁膜402のうちゲート電極124又は維持電極133によって被覆されていない部分の下の半導体層150には、イオン注入が部分的に防止される結果、低濃度ドーピング領域152が形成される。
そして、第2のゲート絶縁膜402によって覆われない部分の半導体層150には、酸化珪素膜からなる第1のゲート絶縁膜401を突き抜き、投射されたイオンの大部分がされるので、ソース領域及びドレーン領域153、155と高濃度ドーピング領域158が形成される。
また、ゲート電極124及び維持電極133の下の半導体層150には不純物イオンが注入されないので、チャネル領域154と維持電極領域157が形成されて、それぞれソース領域153、ドレーン領域155及び高濃度ドーピング領域158を分離する。
前述したように一回の不純物イオン注入のみで、低濃度ドーピング領域152と、ソース領域及びドレーン領域153、155を含む薄膜トランジスタ構造を形成することは、高濃度n型不純物イオン注入が比較的低エネルギーの場合に可能である。
図15に示すように、感光膜パターン53、54を除去した後、ゲート電極124、維持電極133及びゲート絶縁パターン140d、140qをマスクとして例えば、n型不純物イオンをスキャニング設備又はイオンビーム設備を用いて半導体層150に低濃度(n−)に注入して低濃度ドーピング領域152及びチャネル領域154、157を形成する。
すなわち、ゲート電極124又は維持電極133によって覆われた部分の半導体層150には、イオンが注入されないので、それぞれチャネル領域154と維持電極領域157が形成され、第2のゲート絶縁膜402のうちゲート電極124及び維持電極133によって覆われていない部分の下の半導体層150には、第2、第1のゲート絶縁膜402、401を突き抜き、投射されたイオンが部分的に注入されて低濃度ドーピング領域152が形成される。
この時、ドーズ量は、例えば単位cm2当たり5.0×1012〜1.0×1013粒子にすることができるが、これに限定されずゲート絶縁膜の厚さ、素子の特性によってドーズ量を変えることができる。
すなわち、第2のゲート絶縁膜402によって覆われない部分の半導体層150には、酸化珪素膜からなる第1のゲート絶縁膜401を突き抜き、投射されたイオンの大部分が注入されるので、ソース領域及びドレーン領域153、155と高濃度ドーピング領域158が形成される。
この時、ドーズ量は、例えば単位cm2当たり1.0×1015〜3.0×1015粒子にすることができるが、これに限定されずゲート絶縁膜の厚さ、素子の特性によってドーズ量を変えることができる。
次に第1の層間絶縁膜601を、マスクを用いたフォトエッチング工程によりパターニングして、ソース領域及びドレーン領域153、155を露出する第1、第2のコンタクトホール141、142を形成する。
ソース電極173は、第1のコンタクトホール141を通じてソース領域153とそれぞれ連結し、ドレーン電極175は第2のコンタクトホール142を通じてドレーン領域155とそれぞれ連結する。
この時、データ用金属膜もゲート用金属膜と同一の導電物質及び同一のエッチング方法によりパターニングし、データ線171及びドレーン電極175の断面は、上部層との密着性のために一定した傾斜を有するテーパー構造に形成することが好ましい。
そして第2の層間絶縁膜602を、マスクを用いたフォトエッチング工程によりパターニングして、ドレーン電極175を露出する第3のコンタクトホール143を形成する。
画素電極190は、第3のコンタクトホール143を通じてドレーン電極175と連結する。
コンタクト補助部材は、第1及び第2の層間絶縁膜601、602にかけて形成されている第4のコンタクトホール(図示せず)、第1及び第2の層間絶縁膜601、602とゲート絶縁膜140にかけて形成されている第5のコンタクトホール(図示せず)を通じてそれぞれデータ線171及びゲート線121に電気的に連結されている連結部と連結する。
さらに別途のフォトエッチング工程を追加せず、このゲート絶縁膜パターンを、低濃度ドーピング領域と、ソース及びドレーン領域を限定するためのイオン注入マスクとして用いて一回の高濃度イオン注入を通じて、低濃度ドーピング領域と、ソース及びドレーン領域を同時に形成する。
これによって製造工程を単純にすることができ、製造コストを最小化できる。
図23は、本発明の第7の実施形態による薄膜トランジスタ基板の製造方法の、中間段階における断面図である。
図23に示すように本発明の第2の実施形態に係る薄膜トランジスタ基板の製造方法では、ゲート電極124及び維持電極133のエッチングマスクとして使用した感光膜パターン54、53により第2のゲート絶縁膜402をパターニングする。
その際、第2のゲート絶縁膜402の両側壁において、ゲート電極124又は維持電極133によって被覆された部分から外側に離隔するにつれて、第2のゲート絶縁膜402の厚さが縮小されるように形成することを除外すると、本発明の第6の実施形態による製造方法と同一である。
すなわち本実施形態では、ゲート電極124及び維持電極133を形成するためのエッチングマスクとして使用した感光膜パターン54、53を用いて第2のゲート絶縁膜402をパターニングする際に、ゲート電極124(又は維持電極133)によって被覆されていない領域を例えば、エッチング気体としてSF6+O2を使用する異方性エッチング工程によってゲート電極124(又は維持電極133)が形成された領域の外側に傾斜面を形成する。
このような第2のゲート絶縁膜402の傾斜した両側壁に対応する半導体層150に注入される不純物イオン濃度は、傾斜部の厚さの差によって第2のゲート絶縁膜402の両側壁の外側に行くほど濃度が高くなり、このような不純物イオンの濃度変化は、傾斜部の形状によって決定される。
両側壁の傾斜による厚さの変化によって低濃度ドーピング領域152に注入される不純物イオンの濃度が漸進的に変化する。
本実施形態による製造方法によって製造される薄膜トランジスタ基板は、前述したように漸進的な濃度変化を有する低濃度ドーピング領域152を含むことによって、漏洩電流が抑制されて薄膜トランジスタの性能が低下しない。
図24は、本発明の第8の実施形態による薄膜トランジスタ基板の製造方法の、中間段階における断面図である。
図24に示すように本発明の第3の実施形態に係る薄膜トランジスタ基板の製造方法では、ゲート電極124及び維持電極133のエッチングマスクとして使用した感光膜パターン54、53により第2のゲート絶縁膜402をパターニングする。
その際、ゲート電極124及び維持電極133の幅より各々少し広い幅を有する第2のゲート絶縁膜402を形成し、次に同一な感光膜パターン54、53をエッチングマスクとして第1の絶縁膜をパターニングして第2のゲート絶縁膜402の両側壁に第1のゲート絶縁膜401の両側壁が実質的に整列された第1のゲート絶縁膜401を形成することを除外すると、本発明の第6の実施形態による製造方法と同一である。
すなわち、本実施形態によって製造された薄膜トランジスタ基板は、第1のゲート絶縁膜401を第2のゲート絶縁膜402と同じく、チャネル領域154と低濃度ドーピング領域152上にのみ形成することによって、低濃度ドーピング領域152の不純物イオン濃度を目的の濃度に制御することがより容易になり、結局、漏洩電流を抑制して薄膜トランジスタの性能を向上できる。
図25は、本発明の第9の実施形態による薄膜トランジスタ基板の製造方法の、中間段階における断面図である。
図25に示すように本発明の第4の実施形態に係る薄膜トランジスタ基板の製造方法では、ゲート電極124及び維持電極133のエッチングマスクとして使用した感光膜パターン54、53により第2の絶縁膜をパターニングする。
その際、第2のゲート絶縁膜402の両側壁において、ゲート電極124又は維持電極133によって被覆された部分から外側に離隔するにつれて、第2のゲート絶縁膜402の厚さが縮小されるように形成し、同一の感光膜パターン54、53をエッチングマスクとして第1のゲート絶縁膜401をパターニングして、その両側壁を第2のゲート絶縁膜402の両側壁の下部に実質的に整列させることを除外すると、本発明の第6の実施形態による製造方法と同一である。
本実施形態による製造方法によって製造された薄膜トランジスタ基板では、第2のゲート絶縁膜402の両側壁が傾斜し、かつ第1のゲート絶縁膜401がチャネル領域154と低濃度ドーピング領域152上にのみ存在するように形成されるので、低濃度ドーピング領域152の不純物イオン濃度を目的の濃度に制御することがより容易になり、漏洩電流を抑制できて薄膜トランジスタの性能を向上できる。
図26及び図27は、本発明の第10の実施形態による薄膜トランジスタ基板の製造方法の、中間段階における断面図である。
最初に、本発明の第6の実施形態による製造方法と同一の方法により、ゲート電極124及び維持電極133を形成する(図12参照)。
続いて、図26に示すようにゲート電極124及び維持電極133のエッチングマスクとして使用した感光膜パターン(図12の54、53)により、第1及び第2の絶縁膜をパターニングして第1及び第2のゲート絶縁膜401、402をゲート電極124及び維持電極133の幅より少し広い幅に形成した後、ゲート電極124及び維持電極133をイオン注入マスクとして、例えば、スキャニング設備又はイオンビーム設備を用いて低濃度不純物イオンを注入して低濃度ドーピング領域152を形成する。
この時、ドーズ量は、例えば単位cm2当たり5.0×1012〜1.0×1013粒子にすることができるが、これに限定されずゲート絶縁膜パターンの厚さ、素子の特性によってドーズ量を変えることができる。
次に、このようにして得られた半導体層150を含む基板110の全体上にキャッピング膜501を形成する。
このようなキャッピング膜は例えば化学気相蒸着(Chemical Vapor Deposition;CVD)法によって形成できるが、これに限定されない。
キャッピング膜501を形成することによって、後述する高濃度不純物イオン注入時に、低濃度ドーピング領域152に高濃度不純物イオンが注入されることを十分に防止すると同時に、ソース領域及びドレーン領域153、155、158に目的とする濃度の不純物イオン注入が可能になる。
従って、ソース領域及びドレーン領域と電気的にそれぞれ連結されるソース電極及びドレーン電極とのコンタクト抵抗が増加することを抑制できる。
このようなキャッピング膜501は、例えば窒化珪素膜又は酸化珪素膜からなることができるが、これに限定されることではない。
また、キャッピング膜の厚さは素子の特性によって多様に変更できる。
残りの工程は本発明の第6の実施形態による製造方法と同一の方法により、図7に示すように、本発明の第5の実施形態による薄膜トランジスタを製造する。
この時、ドーズ量は、例えば単位cm2当たり1.0×1015〜3.0×1015粒子にすることができるが、これに限定されずゲート絶縁膜パターンの厚さ、素子の特性によってドーズ量を変えることができる。
したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
20:ゲート駆動部
30:データ駆動部
53、54:感光膜パターン
110:基板
111:遮断層
120:ゲート用金属膜
121:ゲート線
124:ゲート電極
131:維持電極線
133:維持電極
140d、140q:ゲート絶縁膜パターン
141:第1のコンタクトホール
142:第2のコンタクトホール
143:第3のコンタクトホール
150:半導体層
152:低濃度ドーピング領域
153:ソース領域
154:チャネル領域
155:ドレーン領域
157:維持電極領域
158:高濃度ドーピング領域
171:データ線
173:ソース電極
175:ドレーン電極
190:画素電極
401:第1のゲート絶縁膜
402:第2のゲート絶縁膜
601:第1の層間絶縁膜
602:第2の層間絶縁膜
Claims (27)
- 基板;
前記基板上に形成された、チャネル領域と、前記チャネル領域の両側にそれぞれ隣接した低濃度ドーピング領域と、前記低濃度ドーピング領域にそれぞれ隣接したソース領域及びドレーン領域を含む半導体層;
前記半導体層の前記チャネル領域上に形成されたゲート電極;
前記半導体層と前記ゲート電極との間に形成された第1のゲート絶縁膜;
前記第1のゲート絶縁膜と前記ゲート電極との間に形成された、前記低濃度ドーピング領域と前記ソース領域の境界部に実質的に整列される第1の側壁及び、前記低濃度ドーピング領域と前記ドレーン領域の境界部に実質的に整列される第2の側壁を備える第2のゲート絶縁膜;
前記ゲート電極、前記第1のゲート絶縁膜及び前記第2のゲート絶縁膜上に形成された層間絶縁膜;および
前記層間絶縁膜上に形成され、前記層間絶縁膜の第1のコンタクトホールを通じて前記ソース領域と電気的に連結されるソース電極、及び前記層間絶縁膜の第2のコンタクトホールを通じて前記ドレーン領域と電気的に連結されるドレーン電極;
を含む薄膜トランジスタ基板。 - 前記第2のゲート絶縁膜の第1及び第2の両側壁の上部は、前記ゲート電極の側壁に実質的に整列されることを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記第1のゲート絶縁膜の側壁は、前記第2のゲート絶縁膜の側壁の下部に実質的に整列されることを特徴とする請求項2に記載の薄膜トランジスタ基板。
- 前記第2のゲート絶縁膜及び前記層間絶縁膜の間にキャッピング膜をさらに含むことを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記キャッピング膜は、窒化珪素及び酸化珪素のうち一つを含むことを特徴とする請求項4に記載の薄膜トランジスタ基板。
- 前記第1のゲート絶縁膜の側壁は、前記第2のゲート絶縁膜の側壁に実質的に整列されることを特徴とする請求項4に記載の薄膜トランジスタ基板。
- 前記第1のゲート絶縁膜は、各々、前記低濃度ドーピング領域と前記ソース領域の境界部、及び前記低濃度領域と前記ドレーン領域の境界部に実質的に整列されている側壁を有することを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記第1のゲート絶縁膜は酸化珪素を含み、前記第2のゲート絶縁膜は窒化珪素を含むことを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記低濃度ドーピング領域の不純物イオン濃度は、前記低濃度ドーピング領域と前記ソース又はドレーン領域の境界部から前記低濃度ドーピング領域と前記チャネル領域の境界部に行くに連れて漸進的に減少することを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 基板;
前記基板上に形成された、チャネル領域と、前記チャネル領域の両側にそれぞれ隣接した低濃度ドーピング領域と、前記低濃度ドーピング領域にそれぞれ隣接したソース領域及びドレーン領域を含む半導体層;
前記半導体層の前記チャネル領域上に形成されたゲート電極;
前記半導体層と前記ゲート電極との間に形成された第1のゲート絶縁膜;
前記第1のゲート絶縁膜と前記ゲート電極との間に形成され、上部は前記ゲート電極の側壁に実質的に整列され、下部は各々、前記低濃度ドーピング領域と前記ソース領域の境界部、及び前記低濃度ドーピング領域と前記ドレーン領域の境界部に実質的に整列される側壁を備える第2のゲート絶縁膜;
前記ゲート電極、前記第1のゲート絶縁膜及び前記第2のゲート絶縁膜上に形成された層間絶縁膜;および
前記層間絶縁膜上に形成され、前記層間絶縁膜の第1のコンタクトホールを通じて前記ソース領域と電気的に連結されるソース電極、及び前記層間絶縁膜の第2のコンタクトホールを通じて前記ドレーン領域と電気的に連結されるドレーン電極;
を含む薄膜トランジスタ基板。 - 前記第1のゲート絶縁膜は酸化珪素を含み、前記第2のゲート絶縁膜は窒化珪素を含むことを特徴とする請求項10に記載の薄膜トランジスタ基板。
- 前記低濃度ドーピング領域の不純物イオン濃度は、前記低濃度ドーピング領域と前記ソース又はドレーン領域の境界部から前記低濃度ドーピング領域と前記チャネル領域の境界部に行くに連れて漸進的に減少することを特徴とする請求項10に記載の薄膜トランジスタ基板。
- 前記第1のゲート絶縁膜及び前記層間絶縁膜は、第1及び第2のコンタクトホールを含むことを特徴とする請求項10に記載の薄膜トランジスタ基板。
- 前記第1のゲート絶縁膜の側壁は、前記第2のゲート絶縁膜の側壁の下部に実質的に整列されることを特徴とする請求項10に記載の薄膜トランジスタ基板。
- 基板上に半導体層を形成し、
前記半導体層上に第1のゲート絶縁膜、第2のゲート絶縁膜、及び金属膜を順次に形成し、
前記金属膜上に形成された感光膜パターンをエッチングマスクとして前記金属膜をパターニングしてゲート電極を形成し、
前記感光膜パターンをエッチングマスクとして前記第2のゲート絶縁膜をパターニングして前記ゲート電極よりも幅の広い第2のゲート絶縁膜を形成し、
前記ゲート電極と前記パターニングされた第2のゲート絶縁膜をイオン注入マスクとして使用して不純物イオンを注入して、前記半導体層の前記ゲート電極の下部に対応する領域にはチャネル領域を、前記パターニングされた第2のゲート絶縁膜のうち前記ゲート電極によって被覆されていない部分の下部に対応する領域には低濃度ドーピング領域を、前記パターニングされた第2のゲート絶縁膜の外側の下部に対応する領域には、ソース領域及びドレーン領域を形成し、
前記ゲート電極、前記第1のゲート絶縁膜、及び前記第2のゲート絶縁膜上に層間絶縁膜を形成し、
第1のコンタクトホールを通じて前記ソース領域に電気的に連結されたソース電極を形成し、
第2のコンタクトホールを通じて前記ドレーン領域に電気的に連結されたドレーン電極を形成する、ことを含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記パターニングされた第2のゲート絶縁膜は、前記ゲート電極から遠くなるほどその厚さが縮小されるように形成されることを特徴とする請求項15に記載の薄膜トランジスタ基板の製造方法。
- 前記第2のゲート絶縁膜がパターニングされた後、前記第1のゲート絶縁膜の両側壁を前記パターニングされた第2のゲート絶縁膜の両側壁に実質的に整列する段階をさらに含むことを特徴とする請求項15に記載の薄膜トランジスタ基板の製造方法。
- 前記第1のゲート絶縁膜は酸化珪素を含み、前記第2のゲート絶縁膜は窒化珪素を含むことを特徴とする請求項15に記載の薄膜トランジスタ基板の製造方法。
- 前記第2のゲート絶縁膜は、異方性エッチングによってパターニングされることを特徴とする請求項15に記載の薄膜トランジスタ基板の製造方法。
- 前記異方性エッチングは、SF6及びO2をエッチングガスとして使用することを特徴とする請求項19に記載の薄膜トランジスタ基板の製造方法。
- 前記低濃度ドーピング領域の不純物イオン濃度は、前記低濃度ドーピング領域と前記ソース領域又はドレーン領域の境界部から前記低濃度ドーピング領域と前記チャネル領域の境界部に行くに連れて漸進的に減少することを特徴とする請求項15に記載の薄膜トランジスタ基板の製造方法。
- 基板上に半導体層を形成し、
前記半導体層上に第1のゲート絶縁膜、第2のゲート絶縁膜、及び金属膜を順次に形成し、
前記金属膜上に形成された感光膜パターンをエッチングマスクとして前記金属膜をパターニングしてゲート電極を形成し、
前記感光膜パターンをエッチングマスクとして前記第2のゲート絶縁膜をパターニングして前記ゲート電極よりも幅の広い第2のゲート絶縁膜を形成し、
前記ゲート電極と前記パターニングされた第2のゲート絶縁膜をイオン注入マスクとして使用して低濃度不純物イオンを注入して、前記半導体層の前記ゲート電極の下部に対応する領域にはチャネル領域を、前記パターニングされた第2のゲート絶縁膜のうち前記ゲート電極によって被覆されていない部分の下部に対応する領域には低濃度ドーピング領域を形成し、
前記ゲート電極と前記パターニングされた第2のゲート絶縁膜をイオン注入マスクとして使用して高濃度不純物イオンを注入して、前記半導体層の前記パターニングされた第2のゲート絶縁膜の外側の下部に対応する領域にソース領域及びドレーン領域を形成し、
前記ゲート電極、前記第1のゲート絶縁膜、及び前記第2のゲート絶縁膜上に層間絶縁膜を形成し、
第1のコンタクトホールを通じて前記ソース領域に電気的に連結されたソース電極を形成し、
第2のコンタクトホールを通じて前記ドレーン領域に電気的に連結されたドレーン電極を形成する、ことを含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記層間絶縁膜形成前に前記結果物上にキャッピング膜を形成する段階をさらに含むことを特徴とする請求項22に記載の薄膜トランジスタ基板の製造方法。
- 前記第2のゲート絶縁膜がパターニングされた後、前記第1のゲート絶縁膜の両側壁を前記パターニングされた第2のゲート絶縁膜の両側壁に実質的に整列する段階をさらに含むことを特徴とする請求項23に記載の薄膜トランジスタ基板の製造方法。
- 前記キャッピング膜、前記ゲート電極と前記第2のゲート絶縁膜とをイオン注入マスクとして使用して高濃度不純物イオンを注入して前記半導体層の前記パターニングされた第2のゲート絶縁膜の外側の下部に対応される領域にソース/ドレーン領域を形成し、
前記キャッピング膜上に層間絶縁膜を形成し、
前記層間絶縁膜上に前記キャッピング膜及び前記層間絶縁膜の第1及び第2のコンタクトホールを通じて前記ソース領域及び前記ドレーン領域とそれぞれ電気的に連結されるソース電極及びドレーン電極を形成することをさらに含むことを特徴とする請求項23に記載の薄膜トランジスタ基板の製造方法。 - 前記キャッピング膜は、酸化珪素又は窒化珪素膜のうち一つを含むことを特徴とする請求項23に記載の薄膜トランジスタ基板の製造方法。
- 前記キャッピング膜は、化学気相蒸着によって形成されることを特徴とする請求項23に記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050058437A KR101188868B1 (ko) | 2005-06-30 | 2005-06-30 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR10-2005-0058437 | 2005-06-30 | ||
KR10-2005-0058444 | 2005-06-30 | ||
KR1020050058444A KR101172015B1 (ko) | 2005-06-30 | 2005-06-30 | 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007013145A true JP2007013145A (ja) | 2007-01-18 |
JP2007013145A5 JP2007013145A5 (ja) | 2009-08-06 |
JP5144903B2 JP5144903B2 (ja) | 2013-02-13 |
Family
ID=37617497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006174684A Expired - Fee Related JP5144903B2 (ja) | 2005-06-30 | 2006-06-26 | 薄膜トランジスタ基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7800177B2 (ja) |
JP (1) | JP5144903B2 (ja) |
TW (1) | TWI401802B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008090771A1 (ja) * | 2007-01-22 | 2008-07-31 | Panasonic Corporation | 半導体装置及びその製造方法 |
JP2010232635A (ja) * | 2009-03-27 | 2010-10-14 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びにそれを含む有機電界発光表示装置 |
US8409887B2 (en) | 2009-03-03 | 2013-04-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
US8546248B2 (en) | 2009-03-05 | 2013-10-01 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same |
US8890165B2 (en) | 2009-11-13 | 2014-11-18 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same |
KR20140148349A (ko) * | 2013-06-21 | 2014-12-31 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | 박막 트랜지스터와 능동형 유기 발광 다이오드 어셈블리 및 제조 방법 |
US9401376B2 (en) | 2013-06-21 | 2016-07-26 | Everdisplay Optronics (Shanghai) Limited | Thin film transistor and active matrix organic light emitting diode assembly and method for manufacturing the same |
KR20190131582A (ko) * | 2017-04-05 | 2019-11-26 | 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Tft 기판의 제조 방법 및 tft 기판 |
JP2020509603A (ja) * | 2017-03-30 | 2020-03-26 | 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. | Tftバックプレーンの製造方法及びtftバックプレーン |
JP2020149041A (ja) * | 2019-03-14 | 2020-09-17 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 表示装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101239889B1 (ko) * | 2005-08-13 | 2013-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR101131135B1 (ko) * | 2005-11-14 | 2012-04-03 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
KR101256708B1 (ko) | 2009-06-29 | 2013-04-19 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
KR101084271B1 (ko) * | 2010-02-09 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 유기 발광 장치 및 그 제조 방법 |
TWI570809B (zh) * | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
CN105679769A (zh) | 2016-01-27 | 2016-06-15 | 深圳市华星光电技术有限公司 | 一种tft基板、显示装置以及制造方法 |
KR102586938B1 (ko) * | 2016-09-05 | 2023-10-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
CN109888021A (zh) * | 2019-02-27 | 2019-06-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
US11257916B2 (en) * | 2019-03-14 | 2022-02-22 | Semiconductor Components Industries, Llc | Electronic device having multi-thickness gate insulator |
CN110571226B (zh) | 2019-09-05 | 2021-03-16 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
CN110600517B (zh) | 2019-09-16 | 2021-06-01 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196328A (ja) * | 1990-11-28 | 1992-07-16 | Casio Comput Co Ltd | 電界効果型トランジスタ |
JPH07211912A (ja) * | 1994-01-21 | 1995-08-11 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2000047263A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | エッチング方法、薄膜トランジスタマトリックス基板、およびその製造方法 |
JP2003142687A (ja) * | 2001-08-07 | 2003-05-16 | Samsung Electronics Co Ltd | 半導体素子の製造方法及び半導体素子 |
JP2005150736A (ja) * | 2003-11-12 | 2005-06-09 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200630A (en) * | 1989-04-13 | 1993-04-06 | Sanyo Electric Co., Ltd. | Semiconductor device |
US5821622A (en) * | 1993-03-12 | 1998-10-13 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US6033975A (en) * | 1997-01-02 | 2000-03-07 | Texas Instruments Incorporated | Implant screen and method |
US6037263A (en) * | 1998-11-05 | 2000-03-14 | Vanguard International Semiconductor Corporation | Plasma enhanced CVD deposition of tungsten and tungsten compounds |
US6630977B1 (en) * | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
JP4439766B2 (ja) * | 2001-08-02 | 2010-03-24 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
JP2003188183A (ja) * | 2001-12-20 | 2003-07-04 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置、その製造方法及び液晶表示装置 |
-
2006
- 2006-06-05 TW TW095119884A patent/TWI401802B/zh not_active IP Right Cessation
- 2006-06-26 JP JP2006174684A patent/JP5144903B2/ja not_active Expired - Fee Related
- 2006-06-30 US US11/480,223 patent/US7800177B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196328A (ja) * | 1990-11-28 | 1992-07-16 | Casio Comput Co Ltd | 電界効果型トランジスタ |
JPH07211912A (ja) * | 1994-01-21 | 1995-08-11 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2000047263A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | エッチング方法、薄膜トランジスタマトリックス基板、およびその製造方法 |
JP2003142687A (ja) * | 2001-08-07 | 2003-05-16 | Samsung Electronics Co Ltd | 半導体素子の製造方法及び半導体素子 |
JP2005150736A (ja) * | 2003-11-12 | 2005-06-09 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008090771A1 (ja) * | 2007-01-22 | 2010-05-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US7800165B2 (en) | 2007-01-22 | 2010-09-21 | Panasonic Corporation | Semiconductor device and method for producing the same |
US8105926B2 (en) | 2007-01-22 | 2012-01-31 | Panasonic Corporation | Method for producing a semiconductor device by plasma doping a semiconductor region to form an impurity region |
JP4866918B2 (ja) * | 2007-01-22 | 2012-02-01 | パナソニック株式会社 | 半導体装置 |
CN101601138B (zh) * | 2007-01-22 | 2012-07-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
WO2008090771A1 (ja) * | 2007-01-22 | 2008-07-31 | Panasonic Corporation | 半導体装置及びその製造方法 |
US9035311B2 (en) | 2009-03-03 | 2015-05-19 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
US8409887B2 (en) | 2009-03-03 | 2013-04-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
US8546248B2 (en) | 2009-03-05 | 2013-10-01 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same |
JP2010232635A (ja) * | 2009-03-27 | 2010-10-14 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びにそれを含む有機電界発光表示装置 |
US9117798B2 (en) | 2009-03-27 | 2015-08-25 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same |
US8890165B2 (en) | 2009-11-13 | 2014-11-18 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same |
KR20140148349A (ko) * | 2013-06-21 | 2014-12-31 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | 박막 트랜지스터와 능동형 유기 발광 다이오드 어셈블리 및 제조 방법 |
JP2015005753A (ja) * | 2013-06-21 | 2015-01-08 | 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited | 薄膜トランジスタ、アクティブマトリックス式有機elアセンブリ及び薄膜トランジスタの製造方法 |
KR101600475B1 (ko) | 2013-06-21 | 2016-03-07 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | 박막 트랜지스터와 능동형 유기 발광 다이오드 어셈블리 및 제조 방법 |
US9401376B2 (en) | 2013-06-21 | 2016-07-26 | Everdisplay Optronics (Shanghai) Limited | Thin film transistor and active matrix organic light emitting diode assembly and method for manufacturing the same |
JP2020509603A (ja) * | 2017-03-30 | 2020-03-26 | 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. | Tftバックプレーンの製造方法及びtftバックプレーン |
KR20190131582A (ko) * | 2017-04-05 | 2019-11-26 | 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Tft 기판의 제조 방법 및 tft 기판 |
KR102314509B1 (ko) | 2017-04-05 | 2021-10-18 | 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Tft 기판의 제조 방법 및 tft 기판 |
JP2020149041A (ja) * | 2019-03-14 | 2020-09-17 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 表示装置 |
JP7417408B2 (ja) | 2019-03-14 | 2024-01-18 | 三星ディスプレイ株式會社 | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI401802B (zh) | 2013-07-11 |
US20070007524A1 (en) | 2007-01-11 |
JP5144903B2 (ja) | 2013-02-13 |
US7800177B2 (en) | 2010-09-21 |
TW200703665A (en) | 2007-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5144903B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
KR101267499B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 | |
US7682881B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
JP4439766B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
KR101221951B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR101790176B1 (ko) | 어레이 기판의 제조방법 | |
US6864134B1 (en) | Manufacturing method of thin film transistor substrate | |
WO2018180723A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
JP2007298947A (ja) | 液晶表示装置及びその製造方法 | |
JP5138276B2 (ja) | 表示装置の製造方法 | |
KR101188868B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2005150736A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
JP2006093714A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
KR101172015B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
US8759166B2 (en) | Method for manufacturing thin film transistor device | |
JP2009200528A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
KR20060127645A (ko) | Cmos-tft 어레이 기판 및 그 제조방법 | |
KR102092544B1 (ko) | 어레이 기판 및 이의 제조 방법 | |
KR20060028520A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR20050039952A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR20140088641A (ko) | 어레이 기판의 제조 방법 | |
KR20050117055A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |