KR19990026302A - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR19990026302A KR19990026302A KR1019970048370A KR19970048370A KR19990026302A KR 19990026302 A KR19990026302 A KR 19990026302A KR 1019970048370 A KR1019970048370 A KR 1019970048370A KR 19970048370 A KR19970048370 A KR 19970048370A KR 19990026302 A KR19990026302 A KR 19990026302A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- active layer
- insulating film
- forming
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 38
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 58
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 abstract description 36
- 238000000206 photolithography Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000003668 acetyloxy group Chemical group [H]C([H])([H])C(=O)O[*] 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 박막트랜지스터의 제조방법은 기판 상에 활성층을 형성하는 공정과, 상기 기판 상에 상기 활성층을 덮도록 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 상기 활성층과 대응하는 부분에 게이트를 형성하는 공정과, 상기 게이트절연막 상에 상기 게이트를 덮도록 층간절연막을 형성하고 상기 층간절연막과 상기 게이트절연막을 패터닝하여 상기 활성층의 소정 부분을 노출시키는 접촉구를 형성하는 공정과, 상기 활성층의 상기 접촉구에 의해 노출된 부분을 고농도로 도핑하여 고농도영역을 형성하는 공정을 구비한다. 따라서, 노출된 활성층에 별도의 마스크없이 불순물을 도핑하여 고농도영역을 형성할 수 있으므로 공정이 간단해진다.
Description
본 발명은 액정표시장치(Liquid Crystal Display)의 박막트랜지스터의 제조방법에 관한 것으로서, 특히, 누설 전류가 흐르는 것을 방지할 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
액정표시장치는 구동소자인 스위칭 소자와 빛을 투과하거나 반사하는 화소(pixel) 전극을 기본단위로 하는 화소가 매트릭스 구조로 배열된 구조를 가진다. 상기에서, 스위칭 소자는 게이트와 소오스 및 드레인영역을 포함하는 박막트랜지스터로 이루어진다.
박막트랜지스터는 다결정실리콘 또는 비정질실리콘으로 이루어진 활성영역과 게이트의 상대적 위치에 따라 게이트가 활성영역 상부에 형성되는 탑 게이트(top gate)형과 하부에 형성되는 바텀 게이트(bottom gate)형으로 분류된다. 또한, 박막트랜지스터는 게이트의 형상에 따라 표준형과 듀얼 게이트(dual gate)형으로 분류되며, 소오스 및 드레인영역과 게이트의 상대적 위치에 따라 LDD (Lightly Doped Drain)형과 오프셋(offset)형으로 분류된다.
LDD형 및 오프셋형의 박막트랜지스터는 소오스 및 드레인영역과 게이트이 중첩되지 않는 구조를 가져 활성층이 다결정실리콘으로 형성된 박막트랜지스터에서 누설전류가 발생되는 것을 감소시킨다. 상기에서 LDD형 박막트랜지스터는 활성층의 소오스 및 드레인영역과 게이트 사이에 불순물이 저농도로 도핑된 구조를 가지며, 오프셋형 박막트랜지스터는 활성층의 소오스 및 드레인영역과 게이트 사이에 불순물이 도핑되지 않는 구조를 갖는다.
도 1A 내지 도 1D는 종래 기술의 일 실시예에 따른 박막트랜지스터의 제조공정도이다.
도 1A를 참조하면, 기판(11) 상에 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘을 증착하고 포토리쏘그래피 방법으로 패터닝하여 활성층(13)을 형성한다. 그리고, 기판(11) 상에 활성층(13)을 덮도록 산화실리콘을 증착하여 게이트절연막(15)을 형성한다.
도 1B를 참조하면, 게이트절연막(15) 상에 알루미늄을 증착하고 포토리쏘그래피 방법으로 활성층(13)의 가운데 부분과 대응하는 부분만 남도록 패터닝하여 게이트(17)를 형성한다. 그리고, 게이트(17)를 마스크로 사용하여 활성층(13)의 중첩되지 않은 부분에 N형의 불순물을 저농도로 도핑하여 LDD 구조를 형성하는 저농도영역(19)을 형성한다. 활성층(13)의 불순물이 도핑되지 않은 게이트(17) 하부는 박막트랜지스터의 채널영역이 된다. 상기에서 오프셋 구조의 박막트랜지스터를 형성할 때에는 활성층(13)에 불순물을 도핑하지 않는다.
도 1C를 참조하면, 게이트절연막(15) 상에 게이트(17)를 덮도록 산화실리콘을 증착하고 에치백하여 게이트(17)의 측면에 측벽(21)을 형성한다. 그리고, 게이트(17)와 측벽(21)을 마스크로 사용하여 N형의 불순물을 고농도로 도핑하여 소오스 및 드레인영역으로 이용되는 고농도영역(23)을 형성한다. 상기에서, 저농도영역(19)을 형성하지 않았다면 게이트(17)와 고농도영역(23) 사이 영역(19)는 오프셋영역이 된다.
도 1D를 참조하면, 게이트절연막(15) 상에 게이트(17) 및 측벽(21)을 덮도록 산화실리콘을 증착하여 층간절연막(25)을 형성한다. 그리고, 층간절연막(25) 및 게이트절연막(15)을 포토리쏘그래피 방법으로 패터닝하여 고농도영역(23)을 노출시키는 접촉구(27)를 형성한다. 접촉구(27) 내에 고농도영역(23)과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극(28)(29)을 형성한다.
도 2는 종래 기술의 다른 실시예에 따른 박막트랜지스터를 제조 공정을 도시하는 단면도이다.
도 1A 내지 도 1B를 수행한 후 게이트(17)가 중앙 부분에 위치되어 이 게이트(17)의 양측 소정 부분까지 덮는 마스크(22)를 사용하여 N형의 불순물을 고농도로 도핑하여 소오스 및 드레인영역으로 이용되는 고농도영역(23)을 형성한다. 이 때, 게이트(17)와 고농도영역(23) 사이의 저농도영역(19)의 길이는 마스크(22)의 길이에 따라 결정된다. 그리고, 도 1D의 공정을 수행한다.
상술한 종래의 박막트랜지스터의 제조 방법은 LDD 구조를 형성하기 위한 저농도영역이나 오프셋영역의 길이가 대략 2㎛ 이하로 한정하여야 한다.
그러므로, 저농도영역이나 오프셋영역을 측벽을 이용하여 한정하는 경우 측벽을 형성하는 공정이 추가되므로 공정이 복잡해질 뿐만 아니라 측벽의 길이를 2㎛ 이상으로 형성하기 어려운 문제점이 있었다.
또한, 저농도영역이나 오프셋영역을 마스크를 이용하여 한정하는 경우에 마스크를 정렬하여야 하므로 공정이 복잡해지는 문제점이 있었다.
따라서, 본 발명의 목적은 측벽이나 마스크를 이용하지 않고 저농도영역 또는 오프셋영역을 한정하여 공정이 용이하고 간단한 박막트랜지스터의 제조방법을 제공함에 있다.
이를 위해, 본 발명에 따른 박막트랜지스터의 제조방법은, 기판 상에 활성층을 형성하는 공정과, 상기 기판 상에 상기 활성층을 덮도록 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 상기 활성층과 대응하는 부분에 게이트를 형성하는 공정과, 상기 게이트절연막 상에 상기 게이트를 덮도록 층간절연막을 형성하고 상기 층간절연막과 상기 게이트절연막을 패터닝하여 상기 활성층의 소정 부분을 노출시키는 접촉구를 형성하는 공정과, 상기 활성층의 상기 접촉구에 의해 노출된 부분을 고농도로 도핑하여 고농도영역을 형성하는 공정을 구비한다.
이러한 구성에 의해, 탑게이트 구조의 박막트랜지스터를 형성할 수 있으며, 또한, 접촉구에 의해 노출된 활성층에 별도의 마스크없이 불순물을 도핑하여 고농도영역을 형성할 수 있으므로 공정이 간단하다.
그리고, 본 발명에 따른 박막트랜지스터의 제조방법은 상기 게이트를 형성한 후 상기 게이트를 마스크로 사용하여 활성층에 불순물을 이온 주입하여 저농도영역을 형성하는 공정을 더 구비하므로써, LDD 구조로 형성할 수 있다.
또한, 본 발명에 따른 박막트랜지스터의 제조방법은, 기판 상의 소정 부분에 게이트를 형성하는 공정과, 상기 기판 상에 상기 게이트를 덮도록 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 상기 게이트과 대응하는 부분을 덮도록 활성층을 형성하는 공정과, 상기 게이트절연막 상에 상기 활성층을 덮도록 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 활성층의 소정 부분을 노출시키는 접촉구를 형성하는 공정과, 상기 활성층의 상기 접촉구에 의해 노출된 부분을 고농도로 도핑하여 고농도영역을 형성하는 공정을 구비한다.
이러한 구성에 의해, 바텀 게이트 구조의 박막트랜지스터를 형성할 수 있으며, 또한, 접촉구에 의해 노출된 활성층에 별도의 마스크없이 불순물을 도핑하여 고농도영역을 형성할 수 있으므로 공정이 간단하다.
도 1A 내지 도 1D는 종래 기술의 일 실시예에 따른 박막트랜지스터의 제조 공정도
도 2는 종래 기술의 다른 실시예에 따른 박막트랜지스터를 제조 공정을 도시하는 단면도
도 3A 내지 도 3D는 본 발명의 바람직한 일 실시예에 따른 박막트랜지스터의 제조 공정도
도 4A 내지 도 4D는 본 발명의 바람직한 다른 실시예에 따른 박막트랜지스터의 제조공정도
* 도면의 주요부분에 대한 부호의 설명
31 : 기판 33 : 활성층
35 : 게이트절연막 37 : 게이트
39 : 저농도영역 41 : 층간절연막
43 : 접촉구 45 : 고농도영역
46, 47 : 소오스 및 드레인전극
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 3A 내지 도 3D는 본 발명의 일 실시예에 따른 박막트랜지스터의 제조 공정도이다.
도 3A를 참조하면, 기판(31) 상에 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘의 실리콘층을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 800∼1200Å 정도의 두께로 증착한다. 그리고, 이 실리콘층을 포토리쏘그래피 방법으로 패터닝하여 활성층(33)을 한정한다.
기판(31) 상에 활성층(33)을 덮도록 산화실리콘 또는 질화실리콘을 CVD 방법으로 800∼1200Å 정도의 두께로 증착하여 게이트절연막(35)을 형성한다.
도 3B를 참조하면, 게이트절연막(35) 상에 알루미늄 등과 같은 도전성 금속을 CVD 방법으로 3000∼4000Å 정도의 두께로 증착한다. 그리고, 도전성 금속을 포토리쏘그래피 방법으로 활성층(33)의 가운데 부분과 대응하는 부분만 남도록 패터닝하여 게이트(37)를 형성한다.
그리고, 게이트(37)를 마스크로 사용하여 활성층(33)의 게이트(37) 양측에 아세닉(AS) 또는 인(P) 등의 N형의 불순물을 1013∼1014/㎠ 정도의 도우즈로 이온 주입하여 LDD 구조를 형성하는 저농도영역(39)을 형성한다. 활성층(33)의 불순물이 도핑되지 않은 게이트(37) 하부는 박막트랜지스터의 채널영역이 된다. 상기에서 오프셋 구조의 박막트랜지스터를 형성할 때에는 활성층(33)에 불순물을 도핑하지 않는다. 또한, 저농도영역(39)을 N형의 불순물로 형성하였으나 BF2또는 B를 주입하여 형성할 수도 있다.
도 3C를 참조하면, 게이트절연막(35) 상에 게이트(37)를 덮도록 산화실리콘을 두껍게 증착하여 층간절연막(41)을 형성한다. 그리고, 층간절연막(41) 및 게이트절연막(35)을 포토리쏘그래피 방법으로 패터닝하여 저농도영역(39)의 소정 부분을 노출시키는 접촉구(43)를 형성한다.
접촉구(43)를 통해 저농도영역(39)의 노출된 부분에 아세닉(AS) 또는 인(P) 등의 N형의 불순물을 1014∼1015/㎠ 정도의 도우즈로 이온 주입하여 고농도영역(45)을 형성한다. 상기에서, 저농도영역(39)을 P형으로 형성하는 경우 고농도영역(45)도 P형의 불순물을 이온 주입하여 형성한다. 또한, 상기에서 고농도영역(45)을 불순물을 이온 주입하여 형성하였으나 접촉구(43)을 통하여 불순물을 확산시켜 형성할 수도 있다.
도 3D를 참조하면, 접촉구(43) 내에 고농도영역(39)과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극(46)(47)을 형성한다.
상술한 방법에 따라 제조된 박막트랜지스터는 게이트(37)가 활성층(33) 상에 형성되므로 탑 게이트(top gate) 구조를 가지며, 또한, 고농도영역(45)과 게이트(37) 사이에 저농도영역(39)을 가지므로 LDD형으로 분류된다. 그러나, 도 3(B)에서 게이트(37)를 마스크로 사용하여 활성층(33)에 불순물을 이온 주입하는 단계를 생략하면 오프셋형의 박막트랜지스터를 형성할 수 있다.
도 4A 내지 도 4D는 본 발명의 다른 실시예에 따른 박막트랜지스터의 제조 공정도이다.
도 4A를 참조하면, 기판(41) 상에 알루미늄 등과 같은 도전성 금속을 CVD 방법으로 3000∼4000Å 정도의 두께로 증착한다. 그리고, 도전성 금속을 포토리쏘그래피 방법으로 기판(31) 상의 소정 부분에만 잔류하도록 패터닝하여 게이트(37)를 형성한다.
도 4B를 참조하면, 기판(31) 상에 게이트(37)을 덮도록 산화실리콘 또는 질화실리콘을 CVD 방법으로 800∼1200Å 정도의 두께로 증착하여 게이트절연막(35)을 형성한다.
게이트절연막(35) 상에 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘의 실리콘층을 CVD 방법으로 800∼1200Å 정도의 두께로 증착한다. 그리고, 이 실리콘층을 중간 부분에 게이트(37)가 위치되도록 포토리쏘그래피 방법으로 패터닝하여 활성층(33)을 한정한다.
도 4C를 참조하면, 게이트절연막(35) 상에 활성층(33)을 덮도록 산화실리콘을 두껍게 증착하여 층간절연막(41)을 형성한다. 그리고, 층간절연막(41)을 포토리쏘그래피 방법으로 패터닝하여 활성층(33)의 소정 부분을 노출시키는 접촉구(43)를 형성한다.
접촉구(43)를 통해 활성층(33)의 노출된 부분에 아세닉(AS) 또는 인(P) 등의 N형 불순물, 또는, BF2또는 B 등의 P형 불순물을 1013∼1014/㎠ 정도의 도우즈로 이온 주입하거나 확산시켜 고농도영역(45)을 형성한다.
도 4D를 참조하면, 접촉구(43) 내에 고농도영역(39)과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극(46)(47)을 형성한다.
상술한 방법에 따라 제조된 박막트랜지스터는 게이트(37)가 활성층(33) 하부에 형성되므로 바텀 게이트의 구조를 가지며, 또한, 고농도영역(45)과 게이트(37) 사이에 LDD 구조를 형성하기 위한 불순물을 이온 주입할 수 없으므로 오프셋형의 박막트랜지스터를 이룬다.
상술한 바와 같이, 청구항 1의 발명에 따른 박막트랜지스터는 접촉구에 의해 노출된 활성층에 별도의 마스크없이 불순물을 도핑하여 고농도영역을 형성할 수 있으므로 탑게이트 구조의 박막트랜지스터를 간단하게 형성할 수 있다.
청구항 2의 발명에 따른 박막트랜지스터는 게이트를 마스크로 사용하여 활성층에 불순물을 저농도로 이온 주입하므로써 LDD 구조를 형성할 수 있다.
청구항 3의 발명에 따른 박막트랜지스터의 제조방법은, 게이트를 활성영역에 형성하므로 바텀 게이트 구조를 형성할 수 있다.
Claims (3)
- 기판 상에 활성층을 형성하는 공정과,상기 기판 상에 상기 활성층을 덮도록 게이트절연막을 형성하는 공정과,상기 게이트절연막 상에 상기 활성층과 대응하는 부분에 게이트를 형성하는 공정과,상기 게이트절연막 상에 상기 게이트를 덮도록 층간절연막을 형성하고 상기 층간절연막과 상기 게이트절연막을 패터닝하여 상기 활성층의 소정 부분을 노출시키는 접촉구를 형성하는 공정과,상기 활성층의 상기 접촉구에 의해 노출된 부분을 고농도로 도핑하여 고농도영역을 형성하는 공정을 구비하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 게이트를 형성한 후 상기 게이트를 마스크로 사용하여 활성층에 N형 불순물 또는 P형 불순물을 이온 주입하여 저농도영역을 형성하는 공정을 더 구비하는 박막트랜지스터의 제조방법.
- 기판 상의 소정 부분에 게이트를 형성하는 공정과,상기 기판 상에 상기 게이트를 덮도록 게이트절연막을 형성하는 공정과,상기 게이트절연막 상에 상기 게이트과 대응하는 부분을 덮도록 활성층을 형성하는 공정과,상기 게이트절연막 상에 상기 활성층을 덮도록 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 활성층의 소정 부분을 노출시키는 접촉구를 형성하는 공정과,상기 활성층의 상기 접촉구에 의해 노출된 부분을 고농도로 도핑하여 고농도영역을 형성하는 공정을 구비하는 박막트랜지스터의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970048370A KR100269600B1 (ko) | 1997-09-24 | 1997-09-24 | 박막트랜지스터의 제조방법 |
| JP10252697A JPH11145476A (ja) | 1997-09-24 | 1998-09-07 | 薄膜トランジスターの製造方法 |
| US09/151,600 US6413804B1 (en) | 1997-09-24 | 1998-09-11 | Method of fabrication of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970048370A KR100269600B1 (ko) | 1997-09-24 | 1997-09-24 | 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990026302A true KR19990026302A (ko) | 1999-04-15 |
| KR100269600B1 KR100269600B1 (ko) | 2000-10-16 |
Family
ID=19521564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970048370A KR100269600B1 (ko) | 1997-09-24 | 1997-09-24 | 박막트랜지스터의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6413804B1 (ko) |
| JP (1) | JPH11145476A (ko) |
| KR (1) | KR100269600B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030178682A1 (en) * | 2001-12-28 | 2003-09-25 | Takeshi Noda | Semiconductor device and method of manufacturing the semiconductor device |
| KR20040012204A (ko) * | 2002-08-01 | 2004-02-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치의 제조 방법 |
| US6995053B2 (en) * | 2004-04-23 | 2006-02-07 | Sharp Laboratories Of America, Inc. | Vertical thin film transistor |
| TWI279916B (en) * | 2005-01-31 | 2007-04-21 | Au Optronics Corp | TFT array substrate of a LCD, LCD panel and method of fabricating the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| WO1994000882A1 (en) * | 1992-06-24 | 1994-01-06 | Seiko Epson Corporation | Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor |
| US5953582A (en) * | 1993-02-10 | 1999-09-14 | Seiko Epson Corporation | Active matrix panel manufacturing method including TFTS having variable impurity concentration levels |
| CN1095204C (zh) * | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
| KR100305877B1 (ko) * | 1993-08-19 | 2001-12-15 | 김영환 | 반도체박막트랜지스터(tft)제조방법 |
| US5548132A (en) * | 1994-10-24 | 1996-08-20 | Micron Technology, Inc. | Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions |
| JP3173760B2 (ja) * | 1994-11-11 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3409542B2 (ja) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100229676B1 (ko) * | 1996-08-30 | 1999-11-15 | 구자홍 | 셀프얼라인 박막트랜지스터 제조방법 |
| US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
| JP3974229B2 (ja) * | 1997-07-22 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6197624B1 (en) * | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
| US6140162A (en) * | 1998-06-19 | 2000-10-31 | Lg Electronics Inc. | Reduction of masking and doping steps in a method of fabricating a liquid crystal display |
| KR100451381B1 (ko) * | 1998-07-30 | 2005-06-01 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
| KR100317622B1 (ko) * | 1999-03-24 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터 및 그의 제조방법 |
| JP3403115B2 (ja) * | 1999-04-02 | 2003-05-06 | シャープ株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-09-24 KR KR1019970048370A patent/KR100269600B1/ko not_active IP Right Cessation
-
1998
- 1998-09-07 JP JP10252697A patent/JPH11145476A/ja active Pending
- 1998-09-11 US US09/151,600 patent/US6413804B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100269600B1 (ko) | 2000-10-16 |
| JPH11145476A (ja) | 1999-05-28 |
| US6413804B1 (en) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0151195B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| KR100451381B1 (ko) | 박막트랜지스터및그제조방법 | |
| US6448611B1 (en) | High power semiconductor device and fabrication method thereof | |
| US5382536A (en) | Method of fabricating lateral DMOS structure | |
| US7196375B2 (en) | High-voltage MOS transistor | |
| KR0136931B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| KR100269600B1 (ko) | 박막트랜지스터의 제조방법 | |
| US6861298B2 (en) | Method of fabricating CMOS thin film transistor | |
| JPH04196328A (ja) | 電界効果型トランジスタ | |
| KR20020069005A (ko) | 기저-게이트 박막 트랜지스터를 형성하는 방법 | |
| KR20000033991A (ko) | 트렌치 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의제조방법 | |
| KR100482462B1 (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
| US6730548B1 (en) | Method of fabricating a thin film transistor | |
| KR100308852B1 (ko) | 액정표시장치의트랜지스터제조방법 | |
| KR100275931B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| KR100540129B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100216320B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100611212B1 (ko) | 오프셋영역을 갖는 박막 트랜지스터의 제조방법 | |
| KR100225952B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100287872B1 (ko) | 반도체 소자의 제조방법 | |
| KR100191786B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| KR960012586B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR0172852B1 (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |