JPH0864549A - イオンドーピング方法及びイオンドーピング装置 - Google Patents

イオンドーピング方法及びイオンドーピング装置

Info

Publication number
JPH0864549A
JPH0864549A JP22258694A JP22258694A JPH0864549A JP H0864549 A JPH0864549 A JP H0864549A JP 22258694 A JP22258694 A JP 22258694A JP 22258694 A JP22258694 A JP 22258694A JP H0864549 A JPH0864549 A JP H0864549A
Authority
JP
Japan
Prior art keywords
impurity
gas
thin film
source gas
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22258694A
Other languages
English (en)
Inventor
Masabumi Kunii
正文 国井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22258694A priority Critical patent/JPH0864549A/ja
Publication of JPH0864549A publication Critical patent/JPH0864549A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 イオンドーピングにより半導体薄膜に制御性
良く低濃度不純物領域及び高濃度不純物領域を形成す
る。 【構成】 イオンドーピング方法では、不純物ガス種及
び希釈ガス種の混合物からなる原料気体をチャンバ1に
導入し、原料気体をイオン化した後さらに電界加速して
不純物を半導体層に注入する。低濃度の不純物ガス種を
含む原料気体を用い低ドーズ量で不純物を半導体層に注
入し低濃度不純物領域を形成する。高濃度の同一不純物
ガス種を含む原料気体に切り換え高ドーズ量で同一不純
物を半導体層に注入し高濃度不純物領域を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体薄膜等の半導体層
に不純物を注入するイオンドーピング方法及びイオンド
ーピング装置に関する。より詳しくは、LDD構造を有
する薄膜トランジスタの製造に適したイオンドーピング
方法及びイオンドーピング装置に関する。
【0002】
【従来の技術】一般に、半導体層を素子領域としてトラ
ンジスタを作成する場合、不純物を導入してトランジス
タのソース領域やドレイン領域となる不純物領域を形成
する必要がある。この為、従来からイオンインプランテ
ーション装置が用いられていた。この装置はチャンバ内
にイオン銃を内蔵しておりイオンビームを放射する。こ
のイオンビームを質量分離にかけ、所望の不純物イオン
種を選択して半導体層に打ち込む。比較的大面積の半導
体層に対して無数の不純物領域を設ける場合、イオンビ
ームを半導体層の表面に沿って走査しなければならず、
処理能率が悪いという欠点がある。これに対し、近年イ
オンドーピング装置が開発されている。このイオンドー
ピング装置は不純物ガス種及び希釈ガス種の混合物から
なる原料気体をチャンバに導入し、該原料気体をイオン
化した後質量分離を行なう事なく電界加速して不純物を
半導体層の全面に一斉注入するものである。イオンドー
ピング装置は短時間で大面積(例えば30×30cm角以
上)の基板に設けられた半導体層に高ドーズ量で不純物
を注入できる為、高スループットが実現できる。例えば
次世代の大面積液晶ディスプレイに用いる薄膜半導体装
置基板の製造に好適なものとして有望視されている。こ
のイオンドーピング装置は例えばJapanDispl
ay '92 Dig. pp.206−207等に開示
されている。又、このイオンドーピング装置を用いた薄
膜トランジスタの製造方法は、例えばJapanese
Journal of Appied Physic
s,vol.33,pp.635−638,1994等
に開示されている。
【0003】
【発明が解決しようとする課題】イオンドーピング装置
は、水素等で希釈したB2 6 ,PH3 等の不純物ガス
種からなる原料気体を高周波プラズマでイオン化させ、
質量分離を行なう事なく電界加速させて基板上の半導体
薄膜等に打ち込むものである。この原料気体の希釈率は
従来、不純物ガス種/希釈ガス種の混合比で1〜10%
程度の濃度を用いていた。この不純物濃度範囲の原料気
体を用いると、1×1016/cm2 程度の高ドーズ量を1
分間程度の短時間で半導体薄膜に打ち込む事ができ、効
率的に高濃度不純物領域が形成できる。しかし反面、1
×1014/cm2 以下のドーズ量を精度良く制御する事は
困難であり、比較的低濃度の不純物領域を形成する上で
支障となっていた。この為、十分に制御された低濃度不
純物領域が必要な半導体素子(例えばLDD構造を有す
る薄膜トランジスタ)を作成する事が困難であるという
課題があった。
【0004】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は低ドーズ量から高ドーズ量までの不
純物注入を精度良く制御する事が可能なイオンドーピン
グ方法及びイオンドーピング装置を提供する事を目的と
する。又、プロセス温度600℃以下の所謂低温プロセ
スで、オン/オフ比の大きい高性能な薄膜トランジスタ
の製造に適用可能なイオンドーピング方法及びイオンド
ーピング装置を提供する事を目的とする。かかる目的を
達成する為に以下の手段を講じた。即ち、本発明にかか
るイオンドーピング方法は基本的に、不純物ガス種及び
希釈ガス種の混合物からなる原料気体をチャンバに導入
し、該原料気体をイオン化した後さらに電界加速して不
純物を半導体層に注入するものである。特徴事項とし
て、低濃度の不純物ガス種を含む原料気体を用い低ドー
ズ量で不純物を半導体層に注入し低濃度不純物領域を形
成する第1ドーピングと、高濃度の同一不純物ガス種を
含む原料気体に切り換え高ドーズ量で同一不純物を半導
体層に注入し高濃度不純物領域を形成する第2ドーピン
グとを行なう。具体的には、第1ドーピングは濃度1%
未満の不純物ガス種を含む原料気体を用い、第2ドーピ
ングは濃度1%以上の不純物ガス種を含む原料気体を用
いる。本イオンドーピング方法をLDD構造を有する薄
膜トランジスタの作成に応用した場合、第1ドーピング
では絶縁基板上に形成された薄膜からなる半導体層に対
して薄膜トランジスタのLDD領域となる低濃度不純物
領域を形成する。続く第2ドーピングでは、同じく薄膜
トランジスタのソース領域及びドレイン領域となる高濃
度不純物領域を形成する。この様にして作成されたLD
D構造の薄膜トランジスタは、例えば画素電極のスイッ
チング素子として利用できる。なお、該ドーピングは所
定の希釈ガス種を含む原料気体を用い、不純物の注入と
同時に原料気体中に含まれる水素又は弗素を注入して薄
膜からなる半導体層の欠陥を修復する事が可能である。
【0005】本発明にかかるイオンドーピング装置は、
基本的な構成として不純物ガス種及び希釈ガス種の混合
物からなる原料気体が導入されるチャンバと、該チャン
バ内で半導体層を有する基板を載置するステージと、導
入された原料気体をイオン化するプラズマ電極と、イオ
ン化した原料気体を電界加速して不純物を半導体層に注
入する加速電極とを備えている。特徴事項として、低濃
度の不純物ガス種を含む第1原料気体をチャンバに供給
する第1ガス供給源と、高濃度の同一不純物ガス種を含
む第2原料気体をチャンバに供給する第2ガス供給源と
を備えている。さらに、両者を切り換え制御する切換手
段を備えており、第1原料気体をチャンバに導入した時
低ドーズ量で不純物を半導体層に注入する事により低濃
度不純物領域の形成を可能とし、第2原料気体をチャン
バに導入した時高ドーズ量で同一不純物を半導体層に注
入する事により高濃度不純物領域の形成を可能とする。
例えば、第1ガス供給源は濃度1%未満の不純物ガス種
を含む第1原料気体を供給し、第2ガス供給源は濃度1
%以上の不純物ガス種を含む第2原料気体を供給する。
【0006】
【作用】本発明によれば、不純物ガス種の濃度が異なる
原料気体を適宜切り換えてチャンバに導入しイオンドー
ピングを行なっている。これにより、高ドーズ量での不
純物領域の形成に加え、低ドーズ量での不純物領域の形
成が容易となり、例えば30×30cm角以上の大面積基
板に成膜された半導体薄膜に対し1012〜1014/cm2
程度の低ドーズ量で不純物を制御性良く正確に打ち込む
事が可能になった。例えば、大面積基板に成膜した多結
晶シリコン等の半導体薄膜に低温プロセスでLDD構造
を有する薄膜トランジスタが集積形成可能になり、大面
積液晶ディスプレイの駆動基板等に好適な薄膜半導体装
置が製造できる。又、ドーピングを行なう際、原料気体
に含まれる希釈ガス種等を適当に選択する事により、不
純物の注入と同時に水素又は弗素も注入して半導体薄膜
の欠陥を修復する事が可能になる。例えば、低ドーズ量
で不純物を注入し低濃度不純物領域を設けてLDD構造
の薄膜トランジスタを作成する際、同時に水素を打ち込
む事によりLDD領域に含まれる半導体薄膜の結晶欠陥
を修復する事ができる。
【0007】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるイオンドーピン
グ装置の構成を示す模式的なブロック図である。本イオ
ンドーピング装置は真空排気可能なチャンバ1を備えて
おり、不純物ガス種及び希釈ガス種の混合物からなる原
料気体が配管2を介して導入される。チャンバ1内には
回転可能なステージ3が設けられており、半導体薄膜等
の半導体層が形成された基板4を載置する。又、チャン
バ1内に導入された原料気体をイオン化するプラズマ電
極5と、イオン化した原料気体を電界加速して不純物を
半導体層に注入する加速電極6とを備えている。加え
て、イオン引き出し用の電極7と制御用の減速電極8も
設けられている。プラズマ電極5にはRFプラズマ発生
用の高周波電源9が接続されている。かかる構成によ
り、チャンバ1内に導入された原料気体はRFプラズマ
により電離イオンに励起され、イオン引き出し用の電極
7及び加速電極6を介しイオンシャワー10となって基
板4の半導体層全面に打ち込まれる。
【0008】チャンバ1には配管2を介して4本のガス
シリンダ11,12,13,14が接続されている。こ
れらのガスシリンダ11〜14は電磁バルブや機械式バ
ルブを用いて原料気体系の切り換えができる様になって
いる。原料気体の流量はマスフローコントローラ(M
F)15により制御される。原料気体系の切り換えは操
作パネル上の設定により自動的に行なえる。一対のガス
シリンダ11,12はN型の不純物ガス種(例えばPH
3 )及び希釈ガス種(例えばH2 )の混合物からなる原
料気体を貯蔵している。他の一対のガスシリンダ13,
14はP型の不純物ガス種(例えばB2 6 )及び希釈
ガス種(例えばH2 )の混合物からなる原料気体を貯蔵
している。ガスシリンダ11は低濃度のN型不純物ガス
種を含む第1原料気体をチャンバ1に供給する第1ガス
供給源となり、ガスシリンダ12は高濃度の同一不純物
ガス種を含む第2原料気体をチャンバ1に供給する第2
ガス供給源となる。他の一対のガスシリンダ13,14
についても同様であり、一方のガスシリンダ13は低濃
度のP型不純物ガス種を含む第1原料気体をチャンバ1
に供給する第1ガス供給源となり、ガスシリンダ14は
高濃度の同一不純物ガス種を含む第2原料気体をチャン
バ1に供給する第2ガス供給源となる。第1ガス供給源
は濃度1%未満の不純物ガス種を含む第1原料気体を供
給し、第2ガス供給源は濃度1%以上の不純物ガス種を
含む第2原料気体を供給する。本例では、ガスシリンダ
11にPH3 /H2 の希釈比が100ppm の原料気体が
貯蔵され、ガスシリンダ12にはPH3 /H2 の希釈比
が5%の原料気体が貯蔵されている。又、ガスシリンダ
13にはB2 6 /H2 の希釈比が20ppm の原料気体
が貯蔵され、ガスシリンダ14にはB2 6 /H2 の希
釈比が5%の原料気体が貯蔵されている。なお、本例で
は4系統のガス供給源を設けているが、勿論必要に応じ
て不純物ガス種や不純物濃度のレベルを増やしても良
い。加速電極6には200kVまでの加速電圧が印加可能
であり、30×30cm角程度の基板4にも対応できる様
になっている。
【0009】引き続き図1を参照して、本イオンドーピ
ング装置を用いて行なわれるイオンドーピング方法を説
明する。基本的に、本イオンドーピング方法では、不純
物ガス種及び希釈ガス種の混合物からなる原料気体をチ
ャンバ1に導入し、原料気体をイオン化した後さらに加
速電極6で電界加速して不純物を半導体層に注入する。
特徴事項として、低濃度の不純物ガス種を含む原料気体
を用い低ドーズ量で不純物を半導体層に注入し低濃度不
純物領域を形成する第1ドーピングを行なう。次に、高
濃度の同一不純物ガス種を含む原料気体に切り換え高ド
ーズ量で同一不純物を半導体層に注入し高濃度不純物領
域を形成する第2ドーピングを行なう。例えば、本イオ
ンドーピング方法を用いてLDD構造の薄膜トランジス
タを作成する場合、第1ドーピングでは絶縁基板4上に
形成された薄膜からなる半導体層に対して薄膜トランジ
スタのLDD領域となる低濃度不純物領域を形成する。
第2ドーピングでは同じく薄膜トランジスタのソース領
域及びドレイン領域となる高濃度不純物領域を形成す
る。このドーピングは所定の希釈ガス種を含む原料気体
を用い、目的となる不純物(例えばリン、ボロン)の注
入と同時に原料気体中に含まれる水素又は弗素を注入し
て薄膜からなる半導体層の欠陥を修復可能としている。
【0010】次に、図2を参照して、図1に示したイオ
ンドーピング装置を用いた薄膜トランジスタの製造方法
を詳細に説明する。本例ではLDD構造を有するNチャ
ネル型の薄膜トランジスタを作成する。従って原料気体
としてはガスシリンダ11,12に貯蔵されたPH3
2 の混合物を用いる。なお、Pチャネル型の薄膜トラ
ンジスタを作成する場合には、ガスシリンダ13,14
に貯蔵されたB2 6/H2 の混合物を用いれば良い。
先ず工程(a)で、ガラス基板20上にバッファ層21
を成膜する。例えば、SiO2 又はSiNx 等を100
〜200nmの厚みで成膜し、バッファ層21とする。続
いて半導体薄膜22を成膜する。例えば、非晶質シリコ
ンを約40〜80nmの膜厚でプラズマCVD,LPCV
D等の方法により堆積する。ここでレーザアニール、固
相成長等の手段を用いて非晶質シリコンを結晶化させ、
多結晶シリコンに転換する。この多結晶シリコンからな
る半導体薄膜22をエッチングで島状にパタニングし薄
膜の素子領域とする。さらにこの上に、ゲート絶縁膜2
3を成膜する。例えば、プラズマCVD、常圧CVD、
減圧CVD、電子線共鳴CVD(ECR−CVD)、ス
パッタ等によりSiO2 を50〜400nmの厚みで成長
させる。
【0011】次に工程(b)に移り、先ず最初に必要な
らば、イオンドーピング装置の原料気体を20ppm のB
2 6 /H2 混合物に切り換え、薄膜トランジスタの閾
値電圧Vthを制御する目的でドーズ量3×1012/cm
2 程度のイオンドーピングを行なう。場合によってはこ
の閾値制御用ドーピング工程は省略できる。この上に、
ダブルゲート型のゲート電極24をパタニング形成す
る。例えば、Al,Ti,Mo,W,Ta,DOPOS
あるいはこれらの合金を200〜800nmの厚みで成膜
しパタニングしてダブルゲート型のゲート電極24とす
る。続いて、イオンドーピング装置に導入される原料気
体を100ppm のPH3 /H2 混合物に切り換え、イオ
ンドーピングを実施して、ゲート電極24をマスクとし
たセルフアライメントで低濃度不純物領域を形成する。
この低濃度不純物領域は後にLDD領域となるものであ
る。このイオンドーピングのドーズ量は1×1012〜1
×1014/cm2 程度に設定されている。
【0012】次に工程(c)に移り、ゲート電極24及
びその周辺をレジスト25で被覆する。この後原料気体
を5%のPH3 /H2 混合物に切り換え、N型不純物の
ドーピングを高濃度で行なう。このドーズ量は例えば4
×1015/cm2 程度である。これにより、N型の高濃度
不純物領域が設けられ、薄膜トランジスタのソース領域
S及びドレイン領域Dとなる。又、レジスト25により
被覆された部分はそのまま低濃度不純物領域として残り
LDD領域となる。これにより、LDD構造を有するダ
ブルゲート型のNチャネル薄膜トランジスタが形成でき
る。なお、図示しないがPチャネルの薄膜トランジスタ
を形成する場合には原料気体を5%B26 /H2 の混
合物に切り換えドーズ量4×1015/cm2 程度でイオン
ドーピングすれば良い。
【0013】最後に工程(d)で、PSG膜26を約6
00nmの厚みで成膜する。続いて300〜400℃程度
の温度でアニールし半導体薄膜22に注入された不純物
を活性化させる。本イオンドーピングでは半導体薄膜2
2の多結晶シリコン中に多量の水素が導入される為、こ
の様な低温活性化が可能になる。又低温活性化アニール
の代わりにレーザ活性化アニールを行なっても良い。最
後に、PSG膜26にコンタクトホールを開口し、Al
−Si等の金属膜をスパッタし、所定の形状にパタニン
グして配線電極27を設ける。この様にして完成したL
DD構造を有するダブルゲート型の薄膜トランジスタは
液晶ディスプレイの画素スイッチング素子として好適で
ある。この場合には、薄膜トランジスタのドレイン領域
Dには通常の配線電極27に代え、画素電極が接続され
る事になる。LDD領域は薄膜トランジスタのリーク電
流減少に効果的であり、画素電極のスイッチング素子と
して用いた場合画像信号の保持特性が良好になる。
【0014】ところで、LDD構造を効果的に機能させ
る為には、LDD領域の結晶性が良く欠陥の少ない多結
晶シリコン薄膜になっている必要がある。LDD領域は
例えば半導体薄膜の厚みが50nm程度の場合、1×10
12〜1×1013/cm2 程度のドーズ量で不純物を打ち込
む事が必要である。しかしながら、Journalof
Applied Physics Vol.46,N
o.12,p.5247(1975)等に示す様に、半
導体薄膜中の欠陥密度が大きいとLDD領域中のキャリ
アは全て欠陥準位にトラップされ、結晶粒界のエネルギ
ー障壁が高くなる為LDD領域の抵抗が下がらない。一
方、イオンドーピング装置は質量分離を行なわずに不純
物イオンを基板に打ち込む為、PH3 /H2 ,B2 6
/H2 等の混合物を原料気体に用いる時、水素イオンも
同時に打ち込まれる。この水素イオン打ち込み効果によ
り、水素パッシベーションが行なわれ、多結晶シリコン
中の欠陥を大幅に下げられる。この効果によりLDD領
域の電気抵抗を下げ、LDD領域を効果的に形成する事
ができる様になる。このパッシベーション効果は水素の
みに限られない。例えば原料気体としてBF2 ,AsF
5 あるいはPH3 /F2 等を用いれば、弗素イオンがB
+イオン、P+イオン等と同時に打ち込まれる。弗素イ
オンは水素イオンと同様に欠陥準位をターミネートする
効果があり、この方法でもLDD領域を効果的に形成で
きる。又薄膜トランジスタの活性層(チャネル層)に対
してもパッシベーション効果が同様に得られる。従来、
活性層の水素化を別工程で行なう事によって薄膜トラン
ジスタの性能向上を図っていたが、本発明によればイオ
ンドーピング工程による水素化で代用させる事も可能に
なる。
【0015】図3は、本発明にかかるイオンドーピング
方法を用いて作成される薄膜トランジスタの他の製造方
法を示す工程図である。図2に示した実施例ではプレー
ナ型の薄膜トランジスタを作成したが、本実施例では逆
スタガ型のLDD構造を有するNチャネル薄膜トランジ
スタを作成する。先ず工程(a)で、ガラス基板30上
にバッファ層31を形成する。例えばSiO2 ,SiN
x 等を約100〜200nmの厚みで堆積する。次いでA
l,Ta,Mo,W又はこれらの合金を100〜200
nmの厚みで成膜し、所定の形状にパタニングしてゲート
電極32を形成する。ゲート電極としてAl,Ta,M
o/Ta等の金属材料を用いた場合は、その表面を陽極
酸化する事により1層目のゲート絶縁膜33を形成でき
る。さらにプラズマCVD法でSiO2 を約200nm形
成し、第2層目のゲート絶縁膜34を設ける。さらにこ
の上に連続的に非晶質シリコンを約40〜80nmの厚み
で成膜する。この段階でレーザアニールあるいは固相成
長法を用いて非晶質シリコンを結晶化させ、パタニング
して薄膜トランジスタの素子領域35を形成する。
【0016】次に工程(b)に移り、素子領域35の上
にSiO2 を約100〜300nmの厚みで成膜し所定の
形状にパタニングしてエッチングストッパ36とする。
次いで基板30をイオンドーピング装置に投入し、10
0ppm のPH3 /H2 からなる原料気体を選択し、エッ
チングストッパ36をマスクとしてイオンドーピングを
行ない低濃度不純物領域を設ける。この低濃度不純物領
域は後にLDD領域になる。イオンドーピングのドーズ
量は4×1012〜4×1013/cm2 に設定される。
【0017】次に工程(c)に移り、エッチングストッ
パ36及びその周辺をレジスト37で被覆する。再び基
板30をイオンドーピング装置に投入し、原料気体を5
%のPH3 /H2 混合物に切り換えイオンドーピングを
実施する。そのドーズ量は4×1015/cm2 程度であ
り、高濃度の不純物領域が設けられる。この高濃度不純
物領域は薄膜トランジスタのソース領域S及びドレイン
領域Dとなる。又、レジスト37で被覆された部分は低
濃度不純物領域がそのまま残り、LDD領域となる。な
お図示しないが、Pチャネル薄膜トランジスタを作成す
る場合には、原料気体を5%のB2 6 /H2 に切り換
えドーズ量4×1015/cm2 程度でイオンドーピングを
行なえば良い。
【0018】最後に工程(d)において、使用済みとな
ったレジスト37を除去した後、300〜400℃程度
でアニールを行ない不純物を活性化させる。活性化アニ
ールはレーザアニールでも行なえる事は先の実施例と同
様である。次いでMo,Al等の金属を200〜400
nmの厚みでスパッタし、所定の形状にパタニングして配
線電極38を形成する。この後必要ならば水素化工程を
施し薄膜トランジスタの完成となる。
【0019】図4は、本発明に従って製造された薄膜半
導体装置を表わし、特にアクティブマトリクス型液晶デ
ィスプレイの組み立てに用いられる表示用半導体チップ
を表わしている。一般に、絶縁基板51は大型のウエハ
からなり表示用半導体チップを多数個取りできる様にし
ている。図は、大型のウエハから切り出された1個の表
示用半導体チップを表わしている。イオンドーピング工
程では大型のウエハに対して全面的に不純物が導入され
極めて製造プロセスが効率的になっている。図示する様
に、絶縁基板51の上に成膜された半導体薄膜52に
は、前述したイオンドーピングその他の処理を行ない、
画素アレイ部53、水平走査回路54、垂直走査回路5
5が設けられている。何れも薄膜トランジスタを含んで
いる。この表示用半導体チップ56においては、薄膜ト
ランジスタの総数は100kbit以上であり、チップの対
角寸法は14mm以上である。この対角寸法は例えば3イ
ンチ程度にまで及ぶ。なお画素アレイ部53には薄膜ト
ランジスタに加えて画素電極も集積形成される。
【0020】最後に図5は、図4に示した表示用半導体
チップを用いて組み立てられたアクティブマトリクス型
の液晶ディスプレイを示す模式的な斜視図である。図示
する様に、液晶ディスプレイは表示用半導体チップから
なる駆動基板101と対向基板102と両者の間に保持
された液晶103とを備えたパネル構造を有する。駆動
基板101には画素アレイ部104と駆動回路部とが集
積形成されている。駆動回路部は垂直走査回路105と
水平走査回路106とに分かれている。又、駆動基板1
01の周辺部上端には外部接続用の端子部107が形成
されている。端子部107は配線108を介して垂直走
査回路105及び水平走査回路106に接続している。
画素アレイ部104は垂直走査回路105に接続された
ゲートライン109と、水平走査回路106に接続した
データライン110を備えている。両ラインの交差部に
は画素電極111とこれをスイッチング駆動する薄膜ト
ランジスタ112とが集積形成されている。この薄膜ト
ランジスタ112は本発明にかかるイオンドーピング法
により形成された高濃度不純物領域及び低濃度不純物領
域を備えており、LDD構造となっている。
【0021】
【発明の効果】以上説明した様に、本発明によれば従来
のイオンドーピング装置では制御困難であった低ドーズ
量の不純物打ち込みが容易となり、30×30cm角以上
の大面積基板に対し1012〜1014/cm2 程度の低ドー
ズ量で不純物を制御性良く正確に打ち込む事が可能にな
った。従って、大面積基板に成膜された多結晶シリコン
等の半導体薄膜に対し低温プロセスでLDD構造を有す
る薄膜トランジスタを形成する事が可能になった。従っ
て本発明を利用する事により大面積基板上に周辺駆動回
路を一体的に組み込んだ高解像度の液晶ディスプレイ用
薄膜半導体装置を作成する事ができる。この様に本発明
の効果は絶大なものがある。
【図面の簡単な説明】
【図1】本発明にかかるイオンドーピング装置を示すブ
ロック図である。
【図2】本発明にかかるイオンドーピング方法を用いた
薄膜トランジスタの製造方法を示す工程図である。
【図3】同じく本発明にかかるイオンドーピング方法を
用いた薄膜トランジスタの他の製造方法を示す工程図で
ある。
【図4】本発明にかかるイオンドーピング方法を用いて
作成された表示用半導体チップを示す模式的な斜視図で
ある。
【図5】図4に示した表示用半導体チップを用いて組み
立てられた液晶ディスプレイの模式的な斜視図である。
【符号の説明】
1 チャンバ 2 配管 3 ステージ 4 基板 5 プラズマ電極 6 加速電極 11 ガスシリンダ 12 ガスシリンダ 13 ガスシリンダ 14 ガスシリンダ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 不純物ガス種及び希釈ガス種の混合物か
    らなる原料気体をチャンバに導入し該原料気体をイオン
    化した後さらに電界加速して不純物を半導体層に注入す
    るイオンドーピング方法であって、 低濃度の不純物ガス種を含む原料気体を用い低ドーズ量
    で不純物を半導体層に注入し低濃度不純物領域を形成す
    る第1ドーピングと、 高濃度の同一不純物ガス種を含む原料気体に切り換え高
    ドーズ量で同一不純物を半導体層に注入し高濃度不純物
    領域を形成する第2ドーピングとを行なう事を特徴とす
    るイオンドーピング方法。
  2. 【請求項2】 第1ドーピングは濃度1%未満の不純物
    ガス種を含む原料気体を用い、第2ドーピングは濃度1
    %以上の不純物ガス種を含む原料気体を用いる事を特徴
    とする請求項1記載のイオンドーピング方法。
  3. 【請求項3】 第1ドーピングは絶縁基板上に形成され
    た薄膜からなる半導体層に対して薄膜トランジスタのL
    DD領域となる低濃度不純物領域を形成し、第2ドーピ
    ングは同じく薄膜トランジスタのソース領域及びドレイ
    ン領域となる高濃度不純物領域を形成する事を特徴とす
    る請求項1記載のイオンドーピング方法。
  4. 【請求項4】 第1ドーピングと第2ドーピングは画素
    電極のスイッチング用に設けられる薄膜トランジスタの
    LDD領域とソース領域及びドレイン領域を形成する事
    を特徴とする請求項3記載のイオンドーピング方法。
  5. 【請求項5】 該ドーピングは所定の希釈ガス種を含む
    原料気体を用い、不純物の注入と同時に原料気体中に含
    まれる水素又は弗素を注入して薄膜からなる半導体層の
    欠陥を修復する事を特徴とする請求項3記載のイオンド
    ーピング方法。
  6. 【請求項6】 不純物ガス種及び希釈ガス種の混合物か
    らなる原料気体が導入されるチャンバと、該チャンバ内
    で半導体層を有する基板を載置するステージと、導入さ
    れた原料気体をイオン化するプラズマ電極と、イオン化
    した原料気体を電界加速して不純物を半導体層に注入す
    る加速電極とを備えたイオンドーピング装置であって、 低濃度の不純物ガス種を含む第1原料気体をチャンバに
    供給する第1ガス供給源と、高濃度の同一不純物ガス種
    を含む第2原料気体をチャンバに供給する第2ガス供給
    源と、両者を切り換え制御し第1原料気体をチャンバに
    導入した時低ドーズ量で該不純物を半導体層に注入する
    事により低濃度不純物領域の形成を可能とし第2原料気
    体をチャンバに導入した時高ドーズ量で同一不純物を半
    導体層に注入する事により高濃度不純物領域の形成を可
    能とする切換手段とを有する事を特徴とするイオンドー
    ピング装置。
  7. 【請求項7】 第1ガス供給源は濃度1%未満の不純物
    ガス種を含む第1原料気体を供給し、第2ガス供給源は
    濃度1%以上の不純物ガス種を含む第2原料気体を供給
    する事を特徴とする請求項6記載のイオンドーピング装
    置。
JP22258694A 1994-08-24 1994-08-24 イオンドーピング方法及びイオンドーピング装置 Pending JPH0864549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22258694A JPH0864549A (ja) 1994-08-24 1994-08-24 イオンドーピング方法及びイオンドーピング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22258694A JPH0864549A (ja) 1994-08-24 1994-08-24 イオンドーピング方法及びイオンドーピング装置

Publications (1)

Publication Number Publication Date
JPH0864549A true JPH0864549A (ja) 1996-03-08

Family

ID=16784795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22258694A Pending JPH0864549A (ja) 1994-08-24 1994-08-24 イオンドーピング方法及びイオンドーピング装置

Country Status (1)

Country Link
JP (1) JPH0864549A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100748A (ja) * 1998-09-24 2000-04-07 Sony Corp 半導体装置の製造方法
US6812492B1 (en) * 1997-12-08 2004-11-02 Lg Philips Lcd Co., Ltd. Method of fabricating a thin film transistor
US7696024B2 (en) 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置
JP2016066810A (ja) * 2000-08-25 2016-04-28 株式会社半導体エネルギー研究所 発光装置の作製方法
CN108962734A (zh) * 2018-06-27 2018-12-07 武汉华星光电半导体显示技术有限公司 一种多晶硅半导体层的制备方法、薄膜晶体管及制备方法
US20220082523A1 (en) * 2020-09-11 2022-03-17 National Sun Yat-Sen University Gas sensor and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812492B1 (en) * 1997-12-08 2004-11-02 Lg Philips Lcd Co., Ltd. Method of fabricating a thin film transistor
JP2000100748A (ja) * 1998-09-24 2000-04-07 Sony Corp 半導体装置の製造方法
JP4553076B2 (ja) * 1998-09-24 2010-09-29 ソニー株式会社 半導体装置の製造方法
JP2016066810A (ja) * 2000-08-25 2016-04-28 株式会社半導体エネルギー研究所 発光装置の作製方法
US7696024B2 (en) 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置
CN108962734A (zh) * 2018-06-27 2018-12-07 武汉华星光电半导体显示技术有限公司 一种多晶硅半导体层的制备方法、薄膜晶体管及制备方法
WO2020000581A1 (zh) * 2018-06-27 2020-01-02 武汉华星光电半导体显示技术有限公司 一种多晶硅半导体层的制备方法、薄膜晶体管及制备方法
US20220082523A1 (en) * 2020-09-11 2022-03-17 National Sun Yat-Sen University Gas sensor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6635521B2 (en) CMOS-type semiconductor device and method of fabricating the same
US5397718A (en) Method of manufacturing thin film transistor
JPH06260502A (ja) アクティブマトリクス基板の製造方法
JPH0864549A (ja) イオンドーピング方法及びイオンドーピング装置
JPH0818055A (ja) 半導体集積回路およびその作製方法
JP4634569B2 (ja) イオン注入装置及び薄膜半導体装置
JPH1012890A (ja) 薄膜半導体装置の製造方法
JP3084159B2 (ja) 薄膜トランジスタの製造方法
JPH08139335A (ja) 薄膜トランジスタの製造方法
JP3467698B2 (ja) アクティブマトリクス基板の製造方法
JP3413704B2 (ja) 薄膜半導体装置の製造方法
JP3345756B2 (ja) 半導体装置の製造方法
JP3428143B2 (ja) 不純物の活性化方法ならびに薄膜トランジスタの製造方法
JPH0582552A (ja) 薄膜トランジスタの製造方法
JPH11154482A (ja) 半導体装置の製造方法
JP3210568B2 (ja) 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JP2002299629A (ja) ポリシリコン薄膜半導体およびポリシリコン薄膜半導体の製造方法
JP2000004021A (ja) 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法
JP3357038B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置の製造方法
JP2001274413A (ja) 薄膜トランジスタの製造方法
JP2000277743A (ja) 薄膜トランジスタの製造方法
JP2001250960A (ja) 半導体装置の作製方法
JP2000058472A (ja) 半導体装置の製造方法
JPH11329334A (ja) 半導体装置の製造方法
JPH07142739A (ja) 多結晶シリコン薄膜トランジスターの製造方法