JPH11329334A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11329334A JPH11329334A JP13866198A JP13866198A JPH11329334A JP H11329334 A JPH11329334 A JP H11329334A JP 13866198 A JP13866198 A JP 13866198A JP 13866198 A JP13866198 A JP 13866198A JP H11329334 A JPH11329334 A JP H11329334A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- substrate
- impurity
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electron Sources, Ion Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 イオンドーピングにおいてドーピング膜の抵
抗均一性を高める。 【解決手段】 プラズマソース8にて生成されたイオン
を取り出すための加速電極3に、ビーム電流密度を下げ
るための切換電極9を重ね配置する。切換電極9には加速
電極3に設けられた微孔よりも小さな微孔が設けられて
おり、かつ、その微孔は中央部よりも外周部の径が大き
い。これより取り出されるビーム電流密度は、中央部が
高く、外周部が低い傾斜を有し、注入膜の膜厚のばらつ
きによるシート抵抗のばらつきを、注入濃度で相殺する
ことができる。
抗均一性を高める。 【解決手段】 プラズマソース8にて生成されたイオン
を取り出すための加速電極3に、ビーム電流密度を下げ
るための切換電極9を重ね配置する。切換電極9には加速
電極3に設けられた微孔よりも小さな微孔が設けられて
おり、かつ、その微孔は中央部よりも外周部の径が大き
い。これより取り出されるビーム電流密度は、中央部が
高く、外周部が低い傾斜を有し、注入膜の膜厚のばらつ
きによるシート抵抗のばらつきを、注入濃度で相殺する
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、あるい
は、液晶表示装置（ＬＣＤ）、エレクトロルミネッセン
ス（ＥＬ）表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ（ＴＦＴ：th
in film tansistor）の製造方法に関する。
は、液晶表示装置（ＬＣＤ）、エレクトロルミネッセン
ス（ＥＬ）表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ（ＴＦＴ：th
in film tansistor）の製造方法に関する。
【０００２】
【従来の技術】近年、ＬＣＤ、有機ＥＬディスプレイ、
プラズマディスプレイ等、のフラットパネルディスプレ
イの開発が盛んに行われ、実用化が進められている。中
でも、ＬＣＤや有機ＥＬディスプレイは薄型、低消費電
力などの点で優れており、ＯＡ機器、ＡＶ機器の分野で
実用化されている。特に、各画素に画素情報の書き換え
タイミングを制御するスイッチング素子としてＴＦＴを
配したアクティブマトリクス型ＬＣＤは、大画面、高精
細の動画表示が可能となるため、各種テレビジョン、パ
ーソナルコンピュータ、更には、携帯コンピュータ、デ
ジタルスチルカメラ、ビデオカメラ等のモニターに多く
用いられている。
プラズマディスプレイ等、のフラットパネルディスプレ
イの開発が盛んに行われ、実用化が進められている。中
でも、ＬＣＤや有機ＥＬディスプレイは薄型、低消費電
力などの点で優れており、ＯＡ機器、ＡＶ機器の分野で
実用化されている。特に、各画素に画素情報の書き換え
タイミングを制御するスイッチング素子としてＴＦＴを
配したアクティブマトリクス型ＬＣＤは、大画面、高精
細の動画表示が可能となるため、各種テレビジョン、パ
ーソナルコンピュータ、更には、携帯コンピュータ、デ
ジタルスチルカメラ、ビデオカメラ等のモニターに多く
用いられている。
【０００３】ＴＦＴは絶縁性基板上に金属層とともに半
導体層を所定の形状に形成することにより得られる電界
効果型トランジスタ（ＦＥＴ：field effect transis t
or）である。アクティブマトリクス型ＬＣＤにおいて
は、ＴＦＴは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動するための各キャパシタンスに接続され
ている。
導体層を所定の形状に形成することにより得られる電界
効果型トランジスタ（ＦＥＴ：field effect transis t
or）である。アクティブマトリクス型ＬＣＤにおいて
は、ＴＦＴは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動するための各キャパシタンスに接続され
ている。
【０００４】特に、半導体層として、それまで多用され
てきた非晶質シリコン（ａ−Ｓｉ）の代わりに多結晶シ
リコン（ｐ−Ｓｉ）を用いたＴＦＴは動作速度が速く、
画素部のみならず、周辺の駆動回路をも同一基板上に一
体形成することが可能となり、駆動回路内蔵型ＬＣＤが
作製されるに至っている。
てきた非晶質シリコン（ａ−Ｓｉ）の代わりに多結晶シ
リコン（ｐ−Ｓｉ）を用いたＴＦＴは動作速度が速く、
画素部のみならず、周辺の駆動回路をも同一基板上に一
体形成することが可能となり、駆動回路内蔵型ＬＣＤが
作製されるに至っている。
【０００５】図７にＴＦＴの断面図を示す。透明な基板
（１０）上に、Ｃｒ、Ｔｉ、Ｔａ等のゲート電極（１
１）が形成され、これを覆ってゲート絶縁膜（１２）が
形成されている。ゲート絶縁膜（１２）上には、ｐ−Ｓ
ｉ膜（１３）が、ゲート電極（１１）の上方を通過する
ように、島状に形成されている。ｐ−Ｓｉ膜（１３）
は、始めにａ−Ｓｉを成膜し、これにレーザーアニール
を施して結晶化することにより得られ、ゲート電極（１
１）の直上領域がノンドープのチャンネル領域（Ｃ
Ｈ）、チャンネル領域（ＣＨ）の両側は、燐等の不純物
が低濃度にドーピングされたＬＤ（lightly doped）領
域（ＬＤ）、更にその外側は、同じ不純物が高濃度にド
ーピングされたソース領域（Ｓ）及びドレイン領域
（Ｄ）となっている。これらＬＤ領域（ＬＤ）、ソース
及びドレイン領域（Ｓ、Ｄ）は、後述するイオンドーピ
ング法により不純物のイオンをドーピングすることによ
り形成される。
（１０）上に、Ｃｒ、Ｔｉ、Ｔａ等のゲート電極（１
１）が形成され、これを覆ってゲート絶縁膜（１２）が
形成されている。ゲート絶縁膜（１２）上には、ｐ−Ｓ
ｉ膜（１３）が、ゲート電極（１１）の上方を通過する
ように、島状に形成されている。ｐ−Ｓｉ膜（１３）
は、始めにａ−Ｓｉを成膜し、これにレーザーアニール
を施して結晶化することにより得られ、ゲート電極（１
１）の直上領域がノンドープのチャンネル領域（Ｃ
Ｈ）、チャンネル領域（ＣＨ）の両側は、燐等の不純物
が低濃度にドーピングされたＬＤ（lightly doped）領
域（ＬＤ）、更にその外側は、同じ不純物が高濃度にド
ーピングされたソース領域（Ｓ）及びドレイン領域
（Ｄ）となっている。これらＬＤ領域（ＬＤ）、ソース
及びドレイン領域（Ｓ、Ｄ）は、後述するイオンドーピ
ング法により不純物のイオンをドーピングすることによ
り形成される。
【０００６】チャンネル領域（ＣＨ）の上には、ＬＤ領
域（ＬＤ）を形成する際に、イオン注入時のマスクとし
て用いられた注入ストッパー（１４）が残されている。
ｐ−Ｓｉ膜（１３）を覆って層間絶縁膜（１５）が形成
され、層間絶縁膜（１５）上にはソース電極（１６）及
びドレイン電極（１７）が形成され、各々層間絶縁膜
（１５）に開口されたコンタクトホール（ＣＴ）を介し
て、ｐ−Ｓｉ膜（１３）のソース領域（Ｓ）及びドレイ
ン領域（Ｄ）に接続されている。
域（ＬＤ）を形成する際に、イオン注入時のマスクとし
て用いられた注入ストッパー（１４）が残されている。
ｐ−Ｓｉ膜（１３）を覆って層間絶縁膜（１５）が形成
され、層間絶縁膜（１５）上にはソース電極（１６）及
びドレイン電極（１７）が形成され、各々層間絶縁膜
（１５）に開口されたコンタクトホール（ＣＴ）を介し
て、ｐ−Ｓｉ膜（１３）のソース領域（Ｓ）及びドレイ
ン領域（Ｄ）に接続されている。
【０００７】図８は、上述のソース領域（Ｓ）、ドレイ
ン領域（Ｄ）及びＬＤ領域（ＬＤ）に不純物イオンをド
ーピングするための装置の概念図である。（１）は装置
の外壁、（２）はＲＦ電極、（３）は加速電極、（４）
は引き出し電極、（５）は抑制電極、（６）は接地電極
である。これら第２電極（３）、引き出し電極（４）、
抑制電極（５）及び接地電極（６）は、８００ｍｍ程度
の径を有し、直径４ｍｍ程度の微孔が５０００個から６
０００個設けられ、イオンが通過するようにされてい
る。また、（７）はイオンドーピングすべき半導体層が
形成された被処理基板である。（８）はイオン源である
プラズマソースである。装置内には、ドーピングすべき
元素、例えば燐を含んだ原料ガスとしてホスフィンＰＨ
3が供給される。ＲＦ電極（２）と加速電極（３）間に
は高周波電圧が印加され、プラズマが生成された状態が
作られる。ここでは、原料ガスが分解されてドーピング
すべき正イオンを含んだ数種類のイオンが発生されてい
る。このイオンは引き出し電極（４）に印加された引き
出し電圧Ｖextにより引き出される。引き出されたイオ
ンは加速電圧Ｖaccにより加速されて図の下方へ向か
う。抑制電極（５）は装置中最も低い電圧が与えられて
おり、抑制電極（５）を通過後、イオンは逆電界を進
み、接地電極（６）を通過してイオンビームとして取り
出され、被処理基板（７）へ照射される。なお、負イオ
ンは接地電極（６）に吸収される。
ン領域（Ｄ）及びＬＤ領域（ＬＤ）に不純物イオンをド
ーピングするための装置の概念図である。（１）は装置
の外壁、（２）はＲＦ電極、（３）は加速電極、（４）
は引き出し電極、（５）は抑制電極、（６）は接地電極
である。これら第２電極（３）、引き出し電極（４）、
抑制電極（５）及び接地電極（６）は、８００ｍｍ程度
の径を有し、直径４ｍｍ程度の微孔が５０００個から６
０００個設けられ、イオンが通過するようにされてい
る。また、（７）はイオンドーピングすべき半導体層が
形成された被処理基板である。（８）はイオン源である
プラズマソースである。装置内には、ドーピングすべき
元素、例えば燐を含んだ原料ガスとしてホスフィンＰＨ
3が供給される。ＲＦ電極（２）と加速電極（３）間に
は高周波電圧が印加され、プラズマが生成された状態が
作られる。ここでは、原料ガスが分解されてドーピング
すべき正イオンを含んだ数種類のイオンが発生されてい
る。このイオンは引き出し電極（４）に印加された引き
出し電圧Ｖextにより引き出される。引き出されたイオ
ンは加速電圧Ｖaccにより加速されて図の下方へ向か
う。抑制電極（５）は装置中最も低い電圧が与えられて
おり、抑制電極（５）を通過後、イオンは逆電界を進
み、接地電極（６）を通過してイオンビームとして取り
出され、被処理基板（７）へ照射される。なお、負イオ
ンは接地電極（６）に吸収される。
【０００８】図８に示す装置を用いたイオンドーピング
には次のような利点がある。まず、イオンビームがプラ
ズマソースと同じ大きさのイオン電流として得られる。
上述の寸法の電極を有した装置では、イオンビームの電
流密度は１０μＡ／ｃｍ2程度で、ビーム径５００ｍｍ
以上が得られ、かつ、加速電圧と引き出し電圧の最適な
設定によりビーム電流の均一性を±１０％以下にまで抑
えることができる。このため、最大５００ｍｍ×５００
ｍｍの基板を一度に処理することができ、ビーム線の走
査も不要で、スループットが極めて高い。
には次のような利点がある。まず、イオンビームがプラ
ズマソースと同じ大きさのイオン電流として得られる。
上述の寸法の電極を有した装置では、イオンビームの電
流密度は１０μＡ／ｃｍ2程度で、ビーム径５００ｍｍ
以上が得られ、かつ、加速電圧と引き出し電圧の最適な
設定によりビーム電流の均一性を±１０％以下にまで抑
えることができる。このため、最大５００ｍｍ×５００
ｍｍの基板を一度に処理することができ、ビーム線の走
査も不要で、スループットが極めて高い。
【０００９】
【発明が解決しようとする課題】図９に、図８の装置に
おいて被処理基板（７）に照射されるイオンビームプロ
ファイルを示す。横軸はビーム断面位置、縦軸はビーム
電流密度である。図より、周辺部が中央部に比べてビー
ム電流が小さいことが分かる。この結果、図８の装置を
用いてＬＤ領域（ＬＤ）のイオンドーピングを行った場
合、基板（７）の周辺に位置するＴＦＴは、基板（７）
の中央部に位置するＴＦＴよりもＬＤ領域（ＬＤ）の濃
度が低く、従って、ＬＤ領域（ＬＤ）の抵抗が高くな
る。図１０は、被処理基板（７）におけるシート抵抗の
面内分布図である。中央部（Ａ点、Ｂ点）のシート抵抗
よりも外周部（Ｃ点、Ｄ点）のシート抵抗が高くなって
いる。
おいて被処理基板（７）に照射されるイオンビームプロ
ファイルを示す。横軸はビーム断面位置、縦軸はビーム
電流密度である。図より、周辺部が中央部に比べてビー
ム電流が小さいことが分かる。この結果、図８の装置を
用いてＬＤ領域（ＬＤ）のイオンドーピングを行った場
合、基板（７）の周辺に位置するＴＦＴは、基板（７）
の中央部に位置するＴＦＴよりもＬＤ領域（ＬＤ）の濃
度が低く、従って、ＬＤ領域（ＬＤ）の抵抗が高くな
る。図１０は、被処理基板（７）におけるシート抵抗の
面内分布図である。中央部（Ａ点、Ｂ点）のシート抵抗
よりも外周部（Ｃ点、Ｄ点）のシート抵抗が高くなって
いる。
【００１０】その上、図８に示す装置により処理される
被処理基板（７）は、ＣＶＤ装置により処理される基板
のサイズと同程度が可能となるが、ＣＶＤにより成膜さ
れたａ−Ｓｉ膜の膜厚が、その際、生成されるプラズマ
の形状に依って周辺部が中央部よりも薄くなる傾向があ
る。このようなａ−Ｓｉを結晶化して得られたｐ−Ｓｉ
膜（１３）は、外周部では中央部よりも膜厚が薄いの
で、その分、抵抗が高くなる。
被処理基板（７）は、ＣＶＤ装置により処理される基板
のサイズと同程度が可能となるが、ＣＶＤにより成膜さ
れたａ−Ｓｉ膜の膜厚が、その際、生成されるプラズマ
の形状に依って周辺部が中央部よりも薄くなる傾向があ
る。このようなａ−Ｓｉを結晶化して得られたｐ−Ｓｉ
膜（１３）は、外周部では中央部よりも膜厚が薄いの
で、その分、抵抗が高くなる。
【００１１】従って、被処理基板（７）の周辺部に位置
するＴＦＴは、ＬＤ領域（ＬＤ）の濃度が低いことに加
え、膜厚が薄いことで、中央部に位置するＴＦＴよりも
より抵抗が大きくなっていた。この結果、基板（７）の
周辺部に位置するＴＦＴは、時定数が大きく、動作速度
が遅い、あるいは、画素キャパシタンスの充電に時間が
かかる等、表示に悪影響を及ぼしていた。
するＴＦＴは、ＬＤ領域（ＬＤ）の濃度が低いことに加
え、膜厚が薄いことで、中央部に位置するＴＦＴよりも
より抵抗が大きくなっていた。この結果、基板（７）の
周辺部に位置するＴＦＴは、時定数が大きく、動作速度
が遅い、あるいは、画素キャパシタンスの充電に時間が
かかる等、表示に悪影響を及ぼしていた。
【００１２】
【課題を解決するための手段】本発明はこの課題を解決
するために成され、目的の不純物を少なくとも含む原料
に高周波電界を印加して前記不純物をイオン化するとと
もに、前記不純物のイオンに直流電界を与え、前記不純
物のイオンを含んだイオンビームを所定の方向に取り出
して目標の基板へ照射することにより、前記基板上の半
導体層に前記不純物を所定量注入する半導体装置の製造
方法において、前記イオンビームは、その中央よりも外
周の方が、ビーム電流密度が高い構成である。
するために成され、目的の不純物を少なくとも含む原料
に高周波電界を印加して前記不純物をイオン化するとと
もに、前記不純物のイオンに直流電界を与え、前記不純
物のイオンを含んだイオンビームを所定の方向に取り出
して目標の基板へ照射することにより、前記基板上の半
導体層に前記不純物を所定量注入する半導体装置の製造
方法において、前記イオンビームは、その中央よりも外
周の方が、ビーム電流密度が高い構成である。
【００１３】特に、前記不純物のイオンに直流電界を与
える電極は、前記イオンが通過する微孔を有し、この微
孔の径は、中央よりも外周の方が大きい構成である。
える電極は、前記イオンが通過する微孔を有し、この微
孔の径は、中央よりも外周の方が大きい構成である。
【００１４】これにより、被処理基板の周辺部に位置す
る素子領域への不純物イオンの注入量が、中央部よりも
多くなるので、周辺部において素子の半導体層が薄くて
も中央部よりも抵抗が高くなることが抑えられ、素子特
性の基板上での均一性が向上する。
る素子領域への不純物イオンの注入量が、中央部よりも
多くなるので、周辺部において素子の半導体層が薄くて
も中央部よりも抵抗が高くなることが抑えられ、素子特
性の基板上での均一性が向上する。
【００１５】
【発明の実施の形態】図１に、本発明の実施の形態にか
かるイオンドーピングを行うための装置の概念図を示
す。（１）は装置の外壁、（２）はＲＦ電極、（３）は
加速電極、（４）は引き出し電極、（５）は抑制電極、
（６）は接地電極である。また、（７）はイオンドーピ
ングすべき半導体層が形成された被処理基板、（８）は
イオン源であるプラズマソースである。更に、（９）は
本発明の切換電極である。切換電極（９）は後に詳述す
るように、取り出すイオンビームの電流密度を切り換え
るためのものであり、加速電極（３）の上に重ねられて
いる。
かるイオンドーピングを行うための装置の概念図を示
す。（１）は装置の外壁、（２）はＲＦ電極、（３）は
加速電極、（４）は引き出し電極、（５）は抑制電極、
（６）は接地電極である。また、（７）はイオンドーピ
ングすべき半導体層が形成された被処理基板、（８）は
イオン源であるプラズマソースである。更に、（９）は
本発明の切換電極である。切換電極（９）は後に詳述す
るように、取り出すイオンビームの電流密度を切り換え
るためのものであり、加速電極（３）の上に重ねられて
いる。
【００１６】図２は、加速電極（３）及び切換電極
（９）の平面図、図３は断面図である。加速電極（３）
には比較的径の大きな第１の微孔（３１）が設けられて
おり、切換電極（９）には比較的径の小さな第２の微孔
（９１）、及び、比較的径の大きな第３の微孔（９２）
が設けられている。特に、第２の微孔（９１）は、中央
部よりも外周部の方が、その径が大きくなっている。こ
れらの微孔の径は、例えば、第１の微孔（３１）及び第
３の微孔（９２）が４ｍｍ、第２の微孔（９１）は、中
央部が０．５ｍｍで、外周部が１．０ｍｍである。切換
電極（９）は、平行に所定量可動とされており、加速電
極（３）の第１の微孔（３１）に対して、第２の微孔
（９１）が一致した状態と、第３の微孔（９２）が一致
した状態とが切り換えられる。このため、プラズマソー
ス（８）から取り出されるイオンビームの電流密度は、
第１の微孔（３１）と第２の微孔（９１）が一致した状
態では小さく、低ドーズ量の注入時間が十分に長くなる
ので、注入時間を調節することより濃度を高精度に制御
することができる。即ち、ＬＤ領域（ＬＤ）の形成に適
した低ドーズ設定となる。また、第１の微孔（３１）と
第３の微孔（９２）が一致した状態では取り丈e4e4e46f
されるイオンビームの電流密度は大きく、高ドーズ量の
注入を短い時間で行うことのできるので、ソース及びド
レイン領域（Ｓ、Ｄ）の形成に適した高ドーズ設定とな
る。なお、図２及び図３では、低ドーズ設定が示されて
いる。
（９）の平面図、図３は断面図である。加速電極（３）
には比較的径の大きな第１の微孔（３１）が設けられて
おり、切換電極（９）には比較的径の小さな第２の微孔
（９１）、及び、比較的径の大きな第３の微孔（９２）
が設けられている。特に、第２の微孔（９１）は、中央
部よりも外周部の方が、その径が大きくなっている。こ
れらの微孔の径は、例えば、第１の微孔（３１）及び第
３の微孔（９２）が４ｍｍ、第２の微孔（９１）は、中
央部が０．５ｍｍで、外周部が１．０ｍｍである。切換
電極（９）は、平行に所定量可動とされており、加速電
極（３）の第１の微孔（３１）に対して、第２の微孔
（９１）が一致した状態と、第３の微孔（９２）が一致
した状態とが切り換えられる。このため、プラズマソー
ス（８）から取り出されるイオンビームの電流密度は、
第１の微孔（３１）と第２の微孔（９１）が一致した状
態では小さく、低ドーズ量の注入時間が十分に長くなる
ので、注入時間を調節することより濃度を高精度に制御
することができる。即ち、ＬＤ領域（ＬＤ）の形成に適
した低ドーズ設定となる。また、第１の微孔（３１）と
第３の微孔（９２）が一致した状態では取り丈e4e4e46f
されるイオンビームの電流密度は大きく、高ドーズ量の
注入を短い時間で行うことのできるので、ソース及びド
レイン領域（Ｓ、Ｄ）の形成に適した高ドーズ設定とな
る。なお、図２及び図３では、低ドーズ設定が示されて
いる。
【００１７】図４は、低ドーズ設定の場合のイオンビー
ムプロファイルである。横軸はビーム断面位置、縦軸は
ビーム電流密度である。本発明では、図２及び図３のよ
うに切換電極（９）の第２の微孔（９１）の径を中央部
よりも外周部の方を大きくしているので、低ドーズ設定
におけるビーム電流密度は図４に示すように中央部が周
辺部よりも高くなっている。従って、被処理基板（７）
の外周部では、中央部よりも注入される不純物イオンの
量が多い。なお、このようなビームプロファイルを得る
ためには、図２及び図３に示すように第２の微孔（９
１）を、中央部と外周部とで径の大きさが異なる二種類
に分けても良いが、中央から外周へいくに従って径が大
きくなるようにしてもよい。
ムプロファイルである。横軸はビーム断面位置、縦軸は
ビーム電流密度である。本発明では、図２及び図３のよ
うに切換電極（９）の第２の微孔（９１）の径を中央部
よりも外周部の方を大きくしているので、低ドーズ設定
におけるビーム電流密度は図４に示すように中央部が周
辺部よりも高くなっている。従って、被処理基板（７）
の外周部では、中央部よりも注入される不純物イオンの
量が多い。なお、このようなビームプロファイルを得る
ためには、図２及び図３に示すように第２の微孔（９
１）を、中央部と外周部とで径の大きさが異なる二種類
に分けても良いが、中央から外周へいくに従って径が大
きくなるようにしてもよい。
【００１８】図５に、図４のビームプロファイルを有す
るイオン電流によりドーピングを行った被処理基板
（７）上のｐ−Ｓｉ膜（１３）のシート抵抗の面内分布
を示す。Ａ点及びＢ点は中央部、Ｃ点及びＤ点は外周部
における測定ポイントである。Ｃ点及びＤ点では、注入
された不純物イオンの濃度が高いが、ｐ−Ｓｉ膜（１
３）の出発膜であるａ−ＳｉをプラズマＣＶＤにより成
膜する際、Ａ点及びＢ点よりも膜厚が薄くなっているの
で、濃度の高さによる抵抗の低下分と、膜厚の薄さによ
る抵抗の上昇分とが丁度相殺される形で、シート抵抗の
均一性が向上している。
るイオン電流によりドーピングを行った被処理基板
（７）上のｐ−Ｓｉ膜（１３）のシート抵抗の面内分布
を示す。Ａ点及びＢ点は中央部、Ｃ点及びＤ点は外周部
における測定ポイントである。Ｃ点及びＤ点では、注入
された不純物イオンの濃度が高いが、ｐ−Ｓｉ膜（１
３）の出発膜であるａ−ＳｉをプラズマＣＶＤにより成
膜する際、Ａ点及びＢ点よりも膜厚が薄くなっているの
で、濃度の高さによる抵抗の低下分と、膜厚の薄さによ
る抵抗の上昇分とが丁度相殺される形で、シート抵抗の
均一性が向上している。
【００１９】図６は、本発明のイオンドーピング方法を
用いたＴＦＴの製造方法を示す工程断面図である。被処
理基板（７）としては、基板（１０）上に、ゲート電極
（１１）、ゲート絶縁膜（１２）、ｐ−Ｓｉ膜（１３）
及び注入ストッパー（１４）が形成された状態にある。
基板（１０）は無アルカリガラスであり、ゲート電極
（１１）はＣｒ、Ｔｉ、Ｔａ等からなる。ゲート絶縁膜
（１２）は、シリコン酸化膜、シリコン窒化膜、あるい
は、シリコン窒化膜とシリコン酸化膜の積層構造からな
る。ｐ−Ｓｉ膜（１３）は、プラズマＣＶＤにより成膜
されたａ−Ｓｉにレーザーアニールを施すことにより、
多結晶化して得られている。注入ストッパー（１４）は
シリコン窒化膜よりなり、裏面露光法を用いたフォトエ
ッチングによりゲート電極（１１）の形状を転写した形
でパターニングされている。
用いたＴＦＴの製造方法を示す工程断面図である。被処
理基板（７）としては、基板（１０）上に、ゲート電極
（１１）、ゲート絶縁膜（１２）、ｐ−Ｓｉ膜（１３）
及び注入ストッパー（１４）が形成された状態にある。
基板（１０）は無アルカリガラスであり、ゲート電極
（１１）はＣｒ、Ｔｉ、Ｔａ等からなる。ゲート絶縁膜
（１２）は、シリコン酸化膜、シリコン窒化膜、あるい
は、シリコン窒化膜とシリコン酸化膜の積層構造からな
る。ｐ−Ｓｉ膜（１３）は、プラズマＣＶＤにより成膜
されたａ−Ｓｉにレーザーアニールを施すことにより、
多結晶化して得られている。注入ストッパー（１４）は
シリコン窒化膜よりなり、裏面露光法を用いたフォトエ
ッチングによりゲート電極（１１）の形状を転写した形
でパターニングされている。
【００２０】この状態で、Ｎ型導電形を示す燐のドーピ
ングを１０の１３乗の低ドーズ量に行い、注入ストッパ
ー（１４）に被覆された領域を除くｐ−Ｓｉ膜（１３）
を低濃度にドーピングする（Ｎ-）。原料ガスとして
は、水素希釈による数％のホスフィンＰＨ3を用いる。
ＲＦ電極（２）、加速電極（３）間には高周波電界が与
えられ、これら電極間（２，３）のプラズマ放電により
原料ガスが分解されてイオン化され、プラズマソース
（８）が生成される。生成されるイオンは、ＰＨx+、Ｐ
2Ｈx+、Ｈx+（ここで、ｘ＝０，１，２，３である）等
である。これらのイオンは、引き出し電極（４）へ与え
られた引き出し電圧Ｖextにより引き出され、加速電圧
Ｖaccにより加速され、抑制電極（５）へ向かう。抑制
電極（５）を通過したイオンは、抑制電圧Ｖsupにより
形成された逆電界を進み、接地電極（６）を通過し、イ
オンビームとして取り出され、被処理基板（７）へ照射
される。
ングを１０の１３乗の低ドーズ量に行い、注入ストッパ
ー（１４）に被覆された領域を除くｐ−Ｓｉ膜（１３）
を低濃度にドーピングする（Ｎ-）。原料ガスとして
は、水素希釈による数％のホスフィンＰＨ3を用いる。
ＲＦ電極（２）、加速電極（３）間には高周波電界が与
えられ、これら電極間（２，３）のプラズマ放電により
原料ガスが分解されてイオン化され、プラズマソース
（８）が生成される。生成されるイオンは、ＰＨx+、Ｐ
2Ｈx+、Ｈx+（ここで、ｘ＝０，１，２，３である）等
である。これらのイオンは、引き出し電極（４）へ与え
られた引き出し電圧Ｖextにより引き出され、加速電圧
Ｖaccにより加速され、抑制電極（５）へ向かう。抑制
電極（５）を通過したイオンは、抑制電圧Ｖsupにより
形成された逆電界を進み、接地電極（６）を通過し、イ
オンビームとして取り出され、被処理基板（７）へ照射
される。
【００２１】本実施の形態においては、加速電極（３）
の第１の微孔（３１）に対して切換電極（９）の第２の
微孔（９１）が一致した低ドーズ設定とされ、最終的に
イオンが通過する微孔は、直径が小さく中央部で０．５
ｍｍ、外周部で１．０ｍｍにされている。このため、取
り出されるイオンビームの電流密度は中央部が２０〜３
０ｎＡ／ｃｍ2、外周部が４０〜５０ｎＡ／ｃｍ2と全体
に小さくなり、注入時間を十分に長くすることができる
ので注入時間を変えることにより濃度が制御されるとと
もに、中央部よりも外周部が比較的高い濃度にドーピン
グされる。これにより、ＴＦＴのＬＤ領域（ＬＤ）は、
被処理基板（７）の中央部よりも外周部に位置するＴＦ
Ｔについて濃度が高く、従って、抵抗が低くなる。一
方、ｐ−Ｓｉ膜（１３）は、ａ−ＳｉとしてプラズマＣ
ＶＤにより成膜された時点で、プラズマの形状に依って
中央部が厚めに、外周部が薄めに被着している。このた
め、ＴＦＴの抵抗は、中央部では小さく、外周部では大
きくなっている。この結果、ＬＤ領域（ＬＤ）の抵抗
は、ＴＦＴのオン時、オフ時のいずれの場合も被処理基
板（７）の全域で均一になる。
の第１の微孔（３１）に対して切換電極（９）の第２の
微孔（９１）が一致した低ドーズ設定とされ、最終的に
イオンが通過する微孔は、直径が小さく中央部で０．５
ｍｍ、外周部で１．０ｍｍにされている。このため、取
り出されるイオンビームの電流密度は中央部が２０〜３
０ｎＡ／ｃｍ2、外周部が４０〜５０ｎＡ／ｃｍ2と全体
に小さくなり、注入時間を十分に長くすることができる
ので注入時間を変えることにより濃度が制御されるとと
もに、中央部よりも外周部が比較的高い濃度にドーピン
グされる。これにより、ＴＦＴのＬＤ領域（ＬＤ）は、
被処理基板（７）の中央部よりも外周部に位置するＴＦ
Ｔについて濃度が高く、従って、抵抗が低くなる。一
方、ｐ−Ｓｉ膜（１３）は、ａ−ＳｉとしてプラズマＣ
ＶＤにより成膜された時点で、プラズマの形状に依って
中央部が厚めに、外周部が薄めに被着している。このた
め、ＴＦＴの抵抗は、中央部では小さく、外周部では大
きくなっている。この結果、ＬＤ領域（ＬＤ）の抵抗
は、ＴＦＴのオン時、オフ時のいずれの場合も被処理基
板（７）の全域で均一になる。
【００２２】本発明の他の実施の形態として、加速電極
（３）における第１の微孔（３１）、あるいは、切換電
極（９）における第３の微孔（９２）が、中央部よりも
外周部の径が大きくなるものとしても良い。この場合、
第１の微孔（３１）に、切換電極（９）の第３の微孔
（９２）を重ねた高ドーズ設定においても、図４のビー
ムプロファイルが得られるので、ソース及びドレイン
（Ｓ、Ｄ）についても図５と同様、ｐ−Ｓｉ膜（１３）
の膜厚のばらつきを相殺してシート抵抗を均一性を向上
することができる。
（３）における第１の微孔（３１）、あるいは、切換電
極（９）における第３の微孔（９２）が、中央部よりも
外周部の径が大きくなるものとしても良い。この場合、
第１の微孔（３１）に、切換電極（９）の第３の微孔
（９２）を重ねた高ドーズ設定においても、図４のビー
ムプロファイルが得られるので、ソース及びドレイン
（Ｓ、Ｄ）についても図５と同様、ｐ−Ｓｉ膜（１３）
の膜厚のばらつきを相殺してシート抵抗を均一性を向上
することができる。
【００２３】更に、本発明の他の実施の形態として、加
速電極（３）の第１の微孔（３１）の径を小さく、か
つ、中央部よりも外周部の径が大きい構成とし、かつ、
切換電極（９）を省いた構成とすることによって、低濃
度専用のイオンドーピング方法及びイオンドーピング装
置が得られる。
速電極（３）の第１の微孔（３１）の径を小さく、か
つ、中央部よりも外周部の径が大きい構成とし、かつ、
切換電極（９）を省いた構成とすることによって、低濃
度専用のイオンドーピング方法及びイオンドーピング装
置が得られる。
【００２４】なお、本発明は、ここに挙げた実施の形態
によって限定されるものではない。例えば、切換電極
（９）は、図１のように、加速電極（３）の上側に限定
されることはなく、加速電極（３）の下に重ねた構成も
可能である。
によって限定されるものではない。例えば、切換電極
（９）は、図１のように、加速電極（３）の上側に限定
されることはなく、加速電極（３）の下に重ねた構成も
可能である。
【００２５】また、本発明のイオンドーピング法が適用
されるＴＦＴの構造は、図５に示す如く、ゲート電極が
ｐ−Ｓｉ膜（１３）の下にあるボトムゲート型に限定さ
れることはなく、ゲート電極ｐ−Ｓｉ膜の上にあるトッ
プゲート型も可能である。この場合、一般に、イオン注
入は、ｐ−Ｓｉ膜上のゲート絶縁膜を通して行われるこ
とが多いが、本発明に趣旨に則って、シート抵抗の均一
性を向上することができる。
されるＴＦＴの構造は、図５に示す如く、ゲート電極が
ｐ−Ｓｉ膜（１３）の下にあるボトムゲート型に限定さ
れることはなく、ゲート電極ｐ−Ｓｉ膜の上にあるトッ
プゲート型も可能である。この場合、一般に、イオン注
入は、ｐ−Ｓｉ膜上のゲート絶縁膜を通して行われるこ
とが多いが、本発明に趣旨に則って、シート抵抗の均一
性を向上することができる。
【００２６】
【発明の効果】以上の説明から明らかな如く、本発明に
より、不純物イオンを注入した半導体層の膜厚のばらつ
きを濃度の傾斜により相殺することで、抵抗の面内均一
性を向上することができた。これにより、同一基板上の
半導体素子の特性が均一になり、半導体装置全体の良好
な特性が得られた。
より、不純物イオンを注入した半導体層の膜厚のばらつ
きを濃度の傾斜により相殺することで、抵抗の面内均一
性を向上することができた。これにより、同一基板上の
半導体素子の特性が均一になり、半導体装置全体の良好
な特性が得られた。
【図１】本発明の実施の形態にかかるイオンドーピング
方法を実現するための装置の概念図である。
方法を実現するための装置の概念図である。
【図２】本発明の実施の形態にかかるイオンドーピング
方法を実現するための装置の要部平面図である。
方法を実現するための装置の要部平面図である。
【図３】本発明の実施の形態にかかるイオンドーピング
方法を実現するための装置の要部断面図である。
方法を実現するための装置の要部断面図である。
【図４】本発明のイオンドーピング方法におけるイオン
ビームプロファイルである。
ビームプロファイルである。
【図５】本発明のイオンドーピング方法によるｐ−Ｓｉ
膜のシート抵抗の面内分布図である。
膜のシート抵抗の面内分布図である。
【図６】本発明の実施の形態にかかるイオンドーピング
法を用いた半導体装置の製造方法を示す工程断面図であ
る。
法を用いた半導体装置の製造方法を示す工程断面図であ
る。
【図７】半導体装置の断面図である。
【図８】従来のイオンドーピング装置の概念図である。
【図９】従来のイオンドーピング方法におけるイオンビ
ームプロファイルである。
ームプロファイルである。
【図１０】従来のイオンドーピング方法によるｐ−Ｓｉ
膜のシート抵抗の面内分布図である。
膜のシート抵抗の面内分布図である。
１ 外壁 ２ ＲＦ電極 ３ 加速電極 ４ 引き出し電極 ５ 抑制電極 ６ 接地電極 ７ 被処理基板 ８ プラズマソース ９ 切換電極 ３１ 第１の微孔 ９１ 第２の微孔 ９２ 第３の微孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１６Ｌ 21/336
Claims (2)
- 【請求項１】 目的の不純物を少なくとも含む原料に高
周波電界を印加して前記不純物をイオン化するととも
に、前記不純物のイオンに直流電界を与え、前記不純物
のイオンを含んだイオンビームを所定の方向に取り出し
て目標の基板へ照射することにより、前記基板上の半導
体層に前記不純物を所定量注入する半導体装置の製造方
法において、 前記イオンビームは、その中央よりも外周の方が、ビー
ム電流密度が高いことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記不純物のイオンに直流電界を与える
電極は、前記イオンが通過する微孔を有し、この微孔の
径は、中央よりも外周の方が大きいことを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13866198A JPH11329334A (ja) | 1998-05-20 | 1998-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13866198A JPH11329334A (ja) | 1998-05-20 | 1998-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11329334A true JPH11329334A (ja) | 1999-11-30 |
Family
ID=15227192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13866198A Pending JPH11329334A (ja) | 1998-05-20 | 1998-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11329334A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10142913A1 (de) * | 2001-08-27 | 2003-03-27 | Hahn Meitner Inst Berlin Gmbh | Transistoranordnung und Verfahren zu deren Herstellung |
| WO2010098524A1 (en) * | 2009-02-27 | 2010-09-02 | Ajou University Industry Cooperation Foundation | Atmospheric low-temperature micro plasma jet device for bio-medical application |
| WO2011111343A1 (ja) * | 2010-03-11 | 2011-09-15 | キヤノンアネルバ株式会社 | イオンビーム発生装置及びこれを用いた基板処理装置と電子デバイスの製造方法 |
-
1998
- 1998-05-20 JP JP13866198A patent/JPH11329334A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10142913A1 (de) * | 2001-08-27 | 2003-03-27 | Hahn Meitner Inst Berlin Gmbh | Transistoranordnung und Verfahren zu deren Herstellung |
| DE10142913B4 (de) * | 2001-08-27 | 2004-03-18 | Hahn-Meitner-Institut Berlin Gmbh | Vertikale Transistoranordnung mit einem flexiblen, aus Kunststofffolien bestehenden Substrat und Verfahren zu deren Herstellung |
| US7579281B2 (en) | 2001-08-27 | 2009-08-25 | Helmholtz-Zentrum Berlin Fuer Materialien Und Energie Gmbh | Transistor assembly and method of its fabrication |
| WO2010098524A1 (en) * | 2009-02-27 | 2010-09-02 | Ajou University Industry Cooperation Foundation | Atmospheric low-temperature micro plasma jet device for bio-medical application |
| WO2011111343A1 (ja) * | 2010-03-11 | 2011-09-15 | キヤノンアネルバ株式会社 | イオンビーム発生装置及びこれを用いた基板処理装置と電子デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397718A (en) | Method of manufacturing thin film transistor | |
| KR19980081122A (ko) | 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치 | |
| JPH11112004A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05335573A (ja) | 薄膜半導体装置 | |
| JP2002185010A (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
| JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
| US20030122196A1 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JP4017886B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JP2010039393A (ja) | 表示装置及び表示装置の製造方法 | |
| WO2003067666A1 (fr) | Dispositif a semi-conducteur et son procede de production | |
| JP2000081642A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11329334A (ja) | 半導体装置の製造方法 | |
| JP3266861B2 (ja) | アクティブマトリクス装置 | |
| JPH11154482A (ja) | 半導体装置の製造方法 | |
| JP3281777B2 (ja) | 半導体素子の製造方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH08148694A (ja) | 薄膜トランジスタ | |
| US8759166B2 (en) | Method for manufacturing thin film transistor device | |
| JPH11163366A (ja) | 薄膜トランジスタの製造方法 | |
| JP4402065B2 (ja) | 半導体装置の作製方法 | |
| JP4191933B2 (ja) | 半導体装置及びその製造方法 | |
| JP2014033136A (ja) | 表示装置およびその製造方法 | |
| TW200417035A (en) | TFT structure with LDD region and manufacturing process of the same | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPH09186337A (ja) | 薄膜トランジスタの製造方法並びにこの方法によって形成された電気光学表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |