JPH11329334A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11329334A JPH11329334A JP10138661A JP13866198A JPH11329334A JP H11329334 A JPH11329334 A JP H11329334A JP 10138661 A JP10138661 A JP 10138661A JP 13866198 A JP13866198 A JP 13866198A JP H11329334 A JPH11329334 A JP H11329334A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- substrate
- impurity
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 238000010884 ion-beam technique Methods 0.000 claims description 17
- 230000005684 electric field Effects 0.000 claims description 9
- 239000002994 raw material Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 5
- 239000000243 solution Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 38
- 230000002093 peripheral effect Effects 0.000 description 15
- 230000001629 suppression Effects 0.000 description 9
- 238000000605 extraction Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Electron Sources, Ion Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
抗均一性を高める。 【解決手段】 プラズマソース8にて生成されたイオン
を取り出すための加速電極3に、ビーム電流密度を下げ
るための切換電極9を重ね配置する。切換電極9には加速
電極3に設けられた微孔よりも小さな微孔が設けられて
おり、かつ、その微孔は中央部よりも外周部の径が大き
い。これより取り出されるビーム電流密度は、中央部が
高く、外周部が低い傾斜を有し、注入膜の膜厚のばらつ
きによるシート抵抗のばらつきを、注入濃度で相殺する
ことができる。
Description
は、液晶表示装置(LCD)、エレクトロルミネッセン
ス(EL)表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ(TFT:th
in film tansistor)の製造方法に関する。
プラズマディスプレイ等、のフラットパネルディスプレ
イの開発が盛んに行われ、実用化が進められている。中
でも、LCDや有機ELディスプレイは薄型、低消費電
力などの点で優れており、OA機器、AV機器の分野で
実用化されている。特に、各画素に画素情報の書き換え
タイミングを制御するスイッチング素子としてTFTを
配したアクティブマトリクス型LCDは、大画面、高精
細の動画表示が可能となるため、各種テレビジョン、パ
ーソナルコンピュータ、更には、携帯コンピュータ、デ
ジタルスチルカメラ、ビデオカメラ等のモニターに多く
用いられている。
導体層を所定の形状に形成することにより得られる電界
効果型トランジスタ(FET:field effect transis t
or)である。アクティブマトリクス型LCDにおいて
は、TFTは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動するための各キャパシタンスに接続され
ている。
てきた非晶質シリコン(a−Si)の代わりに多結晶シ
リコン(p−Si)を用いたTFTは動作速度が速く、
画素部のみならず、周辺の駆動回路をも同一基板上に一
体形成することが可能となり、駆動回路内蔵型LCDが
作製されるに至っている。
(10)上に、Cr、Ti、Ta等のゲート電極(1
1)が形成され、これを覆ってゲート絶縁膜(12)が
形成されている。ゲート絶縁膜(12)上には、p−S
i膜(13)が、ゲート電極(11)の上方を通過する
ように、島状に形成されている。p−Si膜(13)
は、始めにa−Siを成膜し、これにレーザーアニール
を施して結晶化することにより得られ、ゲート電極(1
1)の直上領域がノンドープのチャンネル領域(C
H)、チャンネル領域(CH)の両側は、燐等の不純物
が低濃度にドーピングされたLD(lightly doped)領
域(LD)、更にその外側は、同じ不純物が高濃度にド
ーピングされたソース領域(S)及びドレイン領域
(D)となっている。これらLD領域(LD)、ソース
及びドレイン領域(S、D)は、後述するイオンドーピ
ング法により不純物のイオンをドーピングすることによ
り形成される。
域(LD)を形成する際に、イオン注入時のマスクとし
て用いられた注入ストッパー(14)が残されている。
p−Si膜(13)を覆って層間絶縁膜(15)が形成
され、層間絶縁膜(15)上にはソース電極(16)及
びドレイン電極(17)が形成され、各々層間絶縁膜
(15)に開口されたコンタクトホール(CT)を介し
て、p−Si膜(13)のソース領域(S)及びドレイ
ン領域(D)に接続されている。
ン領域(D)及びLD領域(LD)に不純物イオンをド
ーピングするための装置の概念図である。(1)は装置
の外壁、(2)はRF電極、(3)は加速電極、(4)
は引き出し電極、(5)は抑制電極、(6)は接地電極
である。これら第2電極(3)、引き出し電極(4)、
抑制電極(5)及び接地電極(6)は、800mm程度
の径を有し、直径4mm程度の微孔が5000個から6
000個設けられ、イオンが通過するようにされてい
る。また、(7)はイオンドーピングすべき半導体層が
形成された被処理基板である。(8)はイオン源である
プラズマソースである。装置内には、ドーピングすべき
元素、例えば燐を含んだ原料ガスとしてホスフィンPH
3が供給される。RF電極(2)と加速電極(3)間に
は高周波電圧が印加され、プラズマが生成された状態が
作られる。ここでは、原料ガスが分解されてドーピング
すべき正イオンを含んだ数種類のイオンが発生されてい
る。このイオンは引き出し電極(4)に印加された引き
出し電圧Vextにより引き出される。引き出されたイオ
ンは加速電圧Vaccにより加速されて図の下方へ向か
う。抑制電極(5)は装置中最も低い電圧が与えられて
おり、抑制電極(5)を通過後、イオンは逆電界を進
み、接地電極(6)を通過してイオンビームとして取り
出され、被処理基板(7)へ照射される。なお、負イオ
ンは接地電極(6)に吸収される。
には次のような利点がある。まず、イオンビームがプラ
ズマソースと同じ大きさのイオン電流として得られる。
上述の寸法の電極を有した装置では、イオンビームの電
流密度は10μA/cm2程度で、ビーム径500mm
以上が得られ、かつ、加速電圧と引き出し電圧の最適な
設定によりビーム電流の均一性を±10%以下にまで抑
えることができる。このため、最大500mm×500
mmの基板を一度に処理することができ、ビーム線の走
査も不要で、スループットが極めて高い。
おいて被処理基板(7)に照射されるイオンビームプロ
ファイルを示す。横軸はビーム断面位置、縦軸はビーム
電流密度である。図より、周辺部が中央部に比べてビー
ム電流が小さいことが分かる。この結果、図8の装置を
用いてLD領域(LD)のイオンドーピングを行った場
合、基板(7)の周辺に位置するTFTは、基板(7)
の中央部に位置するTFTよりもLD領域(LD)の濃
度が低く、従って、LD領域(LD)の抵抗が高くな
る。図10は、被処理基板(7)におけるシート抵抗の
面内分布図である。中央部(A点、B点)のシート抵抗
よりも外周部(C点、D点)のシート抵抗が高くなって
いる。
被処理基板(7)は、CVD装置により処理される基板
のサイズと同程度が可能となるが、CVDにより成膜さ
れたa−Si膜の膜厚が、その際、生成されるプラズマ
の形状に依って周辺部が中央部よりも薄くなる傾向があ
る。このようなa−Siを結晶化して得られたp−Si
膜(13)は、外周部では中央部よりも膜厚が薄いの
で、その分、抵抗が高くなる。
するTFTは、LD領域(LD)の濃度が低いことに加
え、膜厚が薄いことで、中央部に位置するTFTよりも
より抵抗が大きくなっていた。この結果、基板(7)の
周辺部に位置するTFTは、時定数が大きく、動作速度
が遅い、あるいは、画素キャパシタンスの充電に時間が
かかる等、表示に悪影響を及ぼしていた。
するために成され、目的の不純物を少なくとも含む原料
に高周波電界を印加して前記不純物をイオン化するとと
もに、前記不純物のイオンに直流電界を与え、前記不純
物のイオンを含んだイオンビームを所定の方向に取り出
して目標の基板へ照射することにより、前記基板上の半
導体層に前記不純物を所定量注入する半導体装置の製造
方法において、前記イオンビームは、その中央よりも外
周の方が、ビーム電流密度が高い構成である。
える電極は、前記イオンが通過する微孔を有し、この微
孔の径は、中央よりも外周の方が大きい構成である。
る素子領域への不純物イオンの注入量が、中央部よりも
多くなるので、周辺部において素子の半導体層が薄くて
も中央部よりも抵抗が高くなることが抑えられ、素子特
性の基板上での均一性が向上する。
かるイオンドーピングを行うための装置の概念図を示
す。(1)は装置の外壁、(2)はRF電極、(3)は
加速電極、(4)は引き出し電極、(5)は抑制電極、
(6)は接地電極である。また、(7)はイオンドーピ
ングすべき半導体層が形成された被処理基板、(8)は
イオン源であるプラズマソースである。更に、(9)は
本発明の切換電極である。切換電極(9)は後に詳述す
るように、取り出すイオンビームの電流密度を切り換え
るためのものであり、加速電極(3)の上に重ねられて
いる。
(9)の平面図、図3は断面図である。加速電極(3)
には比較的径の大きな第1の微孔(31)が設けられて
おり、切換電極(9)には比較的径の小さな第2の微孔
(91)、及び、比較的径の大きな第3の微孔(92)
が設けられている。特に、第2の微孔(91)は、中央
部よりも外周部の方が、その径が大きくなっている。こ
れらの微孔の径は、例えば、第1の微孔(31)及び第
3の微孔(92)が4mm、第2の微孔(91)は、中
央部が0.5mmで、外周部が1.0mmである。切換
電極(9)は、平行に所定量可動とされており、加速電
極(3)の第1の微孔(31)に対して、第2の微孔
(91)が一致した状態と、第3の微孔(92)が一致
した状態とが切り換えられる。このため、プラズマソー
ス(8)から取り出されるイオンビームの電流密度は、
第1の微孔(31)と第2の微孔(91)が一致した状
態では小さく、低ドーズ量の注入時間が十分に長くなる
ので、注入時間を調節することより濃度を高精度に制御
することができる。即ち、LD領域(LD)の形成に適
した低ドーズ設定となる。また、第1の微孔(31)と
第3の微孔(92)が一致した状態では取り丈e4e4e46f
されるイオンビームの電流密度は大きく、高ドーズ量の
注入を短い時間で行うことのできるので、ソース及びド
レイン領域(S、D)の形成に適した高ドーズ設定とな
る。なお、図2及び図3では、低ドーズ設定が示されて
いる。
ムプロファイルである。横軸はビーム断面位置、縦軸は
ビーム電流密度である。本発明では、図2及び図3のよ
うに切換電極(9)の第2の微孔(91)の径を中央部
よりも外周部の方を大きくしているので、低ドーズ設定
におけるビーム電流密度は図4に示すように中央部が周
辺部よりも高くなっている。従って、被処理基板(7)
の外周部では、中央部よりも注入される不純物イオンの
量が多い。なお、このようなビームプロファイルを得る
ためには、図2及び図3に示すように第2の微孔(9
1)を、中央部と外周部とで径の大きさが異なる二種類
に分けても良いが、中央から外周へいくに従って径が大
きくなるようにしてもよい。
るイオン電流によりドーピングを行った被処理基板
(7)上のp−Si膜(13)のシート抵抗の面内分布
を示す。A点及びB点は中央部、C点及びD点は外周部
における測定ポイントである。C点及びD点では、注入
された不純物イオンの濃度が高いが、p−Si膜(1
3)の出発膜であるa−SiをプラズマCVDにより成
膜する際、A点及びB点よりも膜厚が薄くなっているの
で、濃度の高さによる抵抗の低下分と、膜厚の薄さによ
る抵抗の上昇分とが丁度相殺される形で、シート抵抗の
均一性が向上している。
用いたTFTの製造方法を示す工程断面図である。被処
理基板(7)としては、基板(10)上に、ゲート電極
(11)、ゲート絶縁膜(12)、p−Si膜(13)
及び注入ストッパー(14)が形成された状態にある。
基板(10)は無アルカリガラスであり、ゲート電極
(11)はCr、Ti、Ta等からなる。ゲート絶縁膜
(12)は、シリコン酸化膜、シリコン窒化膜、あるい
は、シリコン窒化膜とシリコン酸化膜の積層構造からな
る。p−Si膜(13)は、プラズマCVDにより成膜
されたa−Siにレーザーアニールを施すことにより、
多結晶化して得られている。注入ストッパー(14)は
シリコン窒化膜よりなり、裏面露光法を用いたフォトエ
ッチングによりゲート電極(11)の形状を転写した形
でパターニングされている。
ングを10の13乗の低ドーズ量に行い、注入ストッパ
ー(14)に被覆された領域を除くp−Si膜(13)
を低濃度にドーピングする(N-)。原料ガスとして
は、水素希釈による数%のホスフィンPH3を用いる。
RF電極(2)、加速電極(3)間には高周波電界が与
えられ、これら電極間(2,3)のプラズマ放電により
原料ガスが分解されてイオン化され、プラズマソース
(8)が生成される。生成されるイオンは、PHx+、P
2Hx+、Hx+(ここで、x=0,1,2,3である)等
である。これらのイオンは、引き出し電極(4)へ与え
られた引き出し電圧Vextにより引き出され、加速電圧
Vaccにより加速され、抑制電極(5)へ向かう。抑制
電極(5)を通過したイオンは、抑制電圧Vsupにより
形成された逆電界を進み、接地電極(6)を通過し、イ
オンビームとして取り出され、被処理基板(7)へ照射
される。
の第1の微孔(31)に対して切換電極(9)の第2の
微孔(91)が一致した低ドーズ設定とされ、最終的に
イオンが通過する微孔は、直径が小さく中央部で0.5
mm、外周部で1.0mmにされている。このため、取
り出されるイオンビームの電流密度は中央部が20〜3
0nA/cm2、外周部が40〜50nA/cm2と全体
に小さくなり、注入時間を十分に長くすることができる
ので注入時間を変えることにより濃度が制御されるとと
もに、中央部よりも外周部が比較的高い濃度にドーピン
グされる。これにより、TFTのLD領域(LD)は、
被処理基板(7)の中央部よりも外周部に位置するTF
Tについて濃度が高く、従って、抵抗が低くなる。一
方、p−Si膜(13)は、a−SiとしてプラズマC
VDにより成膜された時点で、プラズマの形状に依って
中央部が厚めに、外周部が薄めに被着している。このた
め、TFTの抵抗は、中央部では小さく、外周部では大
きくなっている。この結果、LD領域(LD)の抵抗
は、TFTのオン時、オフ時のいずれの場合も被処理基
板(7)の全域で均一になる。
(3)における第1の微孔(31)、あるいは、切換電
極(9)における第3の微孔(92)が、中央部よりも
外周部の径が大きくなるものとしても良い。この場合、
第1の微孔(31)に、切換電極(9)の第3の微孔
(92)を重ねた高ドーズ設定においても、図4のビー
ムプロファイルが得られるので、ソース及びドレイン
(S、D)についても図5と同様、p−Si膜(13)
の膜厚のばらつきを相殺してシート抵抗を均一性を向上
することができる。
速電極(3)の第1の微孔(31)の径を小さく、か
つ、中央部よりも外周部の径が大きい構成とし、かつ、
切換電極(9)を省いた構成とすることによって、低濃
度専用のイオンドーピング方法及びイオンドーピング装
置が得られる。
によって限定されるものではない。例えば、切換電極
(9)は、図1のように、加速電極(3)の上側に限定
されることはなく、加速電極(3)の下に重ねた構成も
可能である。
されるTFTの構造は、図5に示す如く、ゲート電極が
p−Si膜(13)の下にあるボトムゲート型に限定さ
れることはなく、ゲート電極p−Si膜の上にあるトッ
プゲート型も可能である。この場合、一般に、イオン注
入は、p−Si膜上のゲート絶縁膜を通して行われるこ
とが多いが、本発明に趣旨に則って、シート抵抗の均一
性を向上することができる。
より、不純物イオンを注入した半導体層の膜厚のばらつ
きを濃度の傾斜により相殺することで、抵抗の面内均一
性を向上することができた。これにより、同一基板上の
半導体素子の特性が均一になり、半導体装置全体の良好
な特性が得られた。
方法を実現するための装置の概念図である。
方法を実現するための装置の要部平面図である。
方法を実現するための装置の要部断面図である。
ビームプロファイルである。
膜のシート抵抗の面内分布図である。
法を用いた半導体装置の製造方法を示す工程断面図であ
る。
ームプロファイルである。
膜のシート抵抗の面内分布図である。
Claims (2)
- 【請求項1】 目的の不純物を少なくとも含む原料に高
周波電界を印加して前記不純物をイオン化するととも
に、前記不純物のイオンに直流電界を与え、前記不純物
のイオンを含んだイオンビームを所定の方向に取り出し
て目標の基板へ照射することにより、前記基板上の半導
体層に前記不純物を所定量注入する半導体装置の製造方
法において、 前記イオンビームは、その中央よりも外周の方が、ビー
ム電流密度が高いことを特徴とする半導体装置の製造方
法。 - 【請求項2】 前記不純物のイオンに直流電界を与える
電極は、前記イオンが通過する微孔を有し、この微孔の
径は、中央よりも外周の方が大きいことを特徴とする請
求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10138661A JPH11329334A (ja) | 1998-05-20 | 1998-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10138661A JPH11329334A (ja) | 1998-05-20 | 1998-05-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11329334A true JPH11329334A (ja) | 1999-11-30 |
Family
ID=15227192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10138661A Pending JPH11329334A (ja) | 1998-05-20 | 1998-05-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11329334A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10142913A1 (de) * | 2001-08-27 | 2003-03-27 | Hahn Meitner Inst Berlin Gmbh | Transistoranordnung und Verfahren zu deren Herstellung |
WO2010098524A1 (en) * | 2009-02-27 | 2010-09-02 | Ajou University Industry Cooperation Foundation | Atmospheric low-temperature micro plasma jet device for bio-medical application |
WO2011111343A1 (ja) * | 2010-03-11 | 2011-09-15 | キヤノンアネルバ株式会社 | イオンビーム発生装置及びこれを用いた基板処理装置と電子デバイスの製造方法 |
-
1998
- 1998-05-20 JP JP10138661A patent/JPH11329334A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10142913A1 (de) * | 2001-08-27 | 2003-03-27 | Hahn Meitner Inst Berlin Gmbh | Transistoranordnung und Verfahren zu deren Herstellung |
DE10142913B4 (de) * | 2001-08-27 | 2004-03-18 | Hahn-Meitner-Institut Berlin Gmbh | Vertikale Transistoranordnung mit einem flexiblen, aus Kunststofffolien bestehenden Substrat und Verfahren zu deren Herstellung |
US7579281B2 (en) | 2001-08-27 | 2009-08-25 | Helmholtz-Zentrum Berlin Fuer Materialien Und Energie Gmbh | Transistor assembly and method of its fabrication |
WO2010098524A1 (en) * | 2009-02-27 | 2010-09-02 | Ajou University Industry Cooperation Foundation | Atmospheric low-temperature micro plasma jet device for bio-medical application |
WO2011111343A1 (ja) * | 2010-03-11 | 2011-09-15 | キヤノンアネルバ株式会社 | イオンビーム発生装置及びこれを用いた基板処理装置と電子デバイスの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5397718A (en) | Method of manufacturing thin film transistor | |
KR19980081122A (ko) | 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치 | |
JPH11112004A (ja) | 薄膜トランジスタの製造方法 | |
JPH05335573A (ja) | 薄膜半導体装置 | |
JP2002185010A (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
US20030122196A1 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
JP4017886B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
WO2003067666A1 (fr) | Dispositif a semi-conducteur et son procede de production | |
JP2000081642A (ja) | 液晶表示装置およびその製造方法 | |
JPH11329334A (ja) | 半導体装置の製造方法 | |
JP3266861B2 (ja) | アクティブマトリクス装置 | |
JPH11154482A (ja) | 半導体装置の製造方法 | |
JP3281777B2 (ja) | 半導体素子の製造方法 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPH08148694A (ja) | 薄膜トランジスタ | |
US8759166B2 (en) | Method for manufacturing thin film transistor device | |
JPH11163366A (ja) | 薄膜トランジスタの製造方法 | |
JP4402065B2 (ja) | 半導体装置の作製方法 | |
JP4191933B2 (ja) | 半導体装置及びその製造方法 | |
JP2014033136A (ja) | 表示装置およびその製造方法 | |
TW200417035A (en) | TFT structure with LDD region and manufacturing process of the same | |
JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
JPH09186337A (ja) | 薄膜トランジスタの製造方法並びにこの方法によって形成された電気光学表示装置 | |
JPH0855994A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |