JP2000100748A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000100748A
JP2000100748A JP10269090A JP26909098A JP2000100748A JP 2000100748 A JP2000100748 A JP 2000100748A JP 10269090 A JP10269090 A JP 10269090A JP 26909098 A JP26909098 A JP 26909098A JP 2000100748 A JP2000100748 A JP 2000100748A
Authority
JP
Japan
Prior art keywords
impurity
region
gas
implanted
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10269090A
Other languages
English (en)
Other versions
JP4553076B2 (ja
Inventor
Masabumi Kunii
正文 国井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26909098A priority Critical patent/JP4553076B2/ja
Publication of JP2000100748A publication Critical patent/JP2000100748A/ja
Application granted granted Critical
Publication of JP4553076B2 publication Critical patent/JP4553076B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 スループットが高く、かつ、均一で低いシー
ト抵抗の不純物領域を形成することができる半導体装置
の製造方法を提供する。 【解決手段】 非質量分離型イオン注入装置を用いて、
不純物ガスを流量比で、5%より多く、好ましくは20
%以上含有する不純物ガスとキャリアガスとの混合ガス
から不純物のイオンを取り出して多結晶シリコン層3
4′中に注入し、薄膜トランジスタのソース領域34c
およびドレイン領域34dを形成する。そののち、急速
加熱(RTA)法により不純物を活性化させる。このと
き、不純物は多量に注入されており、所望の低いシート
抵抗が得られる。非質量分離型イオン注入装置は、線状
イオン源を備えており、混合ガスは線状イオン源部中に
おいてイオン化され、強度が均一な線状イオンビームと
なる。ターゲットは、ターゲットを支持しているエンド
ステーションと共に走査され、全面にイオンが均一に注
入される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はイオン注入により不
純物領域を形成したのち、注入した不純物を活性化する
工程を含む半導体装置の製造方法に係り、特に、薄膜ト
ランジスタ(TFT;Thin Film Transistor)のLDD
(Lightly Doped Drain )領域、ソース領域およびドレ
イン領域を形成する工程を含む半導体装置の製造方法に
関する。
【0002】
【従来の技術】近年、液晶プロジェクタなどに代表され
る液晶表示装置付きの電子機器の普及と共に、液晶表示
装置への高性能化の要求が高まっている。この液晶表示
装置には、スイッチング素子としてTFTが広く用いら
れている。なかでも、多結晶シリコンを用いたTFT
は、マトリクス画素部と周辺駆動回路部とを同一基板上
に形成することにより駆動回路を内蔵することができ
る、微細化が可能である、などの理由により高精細な液
晶表示装置を実現することができる素子として注目され
ている。
【0003】この多結晶シリコンを用いたTFTにおい
ては、従来、その製造工程上、高温下での加熱を必要と
するため、低融点を有するガラスなどを基板として用い
ることは不可能であった。しかしながら、液晶表示装置
の低コスト化のためには低融点のガラスなどの安価な基
板を使用することが必須であり、それに伴い、製造工程
上の最高加熱温度が600℃以下の所謂低温プロセスに
関する開発が進められている。
【0004】従来、低温プロセスにより多結晶シリコン
を用いたTFTを作製する場合には、バケット型と呼ば
れる質量分離を行わずに大面積に一度にイオン注入を行
うことができる注入装置を用いてイオン注入を行い、注
入したイオンをエキシマレーザにより活性化させてソー
ス領域およびドレイン領域を形成する方法が用いられて
いる。なお、このバケット型のイオン注入装置について
は、例えば特開平9−237900号公報に開示されて
いる。
【0005】
【発明が解決しようとする課題】上述のように、従来で
は、バケット型のイオン注入装置を用いることにより多
結晶シリコンTFTの低温化プロセスが可能であった。
しかしながら、このようなバケット型のイオン注入装置
を用いると、装置の構造上、基板の周辺部ではイオンビ
ームの電流密度が低くなる傾向があり、打ち込まれるイ
オンビームの強度の均一性が低下し、低いシート抵抗の
不純物領域(ソース領域およびドレイン領域)を安定し
て形成することができないという問題があった。また、
基板のサイズが大きくなると、装置が巨大化し、量産装
置として現実的ではなくなるという問題もあった。
【0006】更に、注入した不純物の活性化のためにエ
キシマレーザを照射すると、基板サイズが大きい場合に
はスループットが低くなることに加えて、装置の構造が
複雑となり、そのメンテナンスを頻繁に行う必要がある
という問題があった。
【0007】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、スループットが高く、かつ、均一で
低いシート抵抗の不純物領域を形成することができる半
導体装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、多結晶シリコン層中に一方導電型の第1
の不純物のイオンを注入して第1の不純物領域を選択的
に形成する工程と、第1の不純物と同一導電型の第2の
不純物の元素を含む不純物ガスとキャリアガスとを含む
と共に、流量比において不純物ガスを5%より多く含有
する混合ガスから、第2の不純物のイオンを取り出し、
この取り出した第2の不純物のイオンを、多結晶シリコ
ン層中の第1の不純物領域に隣接する領域に選択的に注
入して第1の不純物領域より高濃度の第2の不純物領域
を形成する工程と、第1の不純物領域および第2の不純
物領域中の不純物をそれぞれ活性化させる工程とを含む
ものである。
【0009】本発明による半導体装置の製造方法では、
多結晶シリコン層中にイオンが注入されて第1の不純物
領域が形成されたのち、第2の不純物の元素を含む不純
物ガスを流量比において5%より多く含有する混合ガス
から高濃度の第2の不純物のイオンが取り出され、この
イオンが多結晶シリコン層中に選択的に注入されて第2
の不純物領域が形成される。注入された第1の不純物お
よび第2の不純物は、例えば急速加熱法によりそれぞれ
活性化される。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。
【0011】具体的な実施の形態の説明に先立ち、ま
ず、本発明に係る半導体装置の製造方法において用いら
れるイオン注入方法について説明する。
【0012】第1の方法は質量分離を行わずにイオン注
入する方法である。図6は、この方法に用いる非質量分
離型イオン注入装置の概略図を表している。この非質量
分離型イオン注入装置は、ホスフィン(PH3 )やジボ
ラン(B2 6 )などの不純物ガスを供給する不純物ガ
ス源11aと水素(H2 ),ヘリウム(He),ネオン
(Ne),アルゴン(Ar)などのキャリアガスを供給
するキャリアガス源11bとを有し、これらのガスを例
えば図示しない流量調節計を用いて所定の比率で混合す
るガス供給装置11と、高周波やマイクロ波を用いて高
密度プラズマを作り、ガス供給装置11から供給された
混合ガスをイオン化する線状イオン源部12と、線状イ
オン源部12から引き出されたイオンが打ち込まれるタ
ーゲット13(すなわち基板)を支持するためのエンド
ステーション14とを備えている。
【0013】図7は線状イオン源部12の内部構造の一
例を表すものである。この線状イオン源部12は、内部
に例えば縦方向に、互いに独立に電流(フィラメント電
流)制御可能な3つのフィラメント12a〜12cが並
設されており、これらフィラメント12a〜12cに対
して不純物ガスを含む混合ガスがガス導入口12dを介
して供給されると、不純物イオンが発生するようになっ
ている。フィラメント12a〜12cの前方には、直流
電源12eにより駆動される引き出し電極12f、加速
電極12gおよび抑制電極12hの3枚の電極がそれぞ
れこの順に配設されている。すなわち、この線状イオン
源部12では、3つのフィラメント12a〜12cによ
り発生した不純物イオンが、これら引き出し電極12
f、加速電極12gおよび抑制電極12hの3枚の電極
により、引き出され、加速されて線状イオンビームIと
なる。なお、図示しないが、縦方向(ビームの長手方
向)に沿って3つのファラデーカップが並設されてお
り、これらファラデーカップによりイオンビーム電流が
検出されると共に、これらのイオンビーム電流が3つの
フィラメント12a〜12cにフィードバックされるこ
とにより、線状イオンビーム電流の縦方向のばらつきが
低減され、均一性が確保されている。
【0014】この非質量分離型イオン注入装置では、エ
ンドステーション14の動作に応じてターゲット13が
左右方向に移動し、線状イオンビームIにより走査され
る。これにより不純物イオンがターゲット13の全面に
打ち込まれる。
【0015】線状イオン源部12とエンドステーション
14とは互いに接近して配設されている。よって、線状
イオン源部12から引き出され線状イオンビームIは、
加速された直後にターゲット13に垂直に照射される。
これにより、前述したバケット型のイオン注入装置を用
いた場合とは異なり、ターゲット13の全体におけるイ
オンビーム強度の均一性を確保することができる。ま
た、線状イオン源部12を備えることにより、装置全体
をコンパクトに形成することができるため、ターゲット
13が大きい場合には特に好適である。
【0016】第2の方法は、質量分離を行い所定の質量
のイオンのみを取り出して注入する方法である。図8
は、この方法に用いる質量分離型イオン注入装置を表し
ている。この質量分離型イオン注入装置は、不純物ガス
を供給する不純物ガス源21aとキャリアガスを供給す
るキャリアガス源21bとを有し、更に、これらのガス
を例えば図示しない流量調節計を用いて所定の比率で混
合するガス供給装置21と、混合されたガスをイオン化
する線状イオン源22とを備えている。線状イオン源2
2から引き出されたイオンは、高電圧で加速されて線状
イオンビームIとなる。更に、この質量分離型イオン注
入装置は、スリット23を通過して到達したイオンを例
えば90°偏向させ、そのうちの所定のイオンのみを通
過させる偏向マグネット24と、通過する線状イオンビ
ームIに対して水平方向に小型電磁石が多数並べられた
多重磁極子(マルチポール)25と、線状イオンビーム
Iが照射されるターゲット26を支持するエンドステー
ション27とを備えている。
【0017】偏向マグネット24は、例えば扇状の一対
の電磁石により構成されており、扇状の均一な磁界を形
成し、線状イオンビームIを円を描くように例えば90
°偏向させる。このとき、磁界中を移動するイオンの円
軌道半径は質量によって異なっており、重いイオンは大
きい半径で、軽いイオンは小さい半径でそれぞれ曲げら
れ分離される。ここでは、分離されたイオンのうち、所
定の質量のイオンのみを通過させる。従って、所定のイ
オンは、一対の電磁石間の距離に相当する長さの線状と
なって偏向マグネット24の出口を通過する。
【0018】多重磁極子25は、エンドステーション2
7上におけるイオンビーム強度のばらつきを±3%以内
に抑えて、イオンビーム強度の均一性を確保する役割を
果たしている。また、エンドステーション27は、上下
方向(紙面に対して垂直方向)に滑動するようになって
おり、エンドステーション27の動作に応じてターゲッ
ト26が上下方向(紙面に対して垂直方向)に移動し、
線状イオンビームIにより走査される。これにより、線
状イオンビームIが均一の強度でターゲット26の全面
に照射される。
【0019】ここでは、所定のイオンのみが選択的にタ
ーゲット26に打ち込まれるので、不純物の濃度分布お
よび注入深さを共に高い精度で制御することができる。
よって、この質量分離型イオン注入装置は、特に、低濃
度の不純物を注入する場合には好適である。
【0020】本発明は、これらのイオン注入方法を用い
て不純物のイオン注入を行い、注入した不純物を活性化
させることにより、均一な、低いシート抵抗値を有する
不純物領域を生産性よく形成するものである。以下、本
発明をTFTの製造方法に適用した例について説明す
る。
【0021】(第1の実施の形態)図1(A)〜(D)
は、本発明の第1の実施の形態に係るnチャネルTFT
の製造方法を表すものである。まず、図1(A)に示し
たように、例えばソーダガラスなどの低融点ガラスより
なる基板31上に、例えば厚さが100〜250nmの
金属膜を成膜し、パターニングしてゲート電極32を形
成する。金属としては、例えば、アルミニウム(A
l),タンタル(Ta),モリブデン(Mo),タング
ステン(W),クロム(Cr)および銅(Cu)などが
挙げられる。
【0022】次いで、図1(B)に示したように、基板
31の全面に、例えばプラズマCVD(Chemical Vapor
Deposition )法,常圧CVD法および減圧CVD法の
うちのいずれかの方法により、例えば厚さが50nmの
窒化ケイ素(SiNx )膜33aおよび例えば厚さが2
00nmの二酸化ケイ素(SiO2 )膜33bを連続的
に成膜してゲート絶縁膜33を形成する。更に、二酸化
ケイ素膜33b上に連続して例えば厚さが30〜80n
mの非晶質シリコン(a−Si)膜34を形成する。
【0023】なお、ゲート絶縁膜33,非晶質シリコン
膜34をプラズマCVD法により形成した場合には、非
晶質シリコン膜34を形成した後に、例えば、窒素(N
2 )雰囲気中において、400〜500°Cの温度で1
〜2時間加熱することにより、これらの膜中に含まれる
水素(H2 )を脱離させる。
【0024】続いて、必要に応じて、非晶質シリコン膜
34中のゲート電極32と対向する領域に、例えば1×
1012〜6×1012個/cm2 のホウ素イオン(B+
を注入する。この領域は後述のチャネル領域34a(図
1(C)参照)に対応する領域である。注入条件は、例
えば、加速電圧を10keV、線状イオンビームIのラ
イン幅を620mmとする。ここでは、例えば既に述べ
た質量分離型のイオン注入法により均一に制御性よく注
入する。これにより、ゲート電極32の閾値電圧Vth
決定される。なお、pチャネルTFTの場合には、同様
にしてリンイオン(P+ )を注入すればよい。
【0025】次に、非晶質シリコン膜34を形成したの
ち、またはホウ素イオンを注入したのちに、基板31に
例えばレーザビームLを照射することにより加熱して、
図1(C)に示したように、非晶質シリコン膜34を多
結晶シリコン膜34′に変化させる。レーザビームLと
しては、例えばXeFエキシマレーザなどのエキシマレ
ーザが用いられる。なお、レーザ照射の代わりに、固相
成長法やRTA法により加熱してもよい。
【0026】次いで、例えば、シラン(SiH4 )ガス
を原料ガスとして用いたCVD法により厚さ100〜3
00nmの二酸化ケイ素膜を成膜したのち、裏面露光に
よりパターニングを行い、イオン注入の際のマスクとな
るマスク層35を形成する。
【0027】次いで、例えば先の図8に示した質量分離
型イオン注入装置を用いて、マスク層35を用い、例え
ば、6×1012〜5×1013個/cm2 のリンイオン
(P+)を10keVの加速電圧で基板31の全面に注
入して、n- 型のLDD領域34bを形成する。なお、
このイオン注入は、前述の非質量分離型イオン注入装置
を用いて行ってもよい。非質量分離型イオン注入装置を
用いる場合には、線状イオンビームIの制御電流を1μ
A/cm以下に絞ると、この程度の低濃度のイオン注入
であっても制御性よく、均一に注入することができる。
【0028】次いで、例えばLDD領域34bおよびマ
スク層35上にフォトレジスト膜(図示せず)を形成
し、このフォトレジスト膜をマスクとして、例えば、図
6に示した非質量分離型イオン注入装置を用いて、8×
1014〜5×1015個/cm2のリンイオンを基板31
に選択的に注入し、LDD領域34bに隣接してn+
のソース領域34cおよびドレイン領域34dを形成す
る。このとき、不純物ガスには例えばホスフィンガスを
用い、キャリアガスには水素ガス,ヘリウムガス,ネオ
ンガスおよびアルゴンガスのうちの少なくとも1種を含
むガスを用いる。
【0029】ここで、本実施の形態では、ガス供給装置
11からは、不純物ガスを流量比(すなわち、体積比)
で、5%より多く、好ましくは20%以上含有する混合
ガスを供給する。不純物ガスが5%以下であると後述の
ようにRTA法により不純物を活性化させる際の活性化
率が低くなるためである。不純物ガスをこの程度含有す
る混合ガスを用いてイオン注入を行うことにより、注入
イオンに含まれる不純物イオンの割合が増大する。従っ
て、注入時間を延長してスループットの低下を招くこと
なく、注入不純物量を増大させることができる。
【0030】なお、pチャネルTFTの場合には、不純
物ガスとしてジボランを用いて上述した方法と同様の方
法により前述の多結晶シリコン膜34′中にホウ素イオ
ンを注入して、p+ 型のソース領域およびドレイン領域
を形成する。ここでも、ガス供給装置11からは、不純
物ガスを流量比で5%より多く、好ましくは20%以上
含有する混合ガスを供給する。
【0031】次いで、例えば、以下に説明するRTA装
置を用いて波長240〜400nmの紫外光UVを瞬間
的(約1秒)に基板31に照射して、LDD領域34
b,ソース領域34cおよびドレイン領域34d中の不
純物をそれぞれ活性化させる。
【0032】図9は、RTA装置の概略の一例を表すも
のである。このRTA装置は、基板31を赤外線により
予備加熱するための予熱処理ゾーン41a〜41c,こ
れらの予熱処理ゾーン41a〜41cにおいて予備加熱
された基板31を急速加熱(RTA:Rapid Thermal An
nealing )するためのRTAユニット42、このRTA
ユニット42の入口と出口とにおいてプロセス温度を測
定するための放射温度計(パイロメータ)43、および
RTAユニット42により急速に加熱された基板31を
赤外線加熱により徐々に冷却するための冷却ゾーン44
を備えており、基板31は、この順に図に矢印で示した
ように搬送機構(図示せず)によって搬送されるように
なっている。RTAユニット42は、上下に対向配置さ
れた熱源としての一対のキセノンアークランプ42a,
42aと、これらキセノンアークランプ42a,42a
の背面を覆うように配置された反射板42bとを有して
いる。
【0033】このRTA装置では、例えば本実施の形態
の基板31が搬入されると、基板31は予熱処理ゾーン
41a〜41cにおいて図示しない赤外線ランプにより
400〜500℃程度まで加熱される。続いて、基板3
1は例えば10〜25mm/秒程度の速度で矢印方向
(冷却ゾーン44側)に搬送され、キセノンアークラン
プ42a,42aから発せられる波長240〜400n
mの紫外光を吸収する。ここで、基板31は1秒程度の
間に例えば500〜700℃まで加熱される。更に、基
板31は冷却ゾーン44に搬送され、赤外線照射により
徐冷される。
【0034】放射温度計43によって測定されるプロセ
ス温度は、キセノンアークランプ42a,42aのラン
プパワー,予熱処理ゾーン41a〜41cにおける赤外
線ランプのランプパワーおよび基板31の搬送速度の3
つのパラメータによって決定される。これらのパラメー
タの最適条件は、基板31(本実施の形態ではガラス)
の材質(例えばAN635 ,Corning Code 1737 など)や厚
さや大きさによって異なる。従って、使用する基板31
に応じて各パラメータを適宜に調節してプロセス温度を
決定することにより、基板31内での温度勾配の発生に
よる基板31の熱収縮などを防止することができる。ガ
ラスよりなる基板31では、例えば、AN635 の場合には
軟化点が635°Cであり、Corning Code 1737 の場合
には軟化点が667℃であるので、RTAユニット42
内における加熱温度が軟化点温度を大幅に超えない70
0℃以下、好ましくは600℃以下となるように各パラ
メータを調節する。
【0035】本実施の形態のように、RTA法により不
純物を活性化させる場合には、基板を長尺のキセノンア
ークランプ42a下で一方向に搬送させるだけでよいの
で、例えば、基板の大きさが600×720mm程度ま
で拡大しても60枚/分の処理速度を実現することがで
きる。これに対して、従来技術で説明したレーザ照射に
より不純物を活性化させる場合には、レーザビームの長
さを長尺化させるためにはレーザ本体の出力を極めて大
きくする必要がある。従って、レーザビームを走査させ
て基板全体について活性化を行うと、例えば、600×
720mm程度の大きさの基板の場合、処理能力は最大
でも30枚/分程度であり、RTA法の方がレーザアニ
ール法よりも2倍程度処理能力に優れている。
【0036】また、RTA法は加熱温度の均一性に優れ
ており、エキシマレーザを用いる場合よりも、LDD領
域34b、ソース領域34cおよびドレイン領域34d
におけるシート抵抗のばらつきが小さく、基板の全面で
均一なシート抵抗の分布が得られるという利点がある。
【0037】更に、既に述べたように不純物ガスを5%
よりも多く含有する混合ガスを用いることによりイオン
注入時の注入不純物量を増大させているため、RTA処
理温度(すなわちRTAユニット42内における加熱温
度)が低い場合においても所望の不純物の活性化率を確
保することができる。
【0038】次いで、図2に示したように、基板31の
全面に、例えば、プラズマCVD法により厚さが200
〜400nmになるように二酸化ケイ素膜36aおよび
窒化ケイ素膜36bを連続的に成膜して層間絶縁膜36
を形成する。そののち、例えば、窒素雰囲気中において
350℃で1時間加熱することにより層間絶縁膜36中
の水素を多結晶シリコン膜34´に中に拡散させ、多結
晶シリコン膜34´の水素化を行う。
【0039】次いで、層間絶縁膜36を選択的に除去し
てコンタクト孔37aを形成し、このコンタクト孔37
a内に、例えば、モリブデンあるいはアルミニウムをス
パッタリングにより埋め込み、配線電極37を形成す
る。
【0040】次いで、基板31の全面に、例えば、アク
リル系有機樹脂を1μm程度塗布して平坦化層38を形
成する。そののち、平坦化層38およびその直下の層間
絶縁膜36を選択的に除去してコンタクト孔39aを形
成し、コンタクト孔39aに沿って、例えば、スパッタ
リング法によりITO(Indium Tin Oxide)などよりな
る透明電極39を形成することにより、TFTが完成す
る。
【0041】このように、本実施の形態に係る半導体装
置の製造方法によれば、不純物ガスを流量比で5%より
多く、好ましくは20%以上含有する混合ガスを用いて
ソース領域34cおよびドレイン領域34dを形成した
のち、RTA法により不純物を活性化するようにしたの
で、高いスループットを有し、かつ所望の高い活性化
率、すなわちソース領域34cおよびドレイン領域34
dにおいて均一で低いシート抵抗値を得ることができ
る。
【0042】また、線状イオン源12とエンドステーシ
ョン14とが互いに接近して配設された非質量分離型の
イオン注入装置を用いてイオン注入を行うことによりソ
ース領域34cおよびドレイン領域34dを形成するよ
うにしたので、注入時のイオンビーム強度を均一にする
ことができる。
【0043】更に、線状イオン源12を用いるようにし
たので、スループットを悪化させるおそれがないことに
加えて、イオン注入装置をコンパクトに形成することが
できるため、基板31の面積が大きい場合には特に有効
である。
【0044】(第2の実施の形態)図3(A),(B)
および図4は、本発明の第2の実施の形態に係るTFT
の製造方法を表すものである。まず、図3(A)に示し
たように、例えばソーダガラスなどの低融点ガラスより
なる基板51上に、例えば、プラズマCVD法,常圧C
VD法および減圧CVD法のうちのいずれかの方法によ
り窒化ケイ素膜52aおよび二酸化ケイ素膜52bを成
膜して厚さ100〜200nmのバッファ層52を形成
する。この場合、二酸化ケイ素膜52bは例えばシラン
(SiH4 )またはジシラン(Si2 6 )などの無機
系シランガスを原料ガスとして用いる。なお、二酸化ケ
イ素膜52bは、スパッタリング法や蒸着法によっても
成膜することができる。
【0045】次いで、二酸化ケイ素膜52b上に、例え
ば、プラズマCVD法または減圧CVD法により厚さが
30〜80nmの非晶質シリコン膜53を形成する。こ
こで、プラズマCVD法により形成した場合には、例え
ば、窒素雰囲気中において400〜450℃で1時間程
度加熱することにより非晶質シリコン膜53中に含まれ
る水素を脱離させる。
【0046】次いで、基板51にレーザビームLを照射
することにより加熱して、非晶質シリコン膜53を多結
晶シリコン膜53′に変化させる。なお、レーザ照射の
代わりに、固相成長法やRTA法により加熱してもよ
い。そののち、この多結晶シリコン膜を選択的にエッチ
ングして島形状にパターニングする。
【0047】次いで、図3(B)に示したように、基板
51の全面に、例えば、プラズマCVD法,常圧CVD
法,減圧CVD法,ECR−CVD法およびスパッタリ
ング法のうちのいずれかの方法により厚さ50〜400
nmの二酸化ケイ素よりなるゲート絶縁膜54を形成す
る。
【0048】続いて、必要に応じて、上述の多結晶シリ
コン膜中に、例えば5×1011〜4×1012個/cm2
のホウ素イオンを選択的に注入する。このホウ素イオン
注入領域はチャネル領域53aに相当する領域である。
注入条件は、例えば、加速電圧を50keV、線状イオ
ンビームIのライン幅を620mmとする。これによ
り、後述するゲート電極55の閾値電圧Vthが決定され
る。なお、このイオン注入は、ゲート絶縁膜54を形成
する前に行ってもよい。
【0049】次いで、ゲート絶縁膜54を形成したの
ち、またはホウ素イオンを注入したのち、例えばアルミ
ニウム,タンタル,モリブデン,タングステン,チタン
(Ti)および不純物が添加されたシリコンなどによ
り、厚さが200〜800nmのゲート電極55を形成
する。
【0050】次いで、加速電圧を例えば90keVとす
ること以外は第1の実施の形態において説明した方法と
同様の方法により、n- 型のLDD領域53bを形成す
る。ここでは、第1の実施の形態と比較して加速電圧が
大きいため、チャネル領域53aやLDD領域53bな
ど多結晶シリコン膜53’の表面は非晶質化する。
【0051】次いで、例えば、ゲート電極55およびL
DD領域53b上にフォトレジスト膜(図示せず)を形
成し、このフォトレジスト膜をマスクとして、例えば図
6に示した非質量分離型イオン注入装置を用いて、例え
ば、1×1015個/cm2 のリンイオンを基板51に注
入し、n+ 型のソース領域53cおよびドレイン領域5
3dを形成する。このとき、不純物ガスには例えばホス
フィン(PH3 )ガスを用い、キャリアガスには水素
(H2 )ガス,ヘリウム(He)ガス,ネオン(Ne)
ガスおよびアルゴン(Ar)ガスのうちの少なくとも1
種を含むガスを用いる。また、ガス供給装置11から
は、不純物ガスを流量比で5%より多く、好ましくは2
0%以上含有する混合ガスを供給する。
【0052】次いで、基板51の全面に、例えば、厚さ
600nm程度のPSG(Phospho-Silicate Glass)ま
たは二酸化ケイ素よりなる層間絶縁膜56を形成する。
【0053】次いで、例えば、図9に示したRTA装置
を用いて、第1の形態において説明した方法と同様の方
法により、LDD領域53b,ソース領域53cおよび
ドレイン領域53d中の不純物をそれぞれ活性化させ
る。なお、ここでは既に述べたようにチャネル領域53
a,LDD領域53b,ソース領域53cおよびドレイ
ン領域53dの表面が非晶質化しているため、RTAユ
ニット42内における加熱温度が例えば700℃程度と
なるように、キセノンアークランプ42aのランプパワ
ー,予熱処理ゾーン41の赤外線ランプのランプパワー
および基板31の搬送速度を調節する。
【0054】次いで、層間絶縁膜56を選択的に除去し
てコンタクト孔57aを形成し、このコンタクト孔57
a内に、例えば、Al−Si合金をスパッタリングによ
り埋め込んで配線電極57を形成する。続いて、層間絶
縁膜56および配線電極57上に、例えば、プラズマC
VD法により厚さ200〜400nmの窒化ケイ素より
なる層間絶縁膜58を形成する。そののち、例えば、窒
素雰囲気中において350℃で1時間加熱することによ
り層間絶縁膜58中の水素を多結晶シリコン膜53´に
中に拡散させ、多結晶シリコン膜53´の水素化を行
う。
【0055】次いで、層間絶縁膜58上に、例えば、ア
クリル系有機樹脂を1μm程度塗布して平坦化層59を
形成する。そののち、平坦化層59およびその直下の層
間絶縁膜58と層間絶縁膜56とゲート絶縁膜54とを
選択的に除去してコンタクト孔60aを形成し、コンタ
クト孔60aに沿って、例えば、スパッタリング法によ
りITO(Indium Tin Oxide)等よりなる透明電極60
を形成することより、TFTが完成する。
【0056】このように本実施の形態においても、第1
の実施の形態と同様に、不純物ガスを流量比で5%より
多く、好ましくは20%以上含有する混合ガスを用いて
ソース領域53cおよびドレイン領域53dを形成した
のち、RTA法により不純物を活性化するようにしたの
で、高いスループットを有し、かつ所望の高い活性化
率、すなわちソース領域53cおよびドレイン領域53
dにおいて均一で低いシート抵抗値を得ることができ
る。また、線状の線状イオン源12とエンドステーショ
ン14とが互いに接近して配設された非質量分離型のイ
オン注入装置を用いてイオン注入を行うようにしたの
で、注入時のイオンビーム強度を均一にすることがで
き、かつ生産性にも優れている。加えて、イオン注入装
置をコンパクトに形成することができるため、基板51
の面積が大きい場合には特に有効である。
【0057】
【実施例】更に、本発明の具体的な実施例について説明
する。
【0058】本実施例では、第1の実施の形態において
説明した方法によって、5種類のTFTを作製した。す
なわち、各々、基板上にゲート電極、ゲート絶縁膜、チ
ャネル領域およびLDD領域を含む多結晶シリコン層お
よびストッパ層を形成したのち、後述する異なる混合ガ
スを用いてソース領域およびドレイン領域を作製した。
なお、n型の不純物領域形成には不純物ガスとしてホス
フィンガスを用い、p型の不純物領域形成には不純物ガ
スとしてジボランガスを用い、キャリアガスには共に水
素ガスを用いた。次いで、後述する条件によりRTAを
行ってLDD領域、ソース領域およびドレイン領域中の
不純物を活性化させた。続いて、層間絶縁膜、配線電
極、平坦化層および画素電極を形成した。
【0059】ソース領域およびドレイン領域形成のため
のイオン注入は、イオン注入量を1×1015個/cm2
とし、混合ガス中の不純物ガスの割合を1%,5%,2
0%,50%および100%(すなわち不純物ガスの
み)と種々変化させて行った。
【0060】また、RTAは、予熱ゾーンの温度を55
0℃,RTAユニット内における加熱温度を600℃,
キセノンアークランプのランプパワーを15kW,RT
A装置内での基板搬送速度を20mm/秒として行っ
た。
【0061】なお、本実施例に対する比較例として、不
純物ガスの割合が5%である混合ガスを用いてイオン注
入を行うことによりソース領域およびドレイン領域を形
成したのち、エネルギー280mJ/cm2 、発振周波
数200Hzの条件でエキシマレーザを照射して不純物
の活性化を行ったTFTを作製した。比較例では、その
他の条件は本実施例と同一とした。
【0062】このようにして得られた本実施例および比
較例の各TFTのソース領域およびドレイン領域のシー
ト抵抗を測定した。得られた結果を図5に示す。
【0063】図5から、n+ 型、p+ 型の両方共に、不
純物ガスが5%以下であると不純物の活性化率が低く、
シート抵抗が5kΩ/□以上と急激に増大することが分
かった。これは、イオン注入装置の線状イオン源から引
き出されたイオンのうち、リンイオン(またはホウ素イ
オン)の水素イオンに対する割合が不純物ガスの混合ガ
スに対する割合以下に減少するためであり、このように
シート抵抗が高いとTFTのオン電流が低下したり、コ
ンタクト抵抗が増大する原因となる。
【0064】これに対し、不純物ガスの含有量が20%
の場合には、シート抵抗値は約2kΩ/□であり、エキ
シマレーザを照射して不純物の活性化を行った場合のシ
ート抵抗値に近づき、実用上問題のない値が得られた。
不純物ガスの含有量が50%および100%の場合は、
更に低いシート抵抗値が得られた。
【0065】以上の結果から、混合ガス中における不純
物ガスの割合は5%より多いことが必要であることが分
かった。また、不純物ガスの割合が20%以上の場合に
は、不純物活性時の加熱温度を下げることができ、60
0℃以下であっても低いシート抵抗を得られることが分
かった。なお、キャリアガスとして水素の代わりにヘリ
ウム、ネオンあるいはアルゴンを用いた場合について
も、同様の結果が得られる。
【0066】
【発明の効果】以上説明したように請求項1ないし請求
項6のいずれか1項に記載の半導体装置の製造方法によ
れば、不純物ガスを流量比で5%より多く含有する混合
ガスから不純物のイオンを取り出し、このイオンを多結
晶シリコン層中に注入して第2の不純物領域を形成する
ようにしたので、短時間で多量の不純物を注入すること
ができる。また、このように多量に注入された不純物
を、例えば急速加熱法により活性化させることにより、
所望の高い活性化率が得られる。よって、高いスループ
ットを有しつつ、十分に高い不純物の活性化率を得るこ
とができ、均一で低いシート抵抗値を有する不純物領域
を形成することができるという効果を奏する。
【0067】特に、請求項6記載の半導体装置の製造方
法によれば、第2の不純物領域として薄膜トランジスタ
のソース領域およびドレイン領域を形成するようにした
ので、シート抵抗の低い薄膜トランジスタを生産性よく
作製することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る薄膜トランジ
スタの製造工程を表す断面図である。
【図2】図1に続く製造工程を表す断面図である。
【図3】本発明の第2の実施の形態に係る薄膜トランジ
スタの製造工程を表す断面図である。
【図4】図3に続く製造工程を表す断面図である。
【図5】ソース領域およびドレイン領域形成時に用いる
不純物ガスの濃度とシート抵抗との関係を表す特性図で
ある。
【図6】非質量分離型のイオン注入装置の構造を表す概
略図である。
【図7】図6に示したイオン注入装置の部分的内部構造
を表す概略図である。
【図8】質量分離型のイオン注入装置の構造を表す概略
図である。
【図9】RTA装置の構造を表す概略図である。
【符号の説明】
11a,21a…不純物ガス源、12a,22a…キャ
リアガス源、12,22…線状イオン源、13,26…
ターゲット、14,27…エンドステーション、24…
偏向マグネット、31,51…基板、32,55…ゲー
ト電極、33,54…ゲート絶縁膜、34a,53a…
チャネル領域、34b,53b…LDD領域、34c,
53c…ソース領域、34d,53d…ドレイン領域、
41a〜41c…予熱ゾーン、42…RTAユニット、
42a…キセノンアークランプ、44…冷却ゾーン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 616A 627F

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 多結晶シリコン層中に一方導電型の第1
    の不純物のイオンを注入して第1の不純物領域を選択的
    に形成する工程と、 前記第1の不純物と同一導電型の第2の不純物の元素を
    含む不純物ガスとキャリアガスとを含むと共に、流量比
    において前記不純物ガスを5%より多く含有する混合ガ
    スから、前記第2の不純物のイオンを取り出し、この取
    り出した第2の不純物のイオンを、前記多結晶シリコン
    層中の前記第1の不純物領域に隣接する領域に選択的に
    注入して前記第1の不純物領域より高濃度の第2の不純
    物領域を形成する工程と、 前記第1の不純物領域および前記第2の不純物領域中の
    不純物をそれぞれ活性化させる工程とを含むことを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 前記不純物ガスを20%以上含有する混
    合ガスを用いることを特徴とする請求項1記載の半導体
    装置の製造方法。
  3. 【請求項3】 前記第1の不純物領域および第2の不純
    物領域をイオン注入により形成する工程において、イオ
    ンビームを線状に形成して前記多結晶シリコン層中に注
    入することを特徴とする請求項1記載の半導体装置の製
    造方法。
  4. 【請求項4】 前記不純物ガスとしてPH3 またはB2
    6 を用い、前記キャリアガスとしてH2 ,He,Ne
    およびArのうちの少なくとも一種を用いることを特徴
    とする請求項1記載の半導体装置の製造方法。
  5. 【請求項5】 前記多結晶シリコン層中に打ち込まれた
    第1の不純物および第2の不純物を急速加熱法により活
    性化させることを特徴とする請求項1記載の半導体装置
    の製造方法。
  6. 【請求項6】 前記第1の不純物領域が薄膜トランジス
    タのLDD領域であり、前記第2の不純物領域が薄膜ト
    ランジスタのソース領域またはドレイン領域であること
    を特徴とする請求項1記載の半導体装置の製造方法。
JP26909098A 1998-09-24 1998-09-24 半導体装置の製造方法 Expired - Fee Related JP4553076B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26909098A JP4553076B2 (ja) 1998-09-24 1998-09-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26909098A JP4553076B2 (ja) 1998-09-24 1998-09-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000100748A true JP2000100748A (ja) 2000-04-07
JP4553076B2 JP4553076B2 (ja) 2010-09-29

Family

ID=17467542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26909098A Expired - Fee Related JP4553076B2 (ja) 1998-09-24 1998-09-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4553076B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007163640A (ja) * 2005-12-12 2007-06-28 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の製造方法及び製造装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57205952A (en) * 1981-06-10 1982-12-17 Fujitsu Ltd Ion implanting device
JPH02115246U (ja) * 1989-03-03 1990-09-14
JPH06104280A (ja) * 1991-11-20 1994-04-15 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH0864549A (ja) * 1994-08-24 1996-03-08 Sony Corp イオンドーピング方法及びイオンドーピング装置
JPH0974201A (ja) * 1995-07-03 1997-03-18 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法及び液晶ディスプレイ
JPH09237899A (ja) * 1996-02-29 1997-09-09 Seiko Epson Corp 薄膜トランジスタの製造方法
JP2000058472A (ja) * 1998-06-03 2000-02-25 Toshiba Corp 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57205952A (en) * 1981-06-10 1982-12-17 Fujitsu Ltd Ion implanting device
JPH02115246U (ja) * 1989-03-03 1990-09-14
JPH06104280A (ja) * 1991-11-20 1994-04-15 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH0864549A (ja) * 1994-08-24 1996-03-08 Sony Corp イオンドーピング方法及びイオンドーピング装置
JPH0974201A (ja) * 1995-07-03 1997-03-18 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法及び液晶ディスプレイ
JPH09237899A (ja) * 1996-02-29 1997-09-09 Seiko Epson Corp 薄膜トランジスタの製造方法
JP2000058472A (ja) * 1998-06-03 2000-02-25 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007163640A (ja) * 2005-12-12 2007-06-28 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の製造方法及び製造装置

Also Published As

Publication number Publication date
JP4553076B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
JP3968484B2 (ja) 薄膜トランジスタの製造方法
US5834343A (en) Method of manufacturing thin film transistor
JP2004335839A (ja) 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
US7230256B2 (en) Ion doping system, ion doping method and semiconductor device
TW200533775A (en) Method and apparatus for heat treatment of film, manufacturing method of film semiconductor element, and electro-optics device
JP2007250944A (ja) 半導体薄膜の成膜方法および半導体薄膜の成膜装置
JPH0738110A (ja) 半導体装置の製造方法
JP2000182956A (ja) 半導体薄膜の結晶化方法及びレーザ結晶化装置
JP4553076B2 (ja) 半導体装置の製造方法
JP2000133810A (ja) 薄膜トランジスタの製造方法及びアニール装置
JP3084159B2 (ja) 薄膜トランジスタの製造方法
KR100840423B1 (ko) 박막의 제조방법 및 그 제조장치, 그리고 박막트랜지스터및 그 제조방법
JPH08139335A (ja) 薄膜トランジスタの製造方法
JP2001332734A (ja) 薄膜トランジスタの製造方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
US6140159A (en) Method for activating an ohmic layer for a thin film transistor
JP2001168344A (ja) 薄膜トランジスタ及びその製造方法と加熱装置並びに表示装置
JP2002299629A (ja) ポリシリコン薄膜半導体およびポリシリコン薄膜半導体の製造方法
JP4461731B2 (ja) 薄膜トランジスタの製造方法
JP3986543B2 (ja) 半導体の作製方法
JP2764422B2 (ja) 薄膜トランジスタの作製方法
JP4189737B2 (ja) 薄膜の作製方法及び電子デバイスの製造方法
JP2000036464A (ja) 薄膜半導体装置の製造方法
JPH06232068A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees